專(zhuān)利名稱(chēng)：一種cpu及一種cpu內(nèi)部與外部數(shù)據(jù)傳輸?shù)姆椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片處理器，特別涉及一種CPU及一種CPU內(nèi)部與外部
數(shù)據(jù)傳輸?shù)姆椒ā?br> 背景技術(shù)：
現(xiàn)有的DMA (Direct Memory Access,直接存儲(chǔ)器存取)是采用 一個(gè)專(zhuān)門(mén) 的硬件電路——DMA控制器(DMAC)來(lái)控制內(nèi)存與外設(shè)之間的數(shù)據(jù)交流， 在進(jìn)行DMA數(shù)據(jù)傳輸之前，DMAC會(huì)向CPU申請(qǐng)總線控制權(quán)，CPU接到申 請(qǐng)后，將控制權(quán)交給DMAC，進(jìn)行數(shù)據(jù)傳輸，在傳輸結(jié)束后，DMAC將總線 控制權(quán)交還給CPU。
具體而言， 一次DMA數(shù)據(jù)傳送過(guò)程為當(dāng)外部設(shè)備有數(shù)據(jù)傳輸?shù)男枨髸r(shí)， 就向DMAC發(fā)出DMA請(qǐng)求；DMAC接收到請(qǐng)求后，向CPU提出請(qǐng)求；CPU 在當(dāng)前機(jī)器周期結(jié)束后響應(yīng)該請(qǐng)求，將系統(tǒng)總線的控制權(quán)交由DMAC接管， 并向DMAC提供DMA數(shù)據(jù)傳輸?shù)男畔ⅲ蝗缓驞MAC開(kāi)始工作，進(jìn)行數(shù)據(jù)傳 送；傳送結(jié)束后，DMAC向CPU發(fā)出中斷請(qǐng)求，DMA操作結(jié)束，CPU重新 接管總線的控制權(quán)。
可以看出，現(xiàn)有的DMAC設(shè)置在CPU的外部，負(fù)責(zé)所有內(nèi)存與外設(shè)之間 的數(shù)據(jù)交互，其負(fù)載較大；并且，如果CPU本地寄存器組的數(shù)據(jù)需要與外設(shè) 進(jìn)行交互時(shí)，必須占用總線配置DMAC，并觸發(fā)相應(yīng)外設(shè)；然后再將總線控 制權(quán)交給DMAC,而DMAC完成數(shù)據(jù)交互后，又將占用總線向CPU發(fā)出中 斷信號(hào)并交還總線控制權(quán)，顯然，這個(gè)過(guò)程非常浪費(fèi)總線資源，而實(shí)際中總線 的帶寬是有限的；再者，由于總線的傳輸速度低于CPU的內(nèi)部數(shù)據(jù)傳輸速度， 在這種情況下，CPU本地寄存器組的數(shù)據(jù)與外設(shè)交互時(shí)，其傳輸速度也必然 受到總線傳輸速率的限制，從而傳輸效率較低。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種CPU及一種CPU內(nèi)部與外部數(shù)據(jù)傳輸?shù)姆椒?，用以減輕DMAC的負(fù)載、提高總線資源利用率和CPU內(nèi)部與外 部數(shù)據(jù)傳輸?shù)男省?br> 為了解決上述問(wèn)題，本發(fā)明公開(kāi)了一種CPU，所述CPU包括
總控制器，用于接收DMA信息指令，以及向運(yùn)算器發(fā)送控制指令；
運(yùn)算器，用于將所述DMA信息配置給直接存儲(chǔ)控制器DMAC;
直接存儲(chǔ)控制器DMAC,用于依據(jù)所述DMA信息，進(jìn)行DMA數(shù)據(jù)傳輸；
外部總線接口 ，用于CPU內(nèi)部與CPU外部的通信；
存儲(chǔ)控制器，用于存儲(chǔ)進(jìn)行DMA數(shù)據(jù)傳輸?shù)臄?shù)據(jù)。
具體的，所述DMA信息包括進(jìn)行DMA數(shù)據(jù)傳輸?shù)脑吹刂沸畔ⅰ⒛繕?biāo) 地址信息、數(shù)據(jù)長(zhǎng)度信息和控制信息。
優(yōu)選的，所述CPU還包括DMA專(zhuān)用總線接口，用于DMAC與CPU外 部的通信。
進(jìn)一步，所述總控制器，還用于接收DMAC發(fā)送的中斷請(qǐng)求。
為了解決上述問(wèn)題，本發(fā)明還公開(kāi)了一種CPU內(nèi)部與外部數(shù)據(jù)傳輸?shù)姆?法，所述方法包括
所述總控制器接收DMA信息指令，發(fā)送配置所述DMA信息的指令給運(yùn) 算器；所述運(yùn)算器將所述DMA信息配置給DMAC;所述DMAC依據(jù)所述DMA 信息，通過(guò)外部總線接口，進(jìn)行DMA數(shù)據(jù)傳輸。
具體的，所述DMA信息包括進(jìn)行DMA數(shù)據(jù)傳輸?shù)脑吹刂沸畔?、目?biāo) 地址信息、數(shù)據(jù)長(zhǎng)度信息和控制信息。
進(jìn)一步，所述方法包括當(dāng)從CPU外部到內(nèi)部進(jìn)行數(shù)據(jù)傳輸時(shí)，所述 DMAC依據(jù)所述DMA信息，通過(guò)外部總線接口，從CPU外部獲取數(shù)據(jù)，并 通過(guò)位于CPU內(nèi)部的存儲(chǔ)控制器，將所述數(shù)據(jù)傳輸至目標(biāo)地址。
進(jìn)一步，所述方法包括當(dāng)從CPU內(nèi)部到外部進(jìn)行數(shù)據(jù)傳輸時(shí)，所述 DMAC依據(jù)所述DMA信息，通過(guò)位于CPU內(nèi)部的存儲(chǔ)控制器，從源地址獲 取數(shù)據(jù)，，并通過(guò)外部總線接口，將所述數(shù)據(jù)傳輸至目標(biāo)地址。
優(yōu)選的，所述方法還包括當(dāng)所述DMA數(shù)據(jù)傳輸完成后，所述DMAC 向所述總控制器發(fā)送中斷請(qǐng)求。優(yōu)選的，所述方法還包括所述DMAC通過(guò)專(zhuān)用總線接口與CPU外部進(jìn) 4亍通信。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
本發(fā)明的DMAC置于CPU內(nèi)部，在以DMA傳輸方式傳輸數(shù)據(jù)時(shí)，CPU 對(duì)DMAC的初始化及總線控制權(quán)的交替使用，在CPU內(nèi)部就能完成，從而避 免了總線的竟?fàn)?，提高了傳輸效率?br> 進(jìn)一步，由于CPU內(nèi)部的傳輸速率遠(yuǎn)大于外部，使得采用DMA傳輸方 式進(jìn)行數(shù)據(jù)傳輸?shù)男侍岣摺?br> 與此同時(shí)，由于DMAC置于CPU的內(nèi)部，在測(cè)試時(shí)便于對(duì)DMAC的狀 態(tài)進(jìn)行實(shí)時(shí)的監(jiān)測(cè)。


圖1為本發(fā)明的一種CPU裝置實(shí)施例的結(jié)構(gòu)示意圖； 圖2為本發(fā)明的一種CPU內(nèi)部與外部數(shù)據(jù)傳輸方法實(shí)施例的步驟流程圖； 圖3為本發(fā)明的一種從CPU外部到內(nèi)部進(jìn)行數(shù)據(jù)傳輸方法實(shí)施例的步驟 流程圖4為本發(fā)明的一種從CPU內(nèi)部到外部進(jìn)行數(shù)據(jù)傳輸方法實(shí)施例的步驟 流程圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
本發(fā)明的核心構(gòu)思之一在于DMAC設(shè)置于CPU內(nèi)部，這樣CPU內(nèi)部 與外設(shè)之間進(jìn)行數(shù)據(jù)傳輸時(shí)，無(wú)需占用總線進(jìn)行DMAC配置和總線控制權(quán)的 交替使用，節(jié)約了總線資源，提高了 CPU和DMAC的工作效率。
參照?qǐng)D1,示出了本發(fā)明 一種CPU裝置實(shí)施例，該CPU包括
總控制器101,用于接收DMA信息指令，以及向運(yùn)算器102發(fā)送控制指 令；具體的，所述DMA信息包括進(jìn)行DMA數(shù)據(jù)傳輸?shù)脑吹刂沸畔?、目?biāo) 地址信息、數(shù)據(jù)長(zhǎng)度信息和控制信息。
6運(yùn)算器102，用于將所述DMA信息配置給所述DMAC103;即把所述DMA 信息相應(yīng)的配置到DMAC103的源地址寄存器、目標(biāo)地址寄存器、數(shù)據(jù)長(zhǎng)度寄 存器和控制寄存器中。
直接存儲(chǔ)控制器DMAC103,用于依據(jù)所述DMA信息，進(jìn)行DMA數(shù)據(jù) 傳輸。 一種優(yōu)選的方案是，當(dāng)所述DMA數(shù)據(jù)傳輸結(jié)束后，所述DMAC103向 總控制器101發(fā)送中斷請(qǐng)求，然后總控制器101重新接管總線控制權(quán)。當(dāng)然， 在所述DMA數(shù)據(jù)傳輸結(jié)束后，所述DMAC103也可以不向總控制器101發(fā)送 中斷請(qǐng)求，只是停止執(zhí)行數(shù)據(jù)傳輸，此時(shí)總控制器可以通過(guò)查看的方式獲得 DM AC的狀態(tài)。
外部總線接口 104,用于CPU內(nèi)部與CPU外部的通信；即所述DMAC103 需要通過(guò)外部總線接口，與CPU外部進(jìn)行通信。在另一種優(yōu)選的實(shí)施例中， 可以在CPU中增加一個(gè)DMA專(zhuān)用總線接口 ，所述接口專(zhuān)用于DMAC與CPU 外部的通信，在進(jìn)行DMA傳輸時(shí)，就不需要占用原有的外部總線接口 104, 提高系統(tǒng)效率。
存儲(chǔ)控制器105,用于存儲(chǔ)進(jìn)行DMA數(shù)據(jù)傳輸?shù)臄?shù)據(jù)。 當(dāng)有DMA傳輸需求時(shí)，用戶發(fā)出進(jìn)行DMA傳輸?shù)腃PU指令，所述指令 為向內(nèi)部DMAC103的寄存器寫(xiě)入DMA信息；總控制器101接收所述指令， 并向運(yùn)算器102發(fā)送控制指令；然后所述運(yùn)算器102執(zhí)行該指令，將所述DMA 信息配置到DMAC103的寄存器中；接著DMAC103依據(jù)所述DMA信息，經(jīng) 過(guò)外部總線接口 104，通過(guò)存儲(chǔ)控制器105進(jìn)行DMA數(shù)據(jù)傳輸。
參照?qǐng)D2,示出了使用本發(fā)明的CPU進(jìn)行CPU內(nèi)部與外部數(shù)據(jù)傳輸?shù)姆?法實(shí)施例，所述方法包括以下步驟
步驟201,當(dāng)有DMA傳輸需求時(shí)，用戶發(fā)出向內(nèi)部DMAC的寄存器寫(xiě)入 DMA信息的CPU指令；總控制器接收所述指令，并向運(yùn)算器發(fā)送控制指令。
步驟202，所述運(yùn)算器執(zhí)行所述CPU指令,將所述DMA信息配置到DMAC 的寄存器中；并且所述總控制器通過(guò)CPU的內(nèi)部連線，向所述DMAC交出總 線的控制權(quán)。其中，所述DMA信息包括進(jìn)行DMA數(shù)據(jù)傳輸?shù)脑吹刂沸畔ⅰ?br> 7目標(biāo)地址信息、數(shù)據(jù)長(zhǎng)度信息和控制信息；該步驟中，所述運(yùn)算器把所述DMA 信息相應(yīng)的配置到DMAC的源地址寄存器、目標(biāo)地址寄存器、數(shù)據(jù)長(zhǎng)度寄存 器和控制寄存器中。
步驟203,所述DMAC依據(jù)所述DMA信息，經(jīng)過(guò)外部總線接口 ，通過(guò)位 于CPU內(nèi)部的存儲(chǔ)控制器進(jìn)行DMA數(shù)據(jù)傳輸，把指定的數(shù)據(jù)從源地址傳輸 到目的地址。在一種優(yōu)選的實(shí)施方式中，可以在CPU內(nèi)部增加一個(gè)DMA專(zhuān) 用總線接口，所述DMAC可以通過(guò)所述DMA專(zhuān)用總線接口與CPU外部進(jìn)行 數(shù)據(jù)傳輸，這就不需要占用原有的外部總線接口，提高了系統(tǒng)效率。
進(jìn)一步，在另一種方法實(shí)施例中，還可以包括步驟204,即當(dāng)所述DMA 數(shù)據(jù)傳輸完畢后，所述DMAC向所述總控制器發(fā)送中斷請(qǐng)求，然后總控制器 重新接管總線控制權(quán)。當(dāng)然，在所述DMA數(shù)據(jù)傳輸結(jié)束后，所述DMAC也 可以不向總控制器發(fā)送中斷請(qǐng)求，只是停止執(zhí)行數(shù)據(jù)傳輸，此時(shí)總控制器可以 通過(guò)查看的方式獲得DMAC的狀態(tài)。
下面結(jié)合圖3和圖4，分別對(duì)本方法中，從CPU外部到內(nèi)部和從CPU內(nèi) 部到外部進(jìn)行的數(shù)據(jù)傳輸過(guò)程進(jìn)行詳細(xì)描述。
參照?qǐng)D3,本發(fā)明的一種從CPU外部到內(nèi)部進(jìn)行數(shù)據(jù)傳輸?shù)姆椒▽?shí)施例 的步驟如下
步驟301,當(dāng)有從CPU外部到內(nèi)部進(jìn)行DMA傳輸?shù)男枨髸r(shí)，用戶發(fā)出向
內(nèi)部DMAC的寄存器寫(xiě)入DMA信息的CPU指令；
步驟302，總控制器接收所述指令，并向運(yùn)算器發(fā)送控制指令；
步驟303 ，所述運(yùn)算器執(zhí)行所述CPU指令，將所述DMA信息配置到DMAC
的寄存器中；并且所述總控制器通過(guò)CPU的內(nèi)部連線，向所述DMAC交出總
線的控制權(quán)；
步驟304，依據(jù)所述DMA信息，所述DMAC通過(guò)外部總線接口，從CPU 外部的源地址獲取數(shù)據(jù)，并存儲(chǔ)至位于CPU內(nèi)部的存儲(chǔ)控制器中；
步驟305,所述存儲(chǔ)控制器將所述數(shù)據(jù)傳輸至CPU內(nèi)部的目標(biāo)地址； 步驟306,所述DMAC向所述總控制器發(fā)送中斷請(qǐng)求。參照?qǐng)D4，本發(fā)明的一種從CPU內(nèi)部到外部進(jìn)行數(shù)據(jù)傳輸?shù)姆椒▽?shí)施例 的步驟如下
步驟401,當(dāng)有從CPU內(nèi)部到外部進(jìn)行DMA傳輸?shù)男枨髸r(shí)，用戶發(fā)出向 內(nèi)部DMAC的寄存器寫(xiě)入DMA信息的CPU指令；
步驟402,總控制器接收所述指令，并向運(yùn)算器發(fā)送控制指令；
步驟403,所述運(yùn)算器執(zhí)行所述CPU指令，將所述DMA信息配置到DMAC 的寄存器中；并且所述總控制器通過(guò)CPU的內(nèi)部連線，向所述DMAC交出總 線的控制權(quán)；步驟404，依據(jù)所述DMA信息，位于CPU內(nèi)部的存儲(chǔ)控制器從 CPU內(nèi)部的源地址獲取數(shù)據(jù)；
步驟405，所述DMAC從所述存儲(chǔ)控制器中獲取數(shù)據(jù)，并通過(guò)外部總線 接口，將所述數(shù)據(jù)傳輸至CPU外部的目標(biāo)地址；
步驟406，所述DMAC向所述總控制器發(fā)送中斷請(qǐng)求。
在本發(fā)明中，由于DMA設(shè)置在CPU的內(nèi)部，對(duì)DMAC的配置以及總線 接口控制權(quán)的交替，都是通過(guò)CPU內(nèi)部連線完成的，節(jié)約了總線資源，避免 了與外部總線的竟?fàn)?，提高了傳輸效率?br> 需要說(shuō)明的是，由于DMAC、總控制器、運(yùn)算器和存儲(chǔ)控制器都處于CPU 的內(nèi)部，所以它們之間的通信都是通過(guò)CPU的內(nèi)部連線實(shí)現(xiàn)的。 一般情況下，
的方法，增加了通信和數(shù)據(jù)傳輸?shù)乃俣取?br> 同時(shí)，由于DMAC置于CPU的內(nèi)部，在測(cè)試時(shí)便于對(duì)DMAC的狀態(tài)進(jìn) 行實(shí)時(shí)的監(jiān)測(cè)。
為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明，以下通過(guò)一個(gè)具體的例子對(duì)本發(fā) 明的方法實(shí)施例作進(jìn)一步的說(shuō)明?，F(xiàn)有以下需求從CPU外部地址0x10000000 向內(nèi)部地址0x00000000傳送一,爻數(shù)據(jù)，凄t據(jù)長(zhǎng)度為0x100,即256字節(jié)。
首先，用戶發(fā)出向內(nèi)部DMAC的寄存器寫(xiě)入DMA信息的CPU指令；總 控制器接收所述指令，并發(fā)送配置DMA信息的指令給運(yùn)算器；所述運(yùn)算器執(zhí) 行所述CPU指令，將所述DMA信息配置到DMAC的寄存器中，即把源地址 信息(0x10000000)、目標(biāo)地址信息(0x00000000)和數(shù)據(jù)長(zhǎng)度信息(0x100,即256字節(jié))，分別配置到DMAC的源地址寄存器、目標(biāo)地址寄存器和數(shù)據(jù)長(zhǎng) 度寄存器中；
然后，所述DMAC開(kāi)始進(jìn)行DMA傳輸，依據(jù)所述DMA信息，所述DMAC 通過(guò)外部總線接口，從源地址0x10000000處，獲取長(zhǎng)度256字節(jié)的數(shù)據(jù)，并 將所述數(shù)據(jù)寫(xiě)入存儲(chǔ)控制器；所述存儲(chǔ)控制器再將所述數(shù)據(jù)寫(xiě)入目標(biāo)地址 0x00000000處；
最后，所述DMA傳輸結(jié)束，所述DMAC向總控制器發(fā)出中斷請(qǐng)求，交 還總線控制權(quán)。
本說(shuō)明書(shū)中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的 都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見(jiàn)即 可。對(duì)于系統(tǒng)實(shí)施例而言，由于其與方法實(shí)施例基本相似，所以描述的比較簡(jiǎn) 單，相關(guān)之處參見(jiàn)方法實(shí)施例的部分說(shuō)明即可。
以上對(duì)本發(fā)明所提供的一種CPU及一種CPU內(nèi)部與外部數(shù)據(jù)傳輸?shù)姆椒?br> 述，以上實(shí)施例的說(shuō)明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)， 對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍 上均會(huì)有改變之處，綜上所述，本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
權(quán)利要求
1、一種CPU，其特征在于，所述CPU包括總控制器，用于接收DMA信息指令，以及向運(yùn)算器發(fā)送控制指令；運(yùn)算器，用于將所述DMA信息配置給直接存儲(chǔ)控制器DMAC；直接存儲(chǔ)控制器DMAC，用于依據(jù)所述DMA信息，進(jìn)行DMA數(shù)據(jù)傳輸；外部總線接口，用于CPU內(nèi)部與CPU外部的通信；存儲(chǔ)控制器，用于存儲(chǔ)進(jìn)行DMA數(shù)據(jù)傳輸?shù)臄?shù)據(jù)。
2、 根據(jù)權(quán)利要求1所述的CPU,其特征在于，所述DMA信息包括進(jìn) 行DMA數(shù)據(jù)傳輸?shù)脑吹刂沸畔?、目?biāo)地址信息、數(shù)據(jù)長(zhǎng)度信息和控制信息。
3、 根據(jù)權(quán)利要求1所述的CPU,其特征在于，還包括 DMA專(zhuān)用總線接口 ，用于DMAC與CPU外部的通信。
4、 根據(jù)權(quán)利要求1所述的CPU,其特征在于， 所述總控制器，還用于接收DMAC發(fā)送的中斷請(qǐng)求。
5、 一種CPU內(nèi)部與外部數(shù)據(jù)傳輸?shù)姆椒?，其特征在于，所述方法包?所述總控制器接收DMA信息指令，發(fā)送配置所述DMA信息的指令給運(yùn)算器；所述運(yùn)算器將所述DMA信息配置給DMAC;所述DMAC依據(jù)所述DMA信息，通過(guò)外部總線接口，進(jìn)4于DMA數(shù)據(jù) 傳輸。
6、 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述DMA信息包括進(jìn) 行DMA數(shù)據(jù)傳輸?shù)脑吹刂沸畔?、目?biāo)地址信息、數(shù)據(jù)長(zhǎng)度信息和控制信息。
7、 根據(jù)權(quán)利要求5所述的方法，其特征在于，當(dāng)從CPU外部到內(nèi)部進(jìn)行數(shù)據(jù)傳輸時(shí)，所述DMAC依據(jù)所述DMA信息， 通過(guò)外部總線接口，從CPU外部獲取數(shù)據(jù)，并通過(guò)位于CPU內(nèi)部的存儲(chǔ)控制 器，將所述數(shù)據(jù)傳輸至目標(biāo)地址。
8、 根據(jù)權(quán)利要求5所述的方法，其特征在于，當(dāng)從CPU內(nèi)部到外部進(jìn)行數(shù)據(jù)傳輸時(shí)，所述DMAC依據(jù)所述DMA信息， 通過(guò)位于CPU內(nèi)部的存儲(chǔ)控制器，從源地址獲取數(shù)據(jù)，，并通過(guò)外部總線接口 ， 將所述數(shù)據(jù)傳輸至目標(biāo)地址。
9、 根據(jù)權(quán)利要求5所述的方法，其特征在于，還包括當(dāng)所述DMA數(shù)據(jù)傳輸完成后，所述DMAC向所述總控制器發(fā)送中斷請(qǐng)求。
10、 根據(jù)權(quán)利要求5所述的方法，其特征在于所述DMAC通過(guò)專(zhuān)用總線 接口與CPU外部進(jìn)行通信。
全文摘要
本發(fā)明提供了一種CPU和一種CPU內(nèi)部與外部數(shù)據(jù)傳輸?shù)姆椒?，該CPU包括總控制器，用于接收DMA信息指令，以及向運(yùn)算器發(fā)送控制指令；運(yùn)算器，用于將所述DMA信息配置給直接存儲(chǔ)控制器DMAC；直接存儲(chǔ)控制器DMAC，用于依據(jù)所述DMA信息，進(jìn)行DMA數(shù)據(jù)傳輸；外部總線接口，用于CPU內(nèi)部與CPU外部的通信；存儲(chǔ)控制器，用于存儲(chǔ)進(jìn)行DMA數(shù)據(jù)傳輸?shù)臄?shù)據(jù)。本發(fā)明的DMAC置于CPU內(nèi)部，在進(jìn)行DMA傳輸時(shí)，CPU對(duì)DMAC的初始化及總線控制權(quán)的交替使用，在CPU內(nèi)部就能完成，從而避免了總線的競(jìng)爭(zhēng)，提高了數(shù)據(jù)傳輸?shù)男省?br> 文檔編號(hào)G06F13/20GK101452429SQ20081022666
公開(kāi)日2009年6月10日 申請(qǐng)日期2008年11月19日 優(yōu)先權(quán)日2008年11月19日
發(fā)明者艷 石 申請(qǐng)人:北京紅旗勝利科技發(fā)展有限責(zé)任公司