專利名稱：Arm7微處理器應(yīng)用模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及的是一種ARM7微處理器應(yīng)用模塊，是以ARM7為內(nèi)核的 微處理器應(yīng)用模塊設(shè)計(jì)。屬于32位微處理器技術(shù)領(lǐng)域，
背景技術(shù)：
作為嵌入式系統(tǒng)的核心，嵌入式微處理器發(fā)展十分迅速，歸納起來(lái)，大 致可分為三類以8051為核心的單片機(jī)系列；32位的ARM微處理器系列； 基于x86的PC機(jī)系列。
以8051為核心的單片機(jī)系列，接口簡(jiǎn)單，但整體運(yùn)算能力差，速度較慢。
基于x86的PC機(jī)系列，接口豐富，運(yùn)算速度快，但接口復(fù)雜，且硬件 可裁剪性差，不易實(shí)現(xiàn)小型化，功耗也較高。
基于ARM核的嵌入式微處理器，目前應(yīng)用廣泛的主要有ARM7和ARM9 系列，具有高性能、低功耗、低成本、易裁剪等優(yōu)點(diǎn)。其中ARM7內(nèi)核的 嵌入式微處理器更是因其在接口方便，高性價(jià)比和超低功耗等方面的優(yōu)點(diǎn)， 在中小型的嵌入式應(yīng)用領(lǐng)域得到了廣泛的應(yīng)用。
不可否認(rèn)的是，基于32位ARM7微處理器的應(yīng)用系統(tǒng)無(wú)論從系統(tǒng)結(jié)構(gòu)、 開發(fā)周期，還是調(diào)試難度，較之以傳統(tǒng)單片機(jī)，都有大幅的提高。因此，如 何針對(duì)ARM7微處理器應(yīng)用系統(tǒng)特點(diǎn)，提煉共性，設(shè)計(jì)出通用模塊，對(duì)提 高系統(tǒng)開發(fā)的成功率、縮短開發(fā)周期、降低開發(fā)成本，具有重要意義。發(fā)明內(nèi)容
本實(shí)用新型的目的是設(shè)計(jì)一種基于ARM7內(nèi)核的微處理器應(yīng)用模塊，以 避免中小型嵌入式系統(tǒng)應(yīng)用開發(fā)中的重復(fù)勞動(dòng)，縮短開發(fā)周期，降低開發(fā)成 本并提高系統(tǒng)的穩(wěn)定性。
本實(shí)用新型的技術(shù)解決方案其結(jié)構(gòu)是32位ARM7微處理器的第一 輸出/輸入端與NOR FLASH存儲(chǔ)器的輸入/輸出端對(duì)應(yīng)相接；32位ARM7 微處理器的第二輸出/輸入端與SRAM存儲(chǔ)器的輸入/輸出端對(duì)應(yīng)相接；32 位ARM7微處理器的第三輸出/輸入端與第一系統(tǒng)擴(kuò)展接口的輸入/輸出端 對(duì)應(yīng)相接；32位ARM7微處理器的第四輸出/輸入端與第二系統(tǒng)擴(kuò)展接口的 輸入/輸出端對(duì)應(yīng)相接；32位ARM7微處理器的第五輸出/輸入端與JTAG 接口的輸入/輸出端對(duì)應(yīng)相接；復(fù)位電路的輸出端與32位ARM7微處理器 的第一輸入端相接；電源電路的電源輸出端分別與32位ARM7微處理器、 NOR FLASH存儲(chǔ)器、SRAM存儲(chǔ)器、第一系統(tǒng)擴(kuò)展接口、第二系統(tǒng)擴(kuò)展接 口、 JTAG接口、復(fù)位電路的電源輸入端相接。
所述的電源電路負(fù)責(zé)將電壓穩(wěn)定在適當(dāng)值，給系統(tǒng)中的各元器件供電； 復(fù)位電路提供手動(dòng)復(fù)位按鍵接口 ，可以給ARM7微處理器和系統(tǒng)擴(kuò)展接口提 供復(fù)位信號(hào)。其中，NOR FLASH存儲(chǔ)器用于固化操作系統(tǒng)和用戶代碼，占 據(jù)ARM7嵌入式微處理器外部尋址空間的Bank0; SRAM存儲(chǔ)器作為系統(tǒng)的 擴(kuò)展內(nèi)存，占據(jù)ARM7微處理器外部尋址空間的Bankl。 2mra插針的系統(tǒng)擴(kuò)展 接口為2個(gè)56引腳的雙排插針， 一個(gè)專用于引出ARM7微處理器的數(shù)據(jù)總 線、地址總線和讀寫、片選信號(hào)；另一個(gè)用于引出ARM7微處理器其他可 用資源，包括P麗接口、 1IC通信接口、UART串行通信接口、SPI接口、GIPO、 ADC采樣接口、定時(shí)/計(jì)數(shù)接口、外部中斷接口等。雙排插針的引腳間距為2mm規(guī)格，不僅保證了接口的可靠性，還節(jié)約了極上空間。JTAG接口為標(biāo)準(zhǔn) 20針在線調(diào)試JTAG接口。復(fù)位電路采用專用復(fù)位芯片SP708或MAX708，抗
干擾能力強(qiáng)。
所述的A體7微處理器為基于ARM7TDMI內(nèi)核的LPC2210、 LPC2212、 LPC2214或LPC2292，其工作頻率可達(dá)60MHz。它們封裝和管腳兼容，封裝 為QFP，管腳數(shù)為144。
所述的最小系統(tǒng)，其所述NOR FLASH存儲(chǔ)器是SST39VF160或 SST39VF1601,其封裝為TSOP。
所述的NOR FLASH存儲(chǔ)器型號(hào)為SST39VF160或?yàn)镾ST39VF1601 ，容量2MB。 所述的SRAM存儲(chǔ)器，型號(hào)為IS61LV25616，容量為512KB，或?yàn)?IS61LV51216，容量為1MB。
所述的2mm插針的系統(tǒng)擴(kuò)展接口為2個(gè)，均為56針雙排插針，針間距 規(guī)格為2mm。
所述的JTAG接口是一個(gè)20針標(biāo)準(zhǔn)JTAG接口 ，支持對(duì)系統(tǒng)在線調(diào)試。 本實(shí)用新型的有益效果是，可以有效地避免中小型嵌入式系統(tǒng)開發(fā)中的
重復(fù)勞動(dòng)，降低開發(fā)成本，提高系統(tǒng)的穩(wěn)定性，縮短系統(tǒng)開發(fā)周期。


附圖1是本實(shí)用新型的功能結(jié)構(gòu)框圖； 附圖2是本實(shí)用新型微處理器電路原理圖；具體實(shí)施方式
對(duì)照附圖l，該微處理器模塊，由ARM7微處理器U4、 NOR FLASH存 儲(chǔ)器U1、 SRAM存儲(chǔ)器U2、第一系統(tǒng)擴(kuò)展接口 J2和第二系統(tǒng)擴(kuò)展接口 J3、 JTAG接口J1、電源電路、復(fù)位電路U6及電路板組成。ARM7微處理器U4通過(guò)系統(tǒng)總線與NOR FLASH存儲(chǔ)器U1、 SRAM存儲(chǔ)器U2、 JTAG 接口 Jl以及第一系統(tǒng)總線擴(kuò)展接口 J2和第二系統(tǒng)總線擴(kuò)展接口 J3連接， 其中NOR FLASH存儲(chǔ)器Ul和SRAM存儲(chǔ)器U2各占據(jù)ARM7微處理器 U4外部尋址空間的Bank0和Bankl。第一系統(tǒng)擴(kuò)展接口 J2和第二系統(tǒng)擴(kuò)展 接口 J3用于引出ARM7微處理器U4的地址總線、數(shù)據(jù)總線、控制總線及 其他可用資源。電源芯片U5和電源芯片U3分別將外部輸入的+5V直流電源 穩(wěn)壓到3. 3V和1. 8V，給系統(tǒng)中各元器件供電。
對(duì)照附圖2，所述的ARM7微處理器U4，是恩智浦(NXP)公司的基 于ARM7TDMI內(nèi)核的LPC22xx系列，由于管腳和封裝的兼容，它們可以 是LPC2210、 LPC2212、 LPC2214或LPC2292。 ARM7微處理器U4具有32 位處理能力，最高運(yùn)行速度可達(dá)60MHz，能運(yùn)行Linux、 uC/OS-II等嵌入式 操作系統(tǒng)。
ARM7微處理器U4內(nèi)置了豐富的資源，包括
(1) ， 16KB的片內(nèi)SRAM;
(2) 128KB 512KB的片內(nèi)FLASH (只有LPC2210內(nèi)部無(wú)FLASH);
(3) 8路10位A/D轉(zhuǎn)換器，轉(zhuǎn)換時(shí)間低至2.44us;
(4) 多個(gè)串行通信接口，包括2個(gè)UART，高速IIC接口 (400bps)和 2個(gè)SPI接口；
(5) 12個(gè)外部中斷接口， 122個(gè)可配置的通用I/0接口；
(6) 2個(gè)32位定時(shí)器，6路PWM單元，CAN總線接口(僅LPC2292有)， 實(shí)時(shí)時(shí)鐘和看門狗單元；
(7) Embeded-ICE (JTAG)接口；
(8) 支持在系統(tǒng)編程(ISP)和在應(yīng)用編程(IAP)。圖2中，外部晶振Y1和電容C3、電容C4組成晶體搌蕩電路給ARM7 微處理器U4提供外部時(shí)鐘，經(jīng)內(nèi)部PLL倍頻后，可使ARM7微處理器U4 內(nèi)部頻率高達(dá)60MHz。 JTAG接口 Jl是標(biāo)準(zhǔn)20針JTAG接口 ，可方便地對(duì) 系統(tǒng)進(jìn)行在線調(diào)試和編程。用一個(gè)跳線為ISP選擇接口 ，短接該跳線，ARM7 微處理器U4片內(nèi)Boot裝載程序可以支持用戶通過(guò)UART對(duì)片內(nèi)FLASH存 儲(chǔ)器進(jìn)行編程、擦除和加密操作，即在線編程(ISP)操作。用另一跳線為 啟動(dòng)選擇跳線接口，若將該跳線的兩個(gè)引腳短接，則ARM7微處理器模塊 將從ARM7微處理器U4內(nèi)部的FLASH存儲(chǔ)器啟動(dòng)，若將該跳線的另外兩 個(gè)引腳短接，則ARM7處理器最小系統(tǒng)將從外部存儲(chǔ)器啟動(dòng)。
由于ARM7處理器U4資源充沛，可根據(jù)應(yīng)用需要靈活裁剪，其封裝為 QFP，可有效降低小批量生產(chǎn)的成本。
NOR FLASH存儲(chǔ)器Ul和SRAM存儲(chǔ)器U2。它們通過(guò)地址總線、數(shù)據(jù) 總線、讀寫控制及片選信號(hào)線與圖2中的ARM7微處理器U4連接，構(gòu)成 ARM7微處理器U4的片外存儲(chǔ)器系統(tǒng)。其中，NOR FLASH存儲(chǔ)器Ul型 號(hào)為SST39VF160或SST39VF1601， TSOP封裝，管腳兼容，容量為2MB， 占據(jù)ARM7微處理器U4外部尋址空間的Bank0，地址范圍是 0x80000000-0x801FFFFF 。 SRAM存儲(chǔ)器U2型號(hào)為IS61LV25616或 IS61LV51216， TSOP封裝，管腳兼容，前者容量為512KB，后者容量為1MB， 占據(jù)ARM7微處理器U4外部尋址空間的Bankl。若采用IS61LV25616，其地 址范圍是0x81000000-0x8107FFFF;若采用IS61LV51216，則地址范圍是 0x81000000-0x810FFFFF。給ARM7處理器U4外擴(kuò)大容量NOR FLASH存 儲(chǔ)器Ul和大容量SRAM存儲(chǔ)器U2，是因?yàn)樵诤芏嗲度胧较到y(tǒng)開發(fā)應(yīng)用中， 為方便高級(jí)語(yǔ)言的程序開發(fā)，需要移植操作系統(tǒng)，這時(shí)，ARM7微處理器U4的內(nèi)部FLASH和SRAM都不能滿足要求，這,就要求擴(kuò)展FLASH存儲(chǔ)器 用于存儲(chǔ)操作系統(tǒng)代碼和用戶開發(fā)的應(yīng)用程序，同時(shí)擴(kuò)展外部SRAM存儲(chǔ)器 用于操作系統(tǒng)運(yùn)行的支持內(nèi)存。NOR FLASH存儲(chǔ)器Ul和SRAM存儲(chǔ)器 U2就是為了滿足這種要求而設(shè)計(jì)的，同時(shí)，無(wú)論是NOR FLASH存儲(chǔ)器Ul 還是SRAM存儲(chǔ)器U2都可以支持兩種型號(hào)，給本實(shí)用新型提供了必要的靈 活性和成本控制。
第二系統(tǒng)擴(kuò)展接口 J3引出了 ARM7微處理器U4的數(shù)據(jù)總線、地址總線、 讀寫信號(hào)、片選信號(hào)以及復(fù)位信號(hào)；第一系統(tǒng)擴(kuò)展接口 J2引出了 ARM7微 處理器U4的GPIO信號(hào)、外部中斷信號(hào)、UART串行通信接口、 IIC總線、 SPI總線、ADC輸入及其他資源的信號(hào)接口。第二系統(tǒng)擴(kuò)展接口 J3和第一 系統(tǒng)擴(kuò)展接口 J2分布在ARM7微處理器模塊電路板的左右兩側(cè)，引出了圖 2中ARM7微處理器U4的所有可擴(kuò)展資源接口 ，為系統(tǒng)的二次開發(fā)提供了 最大限度的靈活性，而將數(shù)據(jù)總線、地址總線和讀寫、控制信號(hào)集中在第二 系統(tǒng)擴(kuò)展接口J3中，給系統(tǒng)擴(kuò)展時(shí)的硬件設(shè)計(jì)提供了方便。第二系統(tǒng)擴(kuò)展 接口 J3和第一系統(tǒng)擴(kuò)展接口 J2均為雙排插針，針間距規(guī)格為2mm，較之以 金手指接口和2.54mm間距雙排插針，不僅提供了跟可靠的擴(kuò)展接口 ，也兼 顧了電路板的板上空間。
電源電路包括電源芯片U5和電源芯片U3 ，電源芯片U5為L(zhǎng)M1117-33 ， 可將外部輸入的5V直流電源穩(wěn)壓到3.3V,給ARM7微處理器U4供I/O電壓， 給NOR FLASH存儲(chǔ)器Ul和SRAM存儲(chǔ)器U2、 JTAG接口 Jl和復(fù)位電路U6 供電。電源芯片U3為L(zhǎng)M1117-18,可將5V直流電源穩(wěn)壓到1.8V，給ARM7 微處理器U4供內(nèi)核電壓。此外，電源芯片U5和電源芯片U3供電時(shí)將數(shù)字 電源、數(shù)字地與模擬電源、模擬地用電感隔離，可有效地提高系統(tǒng)運(yùn)行的穩(wěn)定度。復(fù)位電路U6為SP708或MAX708， TSOP圭寸裝，外接手動(dòng)復(fù)位按鈕 RESET1,為ARM7微處理器U4和第二系統(tǒng)擴(kuò)展接口 J3提供穩(wěn)定的復(fù)位信號(hào)。
實(shí)際應(yīng)用中，還可以靈活地選擇配置ARM7微處理器U4、 NOR FLASH 存儲(chǔ)器Ul和SRAM存儲(chǔ)器U2的型號(hào)。若嵌入式應(yīng)用系統(tǒng)功能要求簡(jiǎn)單，則 可以省略NOR FLASH存儲(chǔ)器U1和SRAM存儲(chǔ)器U2，而選擇內(nèi)部FLASH 容量適當(dāng)?shù)腁RM7微處理器U4，如LPC2212、 LPC2214或LPC2292;若應(yīng)用 系統(tǒng)功能要求較復(fù)雜，且移植操作系統(tǒng)，則可以選擇內(nèi)部無(wú)FLASH的ARM7 微處理器U4 (如LPC2210)， NOR FLASH存儲(chǔ)器Ul和SRAM存儲(chǔ)器U2的容量 選取適當(dāng)，既滿足要求，又控制了成本。
權(quán)利要求1、ARM7微處理器應(yīng)用模塊，其特征是包括32位ARM7微處理器、NORFLASH存儲(chǔ)器、SRAM存儲(chǔ)器、第一系統(tǒng)擴(kuò)展接口、第二系統(tǒng)擴(kuò)展接口、JTAG接口、復(fù)位電路、電源電路及電路板，其中32位ARM7微處理器的第一輸出/輸入端與NOR FLASH存儲(chǔ)器的輸入/輸出端對(duì)應(yīng)相接；32位ARM7微處理器的第二輸出/輸入端與SRAM存儲(chǔ)器的輸入/輸出端對(duì)應(yīng)相接；32位ARM7微處理器的第三輸出/輸入端與第一系統(tǒng)擴(kuò)展接口的輸入/輸出端對(duì)應(yīng)相接；32位ARM7微處理器的第四輸出/輸入端與第二系統(tǒng)擴(kuò)展接口的輸入/輸出端對(duì)應(yīng)相接；32位ARM7微處理器的第五輸出/輸入端與JTAG接口的輸入/輸出端對(duì)應(yīng)相接；復(fù)位電路的輸出端與32位ARM7微處理器的第一輸入端相接；電源電路的電源輸出端分別與32位ARM7微處理器、NOR FLASH存儲(chǔ)器、SRAM存儲(chǔ)器、第一系統(tǒng)擴(kuò)展接口、第二系統(tǒng)擴(kuò)展接口、JTAG接口、復(fù)位電路的電源輸入端相接。
2、 根據(jù)權(quán)利要求1所述的一種ARM7微處理器應(yīng)用模塊，其特征是所述 的第一系統(tǒng)擴(kuò)展接口和第二系統(tǒng)擴(kuò)展接口位于電路板的背面，并分布于電路 板的左右兩側(cè)，采用雙排插針，針間距規(guī)格為2mm，較之以金手指接口和 2.54mm間距雙排插針。
專利摘要本實(shí)用新型是一種ARM7微處理器應(yīng)用模塊，包括32位ARM7內(nèi)核的嵌入式微處理器U4、NOR FLASH存儲(chǔ)器U1、SRAM存儲(chǔ)器U2、電源芯片U3和電源芯片U5、復(fù)位電路U6、2mm插針的系統(tǒng)擴(kuò)展接口J2和J3、JTAG接口J1及電路板。由ARM7內(nèi)核的微處理器通過(guò)系統(tǒng)總線與NOR FLASH存儲(chǔ)器、SRAM存儲(chǔ)器連接，加之電源芯片組成ARM7核心模塊，2mm插針的系統(tǒng)擴(kuò)展接口引出了ARM7處理器所有的系統(tǒng)總線及其他可用I/O資源。優(yōu)點(diǎn)復(fù)位電路保證ARM7處理器的可靠運(yùn)行，提高系統(tǒng)的穩(wěn)定性，JTAG接口采用標(biāo)準(zhǔn)20針接口。簡(jiǎn)化應(yīng)用系統(tǒng)設(shè)計(jì)，縮短開發(fā)周期，降低了系統(tǒng)成本。
文檔編號(hào)G06F15/76GK201159896SQ20082003296
公開日2008年12月3日 申請(qǐng)日期2008年3月14日 優(yōu)先權(quán)日2008年3月14日
發(fā)明者軍 宋, 牛曉鳳 申請(qǐng)人:南京林業(yè)大學(xué)