專(zhuān)利名稱(chēng)：時(shí)序控制電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種時(shí)序控制電路，特別是指一種用于控制主板上電時(shí)序的電路。
技術(shù)背景芯片組是主板的重要組成部分，幾乎決定著主板的全部功能。主板的芯片組通常包括南 橋芯片和北橋芯片。其中，南橋芯片主要負(fù)責(zé)外圍設(shè)備的數(shù)據(jù)處理與傳輸， 一旦南橋芯片出 現(xiàn)問(wèn)題，則會(huì)導(dǎo)致外圍設(shè)備無(wú)法使用。北橋芯片負(fù)責(zé)與CPU聯(lián)系并控制內(nèi)存，提供對(duì)CPU的類(lèi)型和主頻、系統(tǒng)的前端總線頻率、內(nèi)存的類(lèi)型和最大容量等的支持。使用不同的電源為主板上的南橋和北橋芯片上電時(shí)，由于不同的電源在開(kāi)啟之后會(huì)在不同的時(shí)間內(nèi)爬升至其峰值，從而從南橋和北橋芯片輸出的信號(hào)時(shí)序會(huì)有不同。如圖1及2所示 ，為不同電源在特定時(shí)間20ms內(nèi)爬升至其峰值的二維圖。由圖1可知，+3.3￥電源較早爬升至 峰值，+5￥電源最晚爬升至其峰值。由圖2可知，+5￥電源較早爬升至峰值，+12￥電源最晚爬 升至峰值。這樣，當(dāng)使用不同的電源控制主板上的南橋和北橋芯片上電時(shí)，有可能沒(méi)有按照預(yù)期上 電時(shí)序控制主板上電，導(dǎo)致主板上電時(shí)序錯(cuò)亂。如圖3所示，使用圖1中的+5V電源控制北橋 芯片上電，+3.3￥電源控制南橋芯片上電，從北橋芯片輸出的A信號(hào)要晚于從南橋芯片輸出的 B信號(hào)，然而，若期望得到從北橋芯片輸出的A信號(hào)早于從南橋芯片輸出的B信號(hào)，則必須要 更換電源，否則不能實(shí)現(xiàn)。這樣對(duì)不同的電源的兼容性不好。發(fā)明內(nèi)容鑒于以上內(nèi)容，有必要提供一種能夠控制主板正常上電時(shí)序的電路。一種時(shí)序控制電路，用于控制主板的上電時(shí)序，該時(shí)序控制電路包括一控制主板上電的 芯片，主板的各種輸入電壓共同連接于該芯片的輸入端，該芯片設(shè)有一臨界電壓，當(dāng)該芯片 的輸入端的電壓達(dá)到該臨界電壓時(shí)，該芯片的輸出端輸出一信號(hào)控制該主板上電。相對(duì)于現(xiàn)有技術(shù)，本實(shí)用新型時(shí)序控制電路中，只有在各種輸入電壓均達(dá)到峰值后，該 時(shí)序控制電路產(chǎn)生一高電平信號(hào)控制主板上電。保證了不同電源控制主板上電的上電時(shí)序。


圖l是現(xiàn)有技術(shù)中不同電源隨時(shí)間爬升的坐標(biāo)圖。 圖2是現(xiàn)有技術(shù)中不同電源隨時(shí)間爬升的坐標(biāo)圖。圖3是現(xiàn)有技術(shù)中不同電源為主板上的南橋與北橋芯片上電的示意圖。 圖4是本實(shí)用新型時(shí)序控制電路較佳實(shí)施方式的電路圖。 圖5是本實(shí)用新型時(shí)序控制電路較佳實(shí)施方式的時(shí)序圖。
具體實(shí)施方式
請(qǐng)參閱圖4，圖4為本實(shí)用新型時(shí)序控制電路較佳實(shí)施方式的一電路圖。該時(shí)序控制電路 的較佳實(shí)施方式包括一第一分壓電路IO、 一第二分壓電路20、 一第三分壓電路30、 一分壓電 阻R1及一芯片(型號(hào)U527) 50。該第一分壓電路10包括一電阻R11及與其相連接的兩并聯(lián)電阻R12、 R13，該第二分壓電 路20包括一電阻R21及與其相連接的兩并聯(lián)電阻R22、 R23，該第三分壓電路30包括一電阻 R31及與其相連接的兩并聯(lián)電阻R32、 R33。該芯片50設(shè)有一輸入電壓針腳VIN， 一與+3. 3V備 用電源相連為該芯片50供電的針腳VCC及一輸出電平針腳ENOUT。該第一分壓電路10的電阻Rll的一端連接一第一電源+3. 3V，另一端連接該第一分壓電路 10的兩并聯(lián)電阻R12、 R13并聯(lián)后的共同端，該兩并聯(lián)電阻R12、 R13的另一端連接分壓電阻 Rl， Rl的另一端接地。該第二分壓電路20的電阻R21的一端連接一第二電源+5V，另一端連接 該第二分壓電路20的兩并聯(lián)電阻R22、 R23并聯(lián)后的共同端，該兩并聯(lián)電阻R22、 R23的另一端 連接分壓電阻R1，且與第一分壓電路10相交于共同點(diǎn)C。第三分壓電路30的電阻R31的一端連 接一第三電源+12V，另一端連接該第三分壓電路30的兩并聯(lián)電阻R32、 R33并聯(lián)后的共同端， 該兩并聯(lián)電阻R32、 R33的另一端連接分壓電阻R1，即連接于共同點(diǎn)C。該共同點(diǎn)C與該芯片50 的輸入電壓針腳VIN連接。下面詳細(xì)介紹本實(shí)用新型時(shí)序控制電路的工作過(guò)程。在本實(shí)用新型時(shí)序控制電路中，R1為20K歐姆，R11為240K歐姆，R12、 R13為12K歐姆， R21為402K歐姆，R22、 R23為10K歐姆，R31為1.21M歐姆，R32、 R33為160K歐姆，第一電源 屮3.3V、第二電源+5V、第三電源+12V分別經(jīng)過(guò)該第一分壓電路10、第二分壓電路20、第三分 壓電路30分壓后，在C點(diǎn)產(chǎn)生的電壓為+0.6V。從而，該+0.6V電壓輸入到該芯片50的針腳 VIN。該芯片50設(shè)有一臨界電壓值為+0.6V，當(dāng)輸入的電壓大于等于+0.6V時(shí)，產(chǎn)生一高電平 信號(hào)S從針腳ENOUT輸出，如圖5所示。該信號(hào)S輸入至主板上的南橋或北橋芯片。當(dāng)輸入的電 壓小于+O. 6V時(shí)，該芯片50則產(chǎn)生一低電平信號(hào)。這樣，假設(shè)第二電源+5V，第三電源+12V已到達(dá)，但第一電源+3. 3V還未到達(dá)，在共同點(diǎn) C產(chǎn)生的電壓未達(dá)到+0.6V，則芯片50的針腳EN0UT不輸出高電平信號(hào)S，從而導(dǎo)致南橋或北橋 芯片沒(méi)有上電，確保主板時(shí)序正常。請(qǐng)一并參閱圖5，當(dāng)?shù)谝浑娫?3.3V，第二電源+5V，第三電源+12V都達(dá)到峰值后，在共同點(diǎn)C才會(huì)產(chǎn)生+0.6V電壓，并同時(shí)會(huì)產(chǎn)生一個(gè)高電平輸出信 號(hào)S，為主板上電。若期望從北橋輸出的信號(hào)早于從南橋輸出的信號(hào)，只需在輸出信號(hào)S后連 接一邏輯電路，延遲該信號(hào)S輸入至南橋芯片，從而保證從北橋輸出的信號(hào)早于從南橋輸出 的信號(hào)。本實(shí)用新型時(shí)序控制電路中，可使用不同芯片替換芯片50，即該替換后的芯片的臨界電 壓值也發(fā)生了改變，這樣，只需相應(yīng)更換該第一分壓電路、第二分壓電路、第三分壓電路及 分壓電阻即可滿足要求。另外，當(dāng)使用的芯片的臨界電壓值為一特定電壓時(shí)，例如+20.3V， 此時(shí)時(shí)序控制電路中并不需要分壓電路，因?yàn)榇藭r(shí)只有在+3. 3V， +5V， +12￥三個(gè)電源同時(shí)到 達(dá)后，向該芯片輸入+20. 3V電壓，該芯片才會(huì)輸出一高電平信號(hào)為主板上電。
權(quán)利要求1.一種時(shí)序控制電路，用于控制主板的上電時(shí)序，其特征在于該時(shí)序控制電路包括一控制主板上電的芯片，主板的各種輸入電壓共同連接于該芯片的輸入端，該芯片設(shè)有一臨界電壓，當(dāng)該芯片的輸入端的電壓達(dá)到該臨界電壓時(shí)，該芯片的輸出端輸出一信號(hào)控制該主板上電。
2.如權(quán)利要求l所述的時(shí)序控制電路，其特征在于該主板的各種輸 入電壓的共同連接點(diǎn)還通過(guò)一分壓電阻接地。
3.如權(quán)利要求l所述的時(shí)序控制電路，其特征在于該主板的各種輸 入電壓與該芯片的輸入端間分別連接有一分壓電路。
4.如權(quán)利要求3所述的時(shí)序控制電路，其特征在于每一分壓電路由 一電阻和兩并聯(lián)電阻相互連接而成。
5.如權(quán)利要求l所述的時(shí)序控制電路，其特征在于這些輸入電壓分 別為+3. 3V， +5V， +12V。
專(zhuān)利摘要一種時(shí)序控制電路，用于控制主板的上電時(shí)序，該時(shí)序控制電路包括一控制主板上電的芯片，主板的各種輸入電壓共同連接于該芯片的輸入端，該芯片設(shè)有一臨界電壓，當(dāng)該芯片的輸入端的電壓達(dá)到該臨界電壓時(shí)，該芯片的輸出端輸出一信號(hào)控制該主板上電。本實(shí)用新型時(shí)序控制電路中，只有在各種輸入電壓均達(dá)到峰值后，該時(shí)序控制電路產(chǎn)生一高電平信號(hào)控制主板上電。保證了不同電源控制主板上電的上電時(shí)序。
文檔編號(hào)G06F1/04GK201174061SQ20082030026
公開(kāi)日2008年12月31日 申請(qǐng)日期2008年2月22日 優(yōu)先權(quán)日2008年2月22日
發(fā)明者翔 張 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司