專利名稱：正交變換裝置以及集成電路的制作方法
技術領域：
本發(fā)明涉及運動圖像編碼等的圖像編碼。尤其涉及進行作為圖像 編碼/解碼處理中的骨干處理的正交變換的正交變換裝置、集成電路。
背景技術：
在以往的技術中有，進行作為圖像編碼/解碼處理中的骨干處理 的正交變換的正交變換裝置。對于現(xiàn)行的運動圖像壓縮/擴展，存在作為運動圖像編碼標準的MPEG1 、 MPEG2 、 MPEG4 、 H.264 / AVC 、 VC — 1等的 MPEG(Moving picture expert group :運動圖像專家組)，并且，在 標準中有規(guī)定，從而能夠與不同的圖像的大小或不同的所使用的介質(zhì) 等分別相對應。例如；MPEG1、 MPEG2被使用于DVD等的圖像尺 寸較大的介質(zhì)；MPEG4或H.264 / AVC的一種方式被使用于移動電 話或lseg等的圖像尺寸較小的介質(zhì)；H.264/AVC、 VC—1被使用于 HDTV等的圖像尺寸非常大的介質(zhì)。在進行運動圖像編碼的情況下，將運動圖像分割為稱為宏塊(MB) 的處理單位來進行處理。MB由亮度成分和色差成分構(gòu)成，亮度成分 由Y0、 Yl、 Y2、 Y3這4個構(gòu)成，并且，色差成分由Cb、 Cr這2個6構(gòu)成。各個Y、 C成分由8X8塊這64個像素成分構(gòu)成。作為MPEG1、 MPEG2、 MPEG4、 H.264/AVC、 VC—1共通 的處理有正交變換處理。正交變換處理是以YO、 Yl、 Y2、 Y3、 Cb、 Cr成分為單位進行的處理，也是將作為空間成分的運動圖像信號變換 為頻率成分的技術。通過進行正交變換處理，從而在自然圖像等被變 換為頻率成分時發(fā)生數(shù)據(jù)的偏差，因此有用于可變長編碼等的數(shù)據(jù)壓 縮。并且，該正交變換的技術是一種骨干處理，除了用于運動圖像的 編碼以外，還用于聲音壓縮或信號處理。正交變換處理，按照所述的編碼標準不同。首先，在MPEG1、 MPEG2、 MPEG4中利用DCT(離散余弦變換)。并且，在像H.264 /AVC或VC—l那樣的新的編碼標準中，利用哈達瑪變換(Hadamard transform)或整數(shù)精度正交變換。而且，DCT是最一般的正交變換之 一，也是不可反變換，由于變換基底包含小數(shù)精度，因此在變換前與 變換后產(chǎn)生誤差，對此，以H.264/AVC或VC—l進行的正交變換具 有以下的特征，即，由于變換基底為整數(shù)，因此在變換前與變換后不 產(chǎn)生誤差。圖1 8是示出以往的技術的圖。圖1、 2是示出正交變換處理的變換矩陣的圖。圖1的變換矩陣是 H.264/AVC中的整數(shù)精度正交變換的變換矩陣。并且，圖2的變換 矩陣是VC—1中的整數(shù)精度正交變換的變換矩陣。而且，后者的圖2 的變換矩陣是根據(jù)H.264 / AVC標準的標準書中記載的公式表達的矩 陣。圖3、圖4是示出4X4的變換矩陣的圖。在H.264/AVC或VC—1中，除了進行8X8單位的正交變換以 外，還進行4X4單位的正交變換，使得降低解碼后的圖像的誤差。圖 3的變換矩陣是用于降低H.264 / AVC中的誤差的、4X4單位的正交 變換矩陣。另外，圖4的變換矩陣是VC — 1的4X4單位的正交變換 矩陣。如此，以矩陣式表達示正交變換處理，然而，周知的問題是，在 進行單純的矩陣運算來實現(xiàn)正交變換處理的情況下，因需要龐大的運 算量，而導致處理時間或電路規(guī)模的增大。因此， 一般而言，以高速 算法來進行處理，該高速算法利用矩陣式的性質(zhì)來展開矩陣，從而減 少運算次數(shù)。對于高速算法，周知的方式是像Chen或Wang那樣的 方式。圖5是所述的、以處理單位分割正交變換的高速算法的、以往的 結(jié)構(gòu)(參照專利文獻l)。在圖5中，重新排列器3對輸入信號進行重新 排列。輸入信號被進行重新排列后，被蝶形器5、 7、 9進行加法減法 處理或乘法處理，從而實現(xiàn)正交變換。圖6是示出圖5所示的蝶形器的細節(jié)的圖。如圖6明確示出，圖6所述的蝶形器的所有的細節(jié)由幾個2點輸入的交叉相乘運算器構(gòu)成。圖7是示出2點輸入的交叉相乘運算器(2點基本運算器)20的圖。 圖7中的左邊的圖是示出2點基本運算器20的符號。在所述圖6中，以該符號示出2點輸入的交叉相乘運算器。并且，以后的說明中參照的各個圖中，也以該符號來示出2點基本運算器。另一方面，圖7的右邊示出2點基本運算器20進行的2點的乘積 累加運算的處理內(nèi)容。2點基本運算器20，對向該2點基本運算器20的第一輸入(在左 上的黑圓點的輸入)和第二輸入(在左下的黑圓點的輸入)進行乘積累加 運算，從而輸出第一輸出(右上的黑圓點)。更具體而言，2點基本運算 器20，進行(第一輸入)Xall + (第二輸入)Xa12的乘積累加運算，從 而輸出運算結(jié)果，以作為第一輸出。在此，所述公式中的all、 a12 是，2點基本運算器20從圖7所示的變換系數(shù)存儲器21、用于提供乘 積累加運算系數(shù)的其它的系數(shù)提供部取得的系數(shù)。同樣，2點基本運算 器20進行(第一輸入)Xall + (第二輸入)Xa12的乘積累加運算，從而 輸出該乘積累加運算的結(jié)果，以作為第二輸出。在圖7的左邊的符號 中，與各個輸出的黑圓點連接的多個箭頭線分別示出這些乘積累加運 算。在像MPEG2那樣的以往的編碼標準中，利用所述的高速正交變 換算法實現(xiàn)DCT處理。并且，對于H.264/AVC， 一般而言，按照標 準書所述的過程實現(xiàn)處理；對于VC — l, 一般而言，其高速算法未被 知道，因此直接實施矩陣運算，從而實現(xiàn)處理。在此，圖6所述的蝶形器的所有的細節(jié)由幾個2點輸入的交叉相 乘運算器構(gòu)成。因此，通過以往的結(jié)構(gòu)能夠?qū)崿F(xiàn)的正交變換，僅限于 像DCT或哈達瑪那樣的、能夠都展開為2點輸入的交叉相乘運算的正 交變換。另一方面，在H.264/AVC中需要3點輸入的運算器。 圖8是示出在H.264 / AVC正交變換中需要的3點輸入的運算器 的圖。
于是，在H.264/AVC中利用正交變換裝置，該正交變換裝置利 用的運算器進行展開為如圖8所示的結(jié)構(gòu)的3點輸入的交叉相乘運算。 而且，對于VC—1，能夠由2點輸入的交叉相乘運算構(gòu)成。但是，與 以往的結(jié)構(gòu)的連接不同。
專利文獻l :日本特開平4-229724號公報
然而，存在想要實現(xiàn)對多個編碼標準都能夠進行處理的程序或電 路的情況。在此情況下，需要按每個編碼標準分別具有各個程序或電 路。例如，對于最近的半導體集成電路，需要實現(xiàn)復雜且各種各樣的 運動圖像編碼處理。并且，還必要低耗電化。在這些背景下，若按每 個編碼標準具有電路，則導致半導體集成電路整體的面積增加，且阻 礙實現(xiàn)多個運動圖像編碼處理。并且，電路規(guī)模的增加還導致消耗電 力的增加，從而阻礙實現(xiàn)低耗電化。并且，在運算單元的角度來看， 若分割為各個運算方法，則不能實現(xiàn)處理的共通化，且導致非效率化， 并且，導致程序的管理中發(fā)生錯誤。

發(fā)明內(nèi)容
為了解決所述問題，本發(fā)明的目的在于提供一種正交變換裝置， 通過以一個共通的高速正交變換算法運算單元或電路結(jié)構(gòu)來實現(xiàn)多個 正交變換處理，從而實現(xiàn)程序的共通化或半導體集成電路整體的面積的減少。
也就是，更具體而言，本發(fā)明的目的在于提供進行共通的高速正 交變換算法的正交變換裝置，與以往的結(jié)構(gòu)不同，不變更基本的運算
單元、運算器的連接關系，而只變更變換系數(shù)，從而能夠?qū)崿F(xiàn)像H.264 / AVC或VC—1那樣的新的編碼標準的正交變換處理，還能夠?qū)崿F(xiàn)像 MPEG2那樣的以往的DCT處理。
為了實現(xiàn)所述目的，本發(fā)明的一種正交變換裝置，對多點的輸入 信號進行正交變換，其中，包括第一蝶形運算單元，具有2點基本 運算部，該2點基本運算部對所述多點的輸入信號中的一部分的輸入 信號進行2點的乘積累加運算；第二蝶形運算單元，具有4點基本運 算部，該4點基本運算部對所述多點的輸入信號中的剩余的輸入信號 進行4點的乘積累加運算；第三蝶形運算單元，具有2點基本運算部， 該2點基本運算部對所述第二蝶形運算單元的運算結(jié)果進行2點的乘 積累加運算；第一延遲單元，保持所述第一蝶形運算單元的運算結(jié)果； 第一選擇單元，從所述第一蝶形運算單元的運算結(jié)果以及所述第一延 遲單元所保持的運算結(jié)果中選擇數(shù)據(jù)；第二延遲單元，保持所述第三 蝶形運算單元的運算結(jié)果；第二選擇單元，從所述第三蝶形運算單元 的運算結(jié)果以及所述第二延遲單元所保持的運算結(jié)果中選擇數(shù)據(jù)；第 四蝶形運算單元，具有2點基本運算部，該2點基本運算部對所述第 一選擇單元選擇出的數(shù)據(jù)以及所述第二選擇單元選擇出的數(shù)據(jù)進行2 點的乘積累加運算；以及變換系數(shù)提供單元，將用于所述第一蝶形運 算單元至所述第四蝶形運算單元的乘積累加運算的變換系數(shù)提供給所述第一蝶形運算單元至所述第四蝶形運算單元；所述第二蝶形運算單 元，對于所述第二蝶形運算單元的所述4點基本運算部進行的乘積累 加運算，在用于所述第一蝶形運算單元至所述第四蝶形運算單元進行 多種正交變換的、規(guī)定的3點運算以及2點運算之間進行切換。
據(jù)此，能夠提供一種正交變換裝置，不像以往的結(jié)構(gòu)那樣、不變 更基本的運算單元、運算器的連接關系，而對第二蝶形運算單元具有 的4點基本運算部進行的乘積累加運算在規(guī)定的3點運算以及2點運 算之間進行切換，據(jù)此，進行像H.264/AVC或VC—1那樣的新的編 碼標準的正交變換的處理，并且，只變更變換系數(shù)來能夠?qū)崿F(xiàn)像 MPEG2那樣的以往的DCT的處理，從而進行多個處理共通的高速正 交變換算法。
而且，據(jù)此，通過共通的一個高速正交變換算法運算單元或電路 結(jié)構(gòu)實現(xiàn)多個正交變換，能夠?qū)崿F(xiàn)程序的共通化、半導體集成電路整 體的面積的減少、低耗電化、多個運動圖像編碼處理的實現(xiàn)的容易化、 程序管理中發(fā)生錯誤的抑制。
根據(jù)所述結(jié)構(gòu)，利用共通的正交變換單元，能夠?qū)崿F(xiàn)多個正交變 換的處理，尤其能夠?qū)崿F(xiàn)基底的性質(zhì)不同的正交變換的處理。根據(jù)其 效果，尤其能夠?qū)崿F(xiàn)程序的共通化、半導體集成電路整體的面積的減 少。


圖1是示出H.264/AVC中的整數(shù)精度正交變換的變換矩陣的圖。
圖2是示出VC—1中的整數(shù)精度正交變換的變換矩陣的圖。
圖3是示出H.264 / AVC中的4X4的變換矩陣的圖。
圖4是示出VC—1中的4X4的變換矩陣的圖。
圖5是示出以往的結(jié)構(gòu)的圖。
圖6是示出以往的結(jié)構(gòu)具有的蝶形器的細節(jié)的圖。
圖7是示出2點輸入的交叉相乘運算器(2點基本運算器)的圖。
圖8是示出H.264 / AVC正交變換中需要的3點輸入的運算器的圖。
圖9是示出正交變換裝置50的圖。
圖10是詳細地示出正交變換裝置50具有的四個蝶形運算部的圖。
圖11是示出四級流水線運算電路的圖。
圖12是示出第二蝶形運算部的A型以及B型的圖。
圖13是示出用于H.264 / AVC的正交變換運算結(jié)構(gòu)的圖。
圖14是說明正交變換裝置進行VC—1的正交變換時第二蝶形運
算部兩次進行的運算的圖。
圖15是示出正交變換裝置進行VC—1的正交變換時第二蝶形運
算部兩次進行的運算的公式的圖。 圖16是示出正交變換裝置的圖。
圖17是示出正交變換裝置進行VC—1的正交變換時的運算的流 程的圖。
圖18是示出進行4X4正交變換的實施例的圖。圖19是示出集成電路的圖。
符號說明
11以往的結(jié)構(gòu)
20 2點基本運算器
50正交變換裝置
50a正交變換裝置
50c集成電路
51四級流水線運算電路
100第一蝶形運算部
101第二蝶形運算部
101A第二蝶形運算部的A型
101B第二蝶形運算部的B型
102第三蝶形運算部
103第四蝶形運算部
104第五蝶形運算部
201第三延遲部
202第二延遲部
203第一延遲部
301第三選擇部
302第二選擇部
303第一選擇部304第四選擇部 401變換系數(shù)提供部
500用于H.264 / AVC的正交變換運算結(jié)構(gòu) 501進行3點輸入的交叉相乘運算的運算電路 601正交變換電路 602控制部
具體實施例方式
以下，參照

本發(fā)明的正交變換裝置、集成電路的實施例。 (實施例1)
圖9是示出正交變換裝置50的圖。
正交變換裝置50，對多點的輸入信號進行正交變換。正交變換裝 置50，雖然其結(jié)構(gòu)簡單，但能夠進行DCT的正交變換、H.264/AVC 的正交變換以及VC—1的正交變換這三種正交變換之中的任何正交變 換。而且，正交變換裝置50，進行在作為基本的算法上采用Chen的 方式的運算。
具體而言，正交變換裝置50包括第一蝶形運算部100、第二蝶形 運算部101、第三蝶形運算部102、第四蝶形運算部103、第五蝶形運 算部104、第三延遲部201、第二延遲部202、第一延遲部203、第三 選擇部301、第二選擇部302、第一選擇部303、第四選擇部304、以 及變換系數(shù)提供部401。
圖10是詳細地示出圖9所示的第一蝶形運算部100 第四蝶形運算部103的圖。圖10(a) (b)分別詳細地示出第一蝶形運算部100、 第二蝶形運算部101、第三蝶形運算部102、第四蝶形運算部103。
而且，例如正交變換裝置50也可以是以下的裝置電視機等的圖 像顯示裝置，進行正交變換并顯示運動圖像；DVD刻錄器或其它的運 動圖像記錄裝置，為了記錄運動圖像而進行正交變換；攝像機等的運 動圖像攝像裝置，為了記錄拍攝的運動圖像而進行正交變換；以及運 動圖像編碼裝置。
第一蝶形運算部IOO(圖10(a)、圖9)具有2點基本運算部，該2 點基本運算部對向正交變換裝置50的多點的輸入信號中的一部分的輸 入信號進行2點的乘積累加運算。而且，在此，2點基本運算部是圖7 中說明的2點基本運算器20。具體而言，第一蝶形運算部100包括被 構(gòu)成為像圖10(a)所示那樣的四個2點基本運算部。第一蝶形運算部 100，通過這些四個2點基本運算部，對向正交變換裝置50的多點的 輸入信號中的第偶數(shù)個輸入信號進行運算。
第三延遲部201(圖9)，保持向正交變換裝置50的多點的輸入信 號中的剩余的輸入信號。在此，剩余的輸入信號是指，向正交變換裝 置50的輸入信號中的所述第偶數(shù)個輸入信號，也就是說，除了由第一 蝶形運算部IOO運算的輸入信號以外的、剩余的輸入信號，SP，第奇 數(shù)個輸入信號。第三選擇部301(圖9)，從向正交變換裝置50的多點 的輸入信號中的剩余的輸入信號、以及第一延遲部203所保持的輸入 信號中選擇數(shù)據(jù)。在此，與所述情況相同，剩余的輸入信號是第奇數(shù) 個輸入信號。在正交變換裝置50進行所述三種正交變換中的DCT的正交變換、以及H.264/AVC的正交變換的情況下，第三選擇部301 選擇向正交變換裝置50的該第奇數(shù)個輸入信號，另一方面，在正交變 換裝置50進行VC—1的正交變換的情況下，第三選擇部301對選擇 向正交變換裝置50的第奇數(shù)個輸入信號時、和選擇第一延遲部203 所保持的輸入信號時進行切換。
第二蝶形運算部IOI(圖10(b)、圖9)具有4點基本運算部，該4 點基本運算部對向正交變換裝置50的多點的輸入信號中的剩余的輸入 信號進行4點的乘積累加運算。第二蝶形運算部101，對第三選擇部 301(圖9)所選擇的數(shù)據(jù)進行乘積累加運算。第二蝶形運算部101，若 第三選擇部301選擇向正交變換裝置50的多點的輸入信號中的剩余的 輸入信號，則進行針對剩余的輸入信號的運算，若選擇第一延遲部203 所保持的輸入信號，則進行針對第一延遲部203所保持的輸入信號的 運算。
在此，圖7示出的2點基本運算部(2點基本運算器)是2點輸入的 基本運算部，對此，4點基本運算部是4點輸入的基本運算部。4點基 本運算部，根據(jù)第一 第四的輸入(在圖10(b)的第二蝶形運算部101 所示的左邊的四個的黑圓點的輸入)，輸出對這些四個輸入進行乘積累 加運算的運算結(jié)果，以分別作為第一 第四的輸出(在右邊的四個的黑 圓點的輸入)。換而言之，4點基本運算部，包括對4點的輸入信號和 四個變換系數(shù)的運算結(jié)果進行加法運算的四個結(jié)構(gòu)，將這些四個結(jié)果 分別作為四個輸出。
第三蝶形運算部102(圖10(c)、圖9)具有2點基本運算部，對第二蝶形運算部101的運算結(jié)果進行2點的乘積累加運算。第三蝶形運 算部102具有如圖10(c)所示構(gòu)成的三個2點基本運算部。
第一延遲部203(圖9)，保持第一蝶形運算部100的運算結(jié)果。 第二延遲部202(圖9),保持第三蝶形運算部102的運算結(jié)果。 第一選擇部303(圖9)，從第一蝶形運算部100的運算結(jié)果以及第 一延遲部203所保持的運算結(jié)果中選擇數(shù)據(jù)。第一選擇部303，在正 交變換裝置50進行所述三種正交變換中的DCT的正交變換、以及 H.264/AVC的正交變換的情況下，選擇第一蝶形運算部100的運算結(jié) 果，另一方面，在進行VC — 1的正交變換的情況下，選擇第一延遲部 203所保持的運算結(jié)果。
第二選擇部302(圖9)，從第三蝶形運算部102的運算結(jié)果以及第 二延遲部202所保持的運算結(jié)果中選擇數(shù)據(jù)。第二選擇部302，在正 交變換裝置50進行所述三種正交變換中的DCT的正交變換、以及 H.264/AVC的正交變換的情況下，選擇第三蝶形運算部102的運算結(jié) 果，在進行VC—1的正交變換的情況下，選擇收集第一部分和第二部 分這兩個部分而成的數(shù)據(jù)，在第一部分具有第三蝶形運算部102的運 算結(jié)果的一部分，并且，在第二部分具有第二延遲部202所保持的運 算結(jié)果。在以后的說明中詳細地示出所述內(nèi)容(參照圖14、圖15)。
第四蝶形運算部103(圖10(d)、圖9)具有2點基本運算部，對第 一選擇部303選擇出的數(shù)據(jù)、以及第二選擇部302選擇出的數(shù)據(jù)進行 2點的乘積累加運算。第三蝶形運算部102具有如圖10(c)所示構(gòu)成的 四個2點基本運算部。變換系數(shù)提供部401(圖9)，將用于第一蝶形運算部100 第四蝶 形運算部103的乘積累加運算的變換系數(shù)，提供給這些第一蝶形運算 部100 第四蝶形運算部103。變換系數(shù)提供部401，以第一蝶形運算 部100 第四蝶形運算部103反復進行的乘積累加運算的處理為單位， 變更提供給這些第一蝶形運算部100 第四蝶形運算部103的變換系 數(shù)。變換系數(shù)提供部401，在正交變換裝置50進行DCT的正交變換 的情況下，提供用于第一蝶形運算部100 第四蝶形運算部103進行 正交變換的變換系數(shù)，在進行H.264/AVC的正交變換的情況下，提供 用于進行H.264/AVC的正交變換的變換系數(shù)，在進行VC—1的正交 變換的情況下，提供用于進行VC—1的正交變換的變換系數(shù)。也就是， 變換系數(shù)提供部401，按照正交變換裝置50進行的正交變換的種類， 提供用于進行各個種類的正交變換的變換系數(shù)。
而且，第一延遲部203、第二延遲部202以及第三延遲部201之 中的至少一部分也可以，例如由緩沖器、存儲器或寄存器構(gòu)成。
在此，換而言之，第一選擇部303，從第一蝶形運算部100的運 算結(jié)果以及第一延遲部203所保持的運算結(jié)果中選擇任一方。同樣， 也可以說，第二選擇部302，從第三蝶形運算部102的運算結(jié)果以及 第二延遲部202所保持的運算結(jié)果中選擇任一方。并且，也可以說， 第三選擇部301，向該正交變換裝置50的多點的輸入信號中的剩余的 輸入信號、以及第一延遲部203所保持的入信號中選擇任一方。
由第一蝶形運算部100 第四蝶形運算部103的四個運算部的整 體構(gòu)成四級流水線運算電路51(圖11)。圖11是示出四級流水線運算電路51的圖。
四級流水線運算電路51由第一蝶形運算部100、第二蝶形運算部 101、第三蝶形運算部102以及第四蝶形運算部103的整體構(gòu)成。而 且，在圖9中省略示出四級流水線運算電路51。在四級流水線運算電 路51中，第二蝶形運算部101的部分，與以Chen的高速算法的DCT 的正交變換的四級流水線運算電路不同，而其它的部分即第一蝶形運 算部100、第三蝶形運算部102以及第四蝶形運算部103這各個部分， 分別與Chen的四級流水線運算電路中的各個部分相同。因此，在四 級流水線運算電路51中，將以Chen的高速算法的四級流水線運算電 路，分割為與第一蝶形運算部100、第二蝶形運算部101、第三蝶形運 算部102以及第四蝶形運算部103這四個部分相對應的地方，將與第 二蝶形運算部101相對應的地方置換為第二蝶形運算部101。
在以下的說明中，依據(jù)與Chen的四級流水線運算電路的關系， 更詳細地示出第一蝶形運算部100 第四蝶形運算部103。第一蝶形運 算部100是，與Chen的四級流水線運算電路的第一 三級之中的、 對第偶數(shù)個輸入信號進行處理的地方的電路相同的電路。第二蝶形運 算部101是，與Chen的四級流水線運算電路的第一級之中的、對第
奇數(shù)個輸入信號進行處理的部分的電路相同的電路。第三蝶形運算部 102是，與Chen的四級流水線運算電路的第二 三級的部分之中的、 對第奇數(shù)個輸入信號進行處理的地方的電路相同的電路。四蝶形運算 部103是，與Chen的四級流水線運算電路的第四級的部分相同的電 路。如上所述，正交變換裝置50包括將高速算法正交變換裝置分割
而成的、以100 103示出的四個蝶形運算部，該四個蝶形運算部由進 行乘積累加運算處理的2點基本運算部和4點基本運算部構(gòu)成，該高 速算法正交變換裝置對實施某種處理后的輸入信號進行正交變換處 理；延遲部203、 202、 201，針對所述蝶形運算部101、 103的輸入， 使輸入信號延遲；選擇部301、 302、 303，選擇來自所述延遲部的輸 出、和所述輸入信號或蝶形運算部的運算結(jié)果，并選擇向蝶形運算部 101或103的輸入；以及變換系數(shù)提供部401，向所述各個蝶形運算 部提供正交變換的變換系數(shù)。
以下，說明具備所述結(jié)構(gòu)的正交變換裝置50的工作。首先，說明 正交變換裝置50進行DCT的正交變換的工作。
圖12是示出第二蝶形運算部101變形而成的、第二蝶形運算部的 A型101A以及第二蝶形運算部的B型101B的圖。圖12(a)是再次示 出圖10(b)以及圖11所示的第二蝶形運算部101的結(jié)構(gòu)的圖。圖12(b) 是示出第二蝶形運算部101變形而成的第二蝶形運算部的A型 IOIA(圖12(b)的右邊)的圖。圖12(c)是示出第二蝶形運算部101變形 而成的第二蝶形運算部的B型IOIB(圖12(c)的右邊)的圖。
在正交變換裝置50進行DCT的正交變換時，第二蝶形運算部101 變形為圖12(b)所示的第二蝶形運算部的A型IOIA。
第二蝶形運算部的A型101A是組合兩個2點基本運算部而成的 運算電路，即，這些兩個2點基本運算部中的一方的基本運算部，將 向該第二蝶形運算部101的第二輸入以及第三輸入作為該一方的2點基本運算部的第一輸入以及第二輸入，并且，將該第二蝶形運算部101 的第二輸出以及第三輸出作為該2點基本運算部的第一輸出以及第二 輸出。并且，另一方的2點基本運算部，將向該第二蝶形運算部101 的第一輸入、第四輸入、第一輸出以及第四輸出分別作為該另一方的2 點基本運算部的第一輸入、第二輸入、第一輸出以及第二輸出。
在此，該第二蝶形運算部的A型101A具有，與Chen的四級流 水線運算電路中的該第二蝶形運算部101所相對的部分相同的結(jié)構(gòu)。
據(jù)此，由變換系數(shù)提供部401提供DCT的變換系數(shù)，并且，第二 蝶形運算部101變形為參照圖12(b)而說明的第二蝶形運算部的A型 101A的形式，第一蝶形運算部100 第四蝶形運算部103即四級流水 線運算電路51進行用于基于Chen的高速算法的正交變換的乘積累加 運算，從而能夠?qū)崿F(xiàn)MPEG1、 MPEG2、 MPEG4中使用的DCT的 正交變換。
而且，對于第二蝶形運算部101變形為第二蝶形運算部的A型 IOIA的方法，例如，可以進行根據(jù)變換系數(shù)提供部401提供的變換系 數(shù)O的變形方法，也可以進行不輸出運算結(jié)果而選擇并輸出0的變形 方法，還可以進行其它的變形方法。
在此，第二蝶形運算部IOI，在接受變換系數(shù)O來變形的情況下， 在所有的變換系數(shù)中的、圖12(b)的左邊的第二蝶形運算部101中包含 的虛線示出的乘法的變換系數(shù)，從變換系數(shù)提供部401接受值0，從 而進行變形(參照圖7)。
其次，說明H.264/AVC的工作。在正交變換裝置50進行DCT的正交變換時，第二蝶形運算部101 變形為圖12(c)所示的第二蝶形運算部的B型IOIB。
第二蝶形運算部的B型101B的電路與運算電路501相同，該運 算電路501進行所述的圖8所示的、對H.264 / AVC的正交變換需要 的3點輸入的交叉相乘運算。
圖13是示出作為迸行H.264/AVC的正交變換的四級流水線運 算電路的、用于H.264/AVC的正交變換運算結(jié)構(gòu)500的圖。
用于H.264 / AVC的正交變換運算結(jié)構(gòu)500，在圖13示出的左下 的地方，即，在與第二蝶形運算部101的位置相對應的地方，具有進 行所述圖8所示的3點輸入的交叉相乘運算的運算電路501。
通過第二蝶形運算部101變形為與該圖13的運算電路501相同 的第二蝶形運算部的B型101B,從而本實施例的四級流水線運算電路 51成為與圖5所示的H.264 / AVC的正交變換運算結(jié)構(gòu)等效。
因此，由變換系數(shù)提供部401提供H.264/AVC的變換系數(shù)，并 且，第二蝶形運算部101變形為圖12(c)所述的第二蝶形運算部的B 型101B的形式，從而能夠?qū)崿F(xiàn)H.264/AVC所使用的正交變換(整數(shù) 精度正交變換)。
而且，對于第二蝶形運算部101變形為圖12(c)的第二蝶形運算部 的B型101B的方法，可以進行根據(jù)變換系數(shù)提供部401向第二蝶形 運算部101提供的變換系數(shù)0的變形方法，也可以進行不輸出運算結(jié) 果而選擇并輸出0的變形方法，還可以進行其它的變形方法。
其次，說明VC—l的正交變換的工作。在正交變換裝置50進行VC—1的正交變換的情況下，第二蝶形 運算部101進行第一次以及第二次這兩次運算。
圖14是說明正交變換裝置50進行VC—1的正交變換時第二蝶形 運算部100兩次進行的運算的圖。
圖15是示出正交變換裝置50進行VC—1的正交變換時第二蝶形 運算部101兩次進行的運算的公式的圖。
圖14的最左端的上段所示的xl、 x3、 x5、 x7是向正交變換裝置 50的第奇數(shù)個輸入信號。另一方面，圖14的最左端的下段所示的 xl—d、 x5_d、 x3_d、又7_(1是第三延遲部201(圖9)所保持的輸入信號。 而且，圖15中的dl、 d3、 d5、 d7分別示出，與在圖14中以xl、 x3、 x5、 x7示出的輸入信號相同的信號。
圖14的上段示出，第二蝶形運算部101進行的第一次的運算，圖 14的下段示出，第二蝶形運算部101進行的第二次的運算。而且，由 于正交變換裝置50進行VC—l的正交變換，因此，圖14的上下段的 第二蝶形運算部101變形為第二蝶形運算部的A型IOIA。
如下示出第二蝶形運算部101進行的第一次的運算。
在第二蝶形運算部101進行第一次的運算時，第三選擇部301， 不選擇第一延遲部203所保持的輸入信號，而選擇向正交變換裝置50 的輸入信號，以作為用于第二蝶形運算部101進行運算的數(shù)據(jù)。也就 是，第三選擇部301，在第一次的運算時，選擇圖14的左端上段所示 的xl、 x5、 x3、 x7。第二蝶形運算部IOI，在第一次的運算時，分別 進行圖15的最左邊所示的4Xd1 —16Xd7、 15Xd5—9Xd3、 9Xd5十15Xd3和16Xdl + 4Xd7的乘積累加運算。在進行這些運算的第 二蝶形運算部101進行第一次的運算時，變換系數(shù)提供部401，向第 二蝶形運算部101提供變換系數(shù)。
第三蝶形運算部102，在第一次的運算時，對所述的第二蝶形運 算部101的運算結(jié)果進行運算，具體而言，進行圖15中央的yl = (4 Xdl — 16Xd7) + (15Xd5 —9Xd3)和y2 = (9Xd5 + 15Xd3) + (16X dl + 4Xd7)的運算。而且，第三蝶形運算部102,此時，如圖14上段 的第二蝶形運算部101所示的0表示，將第一輸出以及第四輸出作為 所述的運算結(jié)果yl以及y2輸出，并且，使第二輸出以及第三輸出變 為0。在第一次的運算時，變換系數(shù)提供部401，將用于進行這些運算 的變換系數(shù)提供給第三蝶形運算部102。
在第二蝶形運算部101以及第三蝶形運算部102進行第一次的運 算的期間，第三延遲部201，保持所述的dl、 d3、 d5、 d7，換而言之， 保持xl、 x3、 x5、 x7(圖14左端的上段)。
另一方面，如下示出第二蝶形運算部101進行的第二次的運算。
在第二蝶形運算部101以及第三蝶形運算部102進行第二次的運 算時，第三選擇部301，選擇在所述的運算期間第三延遲部201所保 持的dl、 d3、 d5、 d7。而且，圖14下段的左端所示的xl—d、 x3—d、 x5一d、 x7—d分別示出，此時選擇的dl、 d3、 d5、 d7。
在第二次的運算時，如圖15的最下段所示，第二蝶形運算部101 進行9Xdl + 15Xd7、 4Xd5—16Xd3、 —16Xd5—4Xd3、 15Xdl 一9Xd7的運算。在第二次的運算時，變換系數(shù)提供部401，將用于使第二蝶形運算部101進行這些運算的變換系數(shù)提供給第二蝶形運算部 101。
根據(jù)該第二蝶形運算部101的運算結(jié)果，第三蝶形運算部102進 行y3-(9Xdl + 15Xd7) + (4Xd5—16Xd3)、y4 = (—16Xd5 — 4Xd3) 十(15Xdl — 9Xd7)的運算，以作為第二次的運算。
而且，變換系數(shù)提供部401，將與在第一次的運算時向第二蝶形 運算部101提供的運算系數(shù)不同的運算系數(shù)，提供給第二蝶形運算部 101。同樣，變換系數(shù)提供部401，還將在第一次的運算和第二次的運 算之間相互不同的變換系數(shù)，提供給第三蝶形運算部102。
第一延遲部203(圖9)，在第二蝶形運算部101以及第三蝶形運算 部102進行第一次的運算時，與該運算并行地保持第一蝶形運算部100 進行運算的運算結(jié)果。
第二延遲部202,保持在第一次的運算中第二蝶形運算部101以 及第三蝶形運算部102進行運算的運算結(jié)果，即，保持作為在第一次 的運算中的第三蝶形運算部102的輸出的運算結(jié)果。第二延遲部202， 直到第二蝶形運算部101以及第三蝶形運算部102的第二次的運算結(jié) 束為止，進行該保持。
在第二蝶形運算部101進行的第二次的運算時，由于正交變換裝 置50進行VC — 1的正交變換，因此，第一選擇部303，選擇第一延 遲部203所保持的運算結(jié)果。
第二選擇部302，選擇第二次的運算中第三蝶形運算部102輸出 的圖15以及圖14的下段所示的y3、 y4、和自從第一次的運算時第二延遲部202保持的圖15以及圖14的上段所示的yl、 y2,以作為第四 蝶形運算部103用于運算的數(shù)據(jù)。也就是，第二選擇部302，選擇收 集具有yl、 y2的第一部分和具有y3、 y4的第二部分而成的數(shù)據(jù)，艮P， 選擇由yl、 y2、 y3、 y4而成的數(shù)據(jù)，以作為第四蝶形運算部103利 用的數(shù)據(jù)。
第二選擇部302利用如此選擇的數(shù)據(jù)，因此，第四蝶形運算部103， 在運算上利用第二蝶形運算部101以及第三蝶形運算部102的運算結(jié) 果的數(shù)據(jù)中的yl、 y2、 y3、 y4這四個數(shù)據(jù)。
據(jù)此，由變換系數(shù)提供部401提供VC-1的變換系數(shù)，并且，第 二蝶形運算部101變形為如圖12示出的第二蝶形運算部的A型101A 的形式，進一步，如圖14示出利用第三延遲部201,兩次將輸入信號 輸入，并且，由變換系數(shù)提供部401變更第一次和第二次的變換系數(shù) 來提供，并使第二蝶形運算部的A型IOIA進行運算，從而能夠?qū)崿F(xiàn) VC—1所使用的正交變換(整數(shù)精度正交變換)。
而且，對于第二蝶形運算部101變形為第二蝶形運算部的A型 101A的方法，可以進行根據(jù)變換系數(shù)提供部401向第二蝶形運算部 101提供的變換系數(shù)0的變形方法，也可以進行不輸出運算結(jié)果而選 擇并輸出0的變形方法，還可以進行其它的變形方法。
而且，如此，正交變換裝置50，利用第二蝶形運算部101和第三 延遲部201，兩次將奇數(shù)方的輸入信號輸入到該第二蝶形運算部101， 每一次，依次對變換系數(shù)進行切換，根據(jù)這些結(jié)構(gòu)，不通過蝶形處理 進行下級方(奇數(shù)方)的運算，而直接進行矩陣運算。并且，第二蝶形運算部101，對于第二蝶形運算部101的4點基 本運算部進行的乘積累加運算，在四級流水線運算電路51用于進行多 種正交變換的規(guī)定的3點運算(圖12(b)中的運算)以及2點運算(圖12(a) 中的運算)之間進行切換。 (實施例2)
接著，以下說明實施例2。
圖16是示出實施例2涉及的正交變換裝置50a的圖。
正交變換裝置50a，除了包括實施例1的結(jié)構(gòu)以外，還包括第五 蝶形運算部104以及第四選擇部304。
第五蝶形運算部104具有4點基本運算部，對所述多點的輸入信 號中剩余的輸入信號進行4點的乘積累加運算。第五蝶形運算部104， 被配置成與實施例1所述的第二蝶形運算部101并聯(lián)，且具有與第二 蝶形運算部101具有的結(jié)構(gòu)相同的結(jié)構(gòu)(參照圖10(b))。
第四選擇部304，從第二蝶形運算部101以及第五蝶形運算部104 的運算結(jié)果中選擇數(shù)據(jù)，變換系數(shù)提供部401，將用于第五蝶形運算 部104的乘積累加運算的變換系數(shù)提供給第五蝶形運算部104，第三 蝶形運算部102，對第四選擇部304所選擇的數(shù)據(jù)進行乘積累加運算。
第二蝶形運算部101，進行在所述的實施例1中第二蝶形運算部 101進行了的第一次的運算。
第五蝶形運算部104，另外進行在所述的實施例1中第二蝶形運 算部101進行了的第二次的運算。
圖17是示出正交變換裝置50a進行VC—1的正交變換時的運算的流程的圖。圖17的中段所示的第二蝶形運算部101以及第三蝶形運 算部102，示出它們進行的實施例1中的第一次的運算，即，示出以 yl和y2為運算結(jié)果的運算(參照圖14、圖15)。圖17的下段所示的 第五蝶形運算部104以及第三蝶形運算部102,示出它們進行的實施 例l中的第二次的運算，艮P，示出以y3和y4為運算結(jié)果的運算(參照 圖14、圖15)。
第四蝶形運算部103，根據(jù)這些圖17的中段以及下段這兩者的運 算結(jié)果即進行運算，艮卩，根據(jù)yl、 y2和y3、 y4進行運算。
根據(jù)這些正交變換裝置50a，包括以101、 104、 102、 103、 100示出的五個蝶形運算部，該五個蝶形運算部由進行乘積累加運算 處理的2點基本運算部和4點基本運算部構(gòu)成；第二延遲部202以及 第一延遲部203，為了第四蝶形運算部103的輸入而被設置，且使輸 入信號延遲；選擇部302、 303、 304，從來自延遲部的輸出、以及來 自蝶形運算部的輸出中選擇數(shù)據(jù)，選擇向蝶形運算部101或103的輸 入；以及變換系數(shù)提供部401，向各個蝶形運算部提供變換系數(shù)；從 而構(gòu)成對實施某種處理后的輸入信號進行正交變換處理的。此時，所 述第五蝶形運算部104和所述第二蝶形運算部101是相同的高速算法 正交變換裝置。而且，不是在實施例1兩次將輸入信號延遲來輸入， 而將輸入信號同時提供給第二蝶形運算部101以及第五蝶形運算部 104這兩個相同蝶形運算部，并且，從變換系數(shù)提供部401同時分別 提供各個變換系數(shù)來進行運算，從而實現(xiàn)VC — 1的正交變換。據(jù)此， 在進行第一次的運算中的第二蝶形運算部的處理的同時，并聯(lián)地進行第二次的運算中的第五蝶形運算部104的處理，能夠快速輸出利用第 一次以及第二次這兩者運算的運算結(jié)果的、第四蝶形運算部103的運 算結(jié)果，從而能夠?qū)崿F(xiàn)VC—1的正交變換的高速化。 (實施例3)
其次，以下說明進行4X4的變換矩陣的正交變換(參照所述的圖 3、圖4)時的實施例3。
圖18是示出進行4X4正交變換的實施例3的圖。圖18(a)是再次 示出圖4所示的、用于降低VC — 1中的誤差的4X4的正交變換的變 換矩陣的圖。在圖18(b)示出矩陣的公式，其中左邊示出將圖18(a)的 變換矩陣的第二行和第三行交換的矩陣、右邊示出將左邊的公式變形 后的公式。圖18(c)是示出第一蝶形運算部100進行圖18(b)的矩陣的 運算時的變換系數(shù)的圖。
第一蝶形運算部100進行4點的高速正交變換。第一蝶形運算部 100，在正交變換裝置50進行VC—1的正交變換的情況下，進行由變 換系數(shù)提供部401供給的圖18(c)的變換系數(shù)的運算，即，進行圖18(b) 所示的矩陣的運算，從而進行用于降低VC—1的誤差的4點的高速正 交變換4的運算。
而且，第一蝶形運算部IOO，根據(jù)圖4所示的VC—1的4X4的 變換矩陣進行用于降低VC—1的誤差的所述4點的高速正交變換，同 樣，還根據(jù)圖3所示的H.264/AVC的4X4的變換矩陣進行用于降 低H.264 / AVC的誤差的4點的高速正交變換。
根據(jù)該實施例3，第一蝶形運算部100，能夠?qū)崿F(xiàn)圖3或圖4所示的4X4的正交變換，向第一蝶形運算部100提供四個輸入信號，將4X4的變換系數(shù)從變換系數(shù)提供部401輸入到第一蝶形運算部100，并且，從而能夠?qū)崿F(xiàn)H.264 / AVC以及VC—1的4X4的正交變換，只通過正交變換裝置50，就能夠?qū)崿F(xiàn)H.264 / AVC的4X4的正交變換，還能夠?qū)崿F(xiàn)VC—1的4X4的正交變換。
根據(jù)如上所說的實施例1 3的正交變換裝置50、 50a，與以往的結(jié)構(gòu)不同，不變更基本的運算單元、運算器的連接關系，也能夠切換第二蝶形運算部101具有的4點基本運算部進行的運算，因此，進行像H.264/AVC或VC—1那樣的新的編碼標準的正交變換處理，并且，只變更變換系數(shù)就能夠?qū)崿F(xiàn)像MPEG2那樣的現(xiàn)有的DCT的正交變換處理，從而能夠提供進行多個處理共通的高速正交變換算法的正交變換裝置。
而且，據(jù)此，通過共通的一個高速正交變換算法運算單元或電路結(jié)構(gòu)(四級流水線運算電路51)實現(xiàn)多個正交變換，能夠?qū)崿F(xiàn)程序的共通化、半導體集成電路整體的面積的減少、低耗電化、多個運動圖像編碼處理的實現(xiàn)的容易化、程序管理中發(fā)生錯誤的抑制。
而且，實施例1的正交變換裝置50(圖9)具有將高速算法正交變換單元分割而成的四個蝶形運算部100 103，該四個蝶形運算部由進行乘積累加運算處理的2點基本運算部和4點基本運算部構(gòu)成，所述高速算法正交變換單元，根據(jù)蝶形運算單元結(jié)構(gòu)，對實施某種處理后的輸入信號進行正交變換處理；延遲部201 203，針對所述蝶形運算部IOI、 103的輸入，使輸入信號延遲；以及選擇部301 303，選擇來自所述延遲部201 203的輸出以及所述輸入信號，并選擇向所述蝶形運算部的輸入；并且包括；變換系數(shù)提供部401，向所述蝶形運算部提供正交變換系數(shù)。
另一方面，實施例2的正交變換裝置50a(圖16)具有將高速算法正交變換單元分割而成的四個蝶形運算部100 103，該四個蝶形運算部由進行乘積累加運算處理的2點基本運算部和4點基本運算部構(gòu)成，所述高速算法正交變換單元，根據(jù)蝶形運算單元結(jié)構(gòu)，對實施某種處理后的輸入信號進行正交變換處理；延遲部202、 203，針對所述第四蝶形運算部103的輸入，使輸入信號延遲；以及選擇部302、 303，選擇來自所述延遲部202、 203的輸出以及所述輸入信號，并選擇向所述第四蝶形運算部103的輸入；并聯(lián)地配置第二蝶形運算部101和第五蝶形運算部104這兩個運算部，從而構(gòu)成所述第二蝶形運算部101的地方，并且包括第四選擇部302，選擇所述第二蝶形運算部101和所述第五蝶形運算部104;以及變換系數(shù)提供部401，向所述各個蝶形運算部提供正交變換的變換系數(shù)。
根據(jù)所述結(jié)構(gòu)，通過由所述變換系數(shù)提供部401提供DCT的變換系數(shù)、以及用于使所述4點基本運算部和2點基本運算部等效的變換系數(shù)0，從而實現(xiàn)用于進行MPEG1、 MPEG4、 MPEG4的處理的正交變換單元，并且，通過由所述變換系數(shù)提供部401提供H.264 / AVC的變換系數(shù)、以及用于使所述4點基本運算部和3點運算部等效的變換系數(shù)0，從而實現(xiàn)用于進行H.264 / AVC的處理的正交變換單元(參照圖3)。進而，由所述變換系數(shù)提供部401提供VC—1的變換系數(shù)、以及用于使所述4點基本運算部和2點運算部等效的變換系數(shù)0，而且，由所述延遲部兩次將輸入數(shù)據(jù)輸入，且每一次替換變換系數(shù)，從而來針對奇數(shù)方的運算，直接進行矩陣運算，從而實現(xiàn)用于進行VC —1的正交變換的處理的正交變換單元(參照圖14)。
因此，根據(jù)正交變換裝置50、 50a，利用共通的正交變換單元，能夠?qū)崿F(xiàn)多個正交變換的處理，尤其能夠?qū)崿F(xiàn)基底的性質(zhì)不同的正交變換的處理。
而且，本發(fā)明不僅限于這些實施例。
例如，也可以如下實施單芯片的半導體集成電路，以作為本發(fā)明。圖19是示出集成電路50c的圖。
集成電路50c是一種集成電路，對多點的輸入信號進行正交變換。而且，集成電路50c是權利要求書所述的"集成電路"的一個例子，并且，同樣是權利要求書所述的"正交變換裝置"的一個例子。集成電路50c包括正交變換電路601以及控制部602。正交變換電路601，包括實施例1中的正交變換裝置50的各個部分(圖9)，即，包括第一蝶形運算部100、第二蝶形運算部101、第三蝶形運算部102、第四蝶形運算部103、第五蝶形運算部104、第三延遲部201、第二延遲部202、第一延遲部203、第三選擇部301、第二選擇部302、第一選擇部303、第四選擇部304、以及變換系數(shù)提供部401。而且，在圖19中省略示出集成電路50c的這些結(jié)構(gòu)。
而且，在實施例4中，雖然以在集成電路50c上實現(xiàn)的布線來實現(xiàn)這些各個部，但是，可以將各個部作為以軟件來實現(xiàn)的功能部，也可以將各個部作為以硬件來實現(xiàn)的功能部，還可以以其它的方法來實現(xiàn)各個部。
控制部602，替換集成電路50c的輸入和輸出，從而使集成電路50c具有的正交變換電路601選擇地進行正交變換以及逆正交變換。
并且，在所述的各個實施例中也可以，在用于乘積累加運算的變換系數(shù)為2的冪方的情況下，第一蝶形運算部100 第四蝶形運算部103(第一蝶形運算部100 第五蝶形運算部104)分別進行作為移位器(bit shifter)的工作。據(jù)此，雖然進行各種各樣的變換系數(shù)的乘法運算，但能夠使各個蝶形運算部的結(jié)構(gòu)簡化，并且能夠?qū)崿F(xiàn)運算的高速化。
并且，在所述的各個實施例中也可以，在作為乘積累加運算的對象的輸入信號或變換系數(shù)為0的情況下，第一蝶形運算部100 第四蝶形運算部103(第一蝶形運算部100 第五蝶形運算部104)分別不對該輸入信號以及變換系數(shù)進行乘法運算，而輸出作為輸出結(jié)果而被選擇的O。據(jù)此，能夠避免不必要的乘法運算、減少消耗電力、使裝置的結(jié)構(gòu)簡化、實現(xiàn)運算的高速化。
并且，在所述的各個實施例中也可以，在作為乘積累加運算的對象的輸入信號或變換系數(shù)為0的情況下，第一蝶形運算部100 第四蝶形運算部103(第一蝶形運算部100 第五蝶形運算部104)，選擇地進行對該輸入信號以及變換系數(shù)進行的乘法運算、以及取代所述乘法運算而進行的作為輸出結(jié)果而被選擇的0的0的輸出。
并且，在所述的各個實施例中也可以，第二蝶形運算部101，針對4點的輸入信號中的2點的輸入信號，進行變換系數(shù)為0的乘法運算、或取代乘法運算而選擇0以作為運算結(jié)果，從而作為2點基本運算部起作用。例如，第二蝶形運算部IOI具有這些結(jié)構(gòu)，從而變形為圖12(b)所示的第二蝶形運算部的A型IOIA。
本發(fā)明涉及的正交變換裝置以及集成電路，以一個高速算法正交變換單元來能夠?qū)崿F(xiàn)MPEG1、 MPEG2、 MPEG4、 H.264/AVC、VC—1的運動圖像編碼標準的正交變換處理，因此有用于運動圖像編碼等的圖像編碼的領域。
權利要求
1、一種正交變換裝置，對多點的輸入信號進行正交變換，其特征在于，包括第一蝶形運算單元，具有對所述多點的輸入信號中的一部分的輸入信號進行2點的乘積累加運算的2點基本運算部；第二蝶形運算單元，具有對所述多點的輸入信號中的剩余的輸入信號進行4點的乘積累加運算的4點基本運算部；第三蝶形運算單元，具有對所述第二蝶形運算單元的運算結(jié)果進行2點的乘積累加運算的2點基本運算部；第一延遲單元，保持所述第一蝶形運算單元的運算結(jié)果；第一選擇單元，從所述第一蝶形運算單元的運算結(jié)果以及所述第一延遲單元所保持的運算結(jié)果中選擇數(shù)據(jù)；第二延遲單元，保持所述第三蝶形運算單元的運算結(jié)果；第二選擇單元，從所述第三蝶形運算單元的運算結(jié)果以及所述第二延遲單元所保持的運算結(jié)果中選擇數(shù)據(jù)；第四蝶形運算單元，具有對所述第一選擇單元選擇出的數(shù)據(jù)以及所述第二選擇單元選擇出的數(shù)據(jù)進行2點的乘積累加運算的2點基本運算部；以及變換系數(shù)提供單元，將用于所述第一蝶形運算單元至所述第四蝶形運算單元的乘積累加運算的變換系數(shù)提供給所述第一蝶形運算單元至所述第四蝶形運算單元；所述第二蝶形運算單元，對于所述第二蝶形運算單元的所述4點基本運算部進行的乘積累加運算，在用于所述第一蝶形運算單元至所述第四蝶形運算單元進行多種正交變換的、規(guī)定的3點運算以及2點運算之間進行切換。
2、 如權利要求l所述的正交變換裝置，其特征在于， 所述正交變換裝置還包括第三延遲單元，保持所述多點的輸入信號中的剩余的輸入信號；以及第三選擇單元，從所述多點的輸入信號中的剩余的輸入信號以及 所述第三延遲單元所保持的輸入信號中選擇數(shù)據(jù)，所述第二蝶形運算單元，對所述第三選擇單元選擇出的數(shù)據(jù)進行 所述乘積累加運算。
3、 如權利要求l所述的正交變換裝置，其特征在于，所述正交變換裝置還包括第五蝶形運算單元，具有對所述多點的輸入信號中的剩余的輸入信號進行4點的乘積累加運算的4點基本運算部；以及第四選擇單元，從所述第二蝶形運算單元以及所述第五蝶形運算單元的運算結(jié)果中選擇數(shù)據(jù)，所述第三蝶形運算單元，對所述第四選擇單元選擇出的數(shù)據(jù)進行所述乘積累加運算，所述變換系數(shù)提供單元，將用于所述第五蝶形運算單元的乘積累加運算的變換系數(shù)提供給所述第五蝶形運算單元。
4、 如權利要求1所述的正交變換裝置，其特征在于， 所述第一蝶形運算單元至所述第四蝶形運算單元，進行用于基于Chen的高速算法的正交變換的乘積累加運算。
5、 如權利要求1所述的正交變換裝置，其特征在于， 所述變換系數(shù)提供單元，以所述第一蝶形運算單元至所述第四蝶形運算單元反復進行的乘積累加運算的每個處理為單位，變更提供給所述第一蝶形運算單元至所述第四蝶形運算單元的變換系數(shù)。
6、 如權利要求l所述的正交變換裝置，其特征在于， 所述第一蝶形運算單元至所述第四蝶形運算單元，在作為乘積累加運算的對象的輸入信號或變換系數(shù)為0的情況下，取代對該輸入信 號以及變換系數(shù)進行的乘法運算，而輸出作為輸出結(jié)果而被選擇的0。
7、 如權利要求1所述的正交變換裝置，其特征在于， 所述第一蝶形運算單元至所述第四蝶形運算單元，在作為乘積累加運算的對象的輸入信號或變換系數(shù)為0的情況下，選擇地進行對該 輸入信號以及變換系數(shù)進行的乘法運算、以及取代所述乘法運算而進 行的作為輸出結(jié)果而被選擇的0的輸出。
8、 如權利要求l所述的正交變換裝置，其特征在于， 所述第二蝶形運算單元，通過針對4點的輸入信號中的2點的輸入信號，進行變換系數(shù)為0的乘法運算、或取代乘法運算而選擇作為 運算結(jié)果的0，從而作為2點基本運算部來起作用。
9、 如權利要求l所述的正交變換裝置，其特征在于， 所述第一蝶形運算單元進行4點的高速正交變換。
10、 如權利要求l所述的正交變換裝置，其特征在于， 在用于乘積累加運算的變換系數(shù)為2的冪的情況下，所述第一蝶形運算單元至所述第四蝶形運算單元作為移位器來工作。
11、 如權利要求l所述的正交變換裝置，其特征在于， 所述正交變換裝置還包括，控制單元，通過替換該正交變換裝置的輸入和輸出，從而使該正交變換裝置選擇地進行正交變換以及逆正 交變換。
12、 一種集成電路，對多點的輸入信號進行正交變換，其特征在于，所述集成電路包括作為權利要求1所述的單元起作用的電路。
全文摘要
與作為靜止圖像/運動圖像編碼處理中的骨干處理的正交變換有關，通過一個正交變換裝置實現(xiàn)不同基底的多個正交變換的處理，實現(xiàn)與新的編碼標準處理的對應。一種正交變換裝置，包括第一蝶形運算部(100)，具有對一部分的輸入信號進行2點的乘積累加運算的2點基本運算部；第二蝶形運算部(101)，具有對剩余的輸入信號進行4點的乘積累加運算的4點基本運算部；第三蝶形運算部(102)，具有在后者的后級進行2點的乘積累加運算的2點基本運算部；第一以及第二延遲部(203、202)等，分別位于第一、三蝶形運算部(100、102)等的后級；第四蝶形運算部(103)，具有對第一、二選擇部(303、302)等選擇出的數(shù)據(jù)進行2點的乘積累加運算的2點基本運算部；以及變換系數(shù)提供部(401)；對所述第四蝶形運算部進行的乘積累加運算進行切換。
文檔編號G06F17/14GK101669115SQ200880014010
公開日2010年3月10日 申請日期2008年7月23日 優(yōu)先權日2008年1月28日
發(fā)明者黑木秀樹 申請人:松下電器產(chǎn)業(yè)株式會社