專利名稱：用于快速估計場效應晶體管陣列中的依賴布圖的閾值電壓變化的方法
技術領域：
本發(fā)明涉及集成電路器件，并且更具體地涉及估計晶體管陣列 中的布圖靈敏度。
背景技術：
很長時間以來已經(jīng)知道諸如硅和鍺之類的半導體材料表現(xiàn)出
壓電效應(機械應力引入的電阻改變)。參見例如C.S. Smith, "Piezoresistance effect in germanium and silicon", Phys.Rev.， vol. 94, pp. 42-49 (1954),其通過援引并入此處。另外已經(jīng)觀察到晶體管陣列 中的應力變化可以產生載流子遷移率的變化，其繼而導致陣列中的 晶體管的閾值電壓的變化。該問題及其解決方案闡述在轉讓給本受 讓人的標題為 "Analysis of Stress Impact on Transistor Performance" 美國專利申請SN 11/291,294中。
然而，進一步的研究已經(jīng)示出，除了應力會影響電子和空穴遷 移率之外，布圖也影響閾值電壓，從而提出了起到作用的另外一些 因素。遇到的變化遠不是樣i不足道的，通常有超過20mV的擺幅。 現(xiàn)有技術沒有指出這種問題的任何可能原因，也沒有提出任何解決 方案。因此，仍需要本發(fā)明人來發(fā)挪,引刼 解決方案，下面闡述所有這些內容，

發(fā)明內容
本發(fā)明的一個方面是一種用于估計集成電路布圖中由于布圖 引起的閾值電壓的變化的自動化方法。該方法開始于選擇供分析的 布圖內的擴散區(qū)域的步驟。接著，該系統(tǒng)識別所選擇的區(qū)域上的Si/STI邊以及溝道區(qū)域和它們關聯(lián)的柵極/Si邊。接著，識別每個識 別出的溝道區(qū)域中的閾值電壓變化，其進一步需要以下步驟計算 由于縱向上的影響引起的閾值電壓變化；計算由于橫向上的影響引 起的閾值電壓變化；以及合并縱向變化和橫向變化以提供整個變化。 最后，通過合并各個溝道的變化來確定總變化。


圖la圖示根據(jù)本發(fā)明構建的單個晶體管的一個實施例。 圖lb圖示根據(jù)本發(fā)明構建的晶體管陣列的一個實施例。 圖lc是繪出了閾值電壓和漏電流作為從溝道到STI界面(對
于隔離的晶體管)或者溝道到下一個晶體管的距離(對于成套的柵
極)的函數(shù)的繪圖。
圖1 d描繪在溝道纟參雜物注入和退火之后填隙原子的重組。 圖2是給出用于計算晶體管陣列中的晶體管的閾值電壓偏移
值的整個方法的流程圖。
圖3圖示進行TED效應分析的擴散區(qū)域，其中相關邊緣被識別。
圖4描繪計算X方向上的閾值電壓偏移的過程。 圖5描繪計算Y方向上的閾值電壓偏移的過程。
具體實施例方式
下面參考附圖進行詳細描述。被描述的優(yōu)選實施例是為了說明 本發(fā)明，而不是限制本發(fā)明的范圍，本發(fā)明的范圍由權利要求書來 限制。本領域技術人員將認識下面描述的各種等價變形。
通過首先考慮圖la中示出的說明性的MOS晶體管10可以最 佳地理解本發(fā)明，圖la示出了平面圖(上部)和沿線A-A截取的截 面圖(底部)。其中，擴散區(qū)12包括在擴散區(qū)中形成的源區(qū)16和 漏區(qū)18,在這些區(qū)域之間具有被柵極14所覆蓋的間隙。在柵極下面 的區(qū)域是溝道20。隔離物22位于柵極的每一側(在平面圖中出)。應該理解，與這些部件和作為整體的MOS器件有關的材料和 制造技術在現(xiàn)有技術中是公知的，并且因此不在此處進行任何詳細 描述。預期陣列將被形成在局部耗散絕緣硅(PDSOI MOSFET)襯 底中，但是本發(fā)明申請中的教導還可應用于塊(bulk)配置中。注意， 附圖描繪了塊MOSFET器件。此外，現(xiàn)有4支術中眾所周知MOSFET 溝道纟皮摻雜以調節(jié)決定該MOSFET何時導通和截止的閾值電壓。在 典型的MOSFET器件中利用的溝道摻雜物包括諸如硼之類的物質。 圖la中所描繪的實施例已經(jīng)被這樣修改， 一般應用中使用離子注入 (implantation)技術。所得的擴散區(qū)的晶體柵格中的B原子濃度由 濃度曲線表示，其描述了內部的高濃度域和外部的最小濃度的圖樣。 如通常已知的，摻雜濃度從靠近溝道表面(通常向外進入溝道)的 高濃度域23向選擇的最小濃度級24逐漸降低。濃度等級線23和24 是溝道內的等摻雜濃度線，從最大濃度區(qū)域的規(guī)則光滑曲線開始下 降，并且下降到最小濃度曲線24的不規(guī)則形狀。盡管沒有示出，本 發(fā)明的技術人員應該明白，濃度從線23處的最大下降到線24處的 最小。下面討論的晶體管陣列利用了許多如此處闡述地那樣構建的 單個晶體管。為了下面討論更有針對性和清楚，此處省略了相關的 細節(jié)。
圖lb描述了 3個晶體管110、 112和114的陣列100。如前面 描述的，示出了該陣列的平面圖和截面圖二者，并且每個單個晶體 管被構建為與上面的描述一致。如通?？吹降?，晶體管陣列形成在 芯片上，在該芯片上形成了多個相對大的擴散區(qū)102。這些區(qū)具有通 過諸如離子注入之類的常規(guī)方法添加的合適的摻雜物，以分別產生 源區(qū)104和漏區(qū)106。最后，柵極材料108以條狀進行覆蓋。通過氧 化物絕緣體材料區(qū)域，諸如淺溝槽隔離(STI)區(qū)域122，對晶體管 進行隔離以防止任何交叉耦合。如名稱所暗示的，任何合適的絕緣 體可以用在STI中，但是優(yōu)選原硅酸四乙酯(TEOS)。應該注意， 晶體管布圖的特性將導致某些單個晶體管被它們自己隔離，諸如晶 體管114,而其他晶體管組套成包括兩個或多個晶體管的組，諸如晶體管110和112。
令人驚訝的是，已經(jīng)發(fā)現(xiàn)即使消除了應力引入的閾值電壓變 化，晶體管陣列中仍然剩余大量的變化。如圖lb所示，典型陣列中 的測量揭示了從334mV到356mV、擺幅22mV的Vt變化。最初的 研究沒有立即揭開該變化的原因，但是注意到變化主要出現(xiàn)在單個 隔離的晶體管(諸如晶體管114)與組成群組的晶體管(諸如晶體管 110和112)之間。
注意到晶體管110和112的溝道中的一個點與晶體管114中的 一個類似點的一個差異是從這樣的點到兩個周圍STI壁的距離。進 一步的研究得到了圖lc中的數(shù)據(jù)，其示出Vt和Id兩者是從溝道到周 圍STI壁的距離(以nm為單位)(對于隔離的MOSFET,諸如晶 體管114)和從溝道到下一個MOSFET的距離(對于成套元件，諸 如晶體管110和112)的函數(shù)。如所示出的，對于當前制造技術中看 到的100-200nm的距離，存在相當大的變化，但是該變化隨著距離 的增長有規(guī)律的減小并且在大約500nm的距離處變得可以忽略。
通過返回圖lb可以獲得對在柵格級發(fā)生的情況的線索。該圖 的底部包括對溝道摻雜濃度(110a、 112a和114a)的繪圖。如上面 注意到的，諸如硼之類的纟參雜物被注入溝道128以調節(jié)閾值電壓。 該操d故通常通過離子注入完成。盡管對晶體管110、 112和114的注 入是相同進行的，但是可以觀察到圖lb中的一個有趣情況。即，如 由分布(profile)形狀示出的，摻雜濃度歪向較近的STI壁。因此， 在附圖頁面中，在分布110a中摻雜濃度斜向左邊，而在分布112a 中摻雜濃度斜向相反方向，即斜向右邊。相反，隔離的晶體管114 顯示出對稱的濃度圖樣114a,不斜向任何方向。
基于這些結果，假設該問題可能與晶體柵格中的來自損壞區(qū)域 的填隙原子的重組有關。如圖ld中所示，并且如上面注意到的，通 常通過原子注入將摻雜物(諸如硼、磷或砷)引入源區(qū)和漏區(qū)，以 創(chuàng)建該區(qū)域中的高傳導層。該注入過程在目標晶體柵格中產生損壞 區(qū)域130,其中新注入的原子使得先前占據(jù)晶體柵格位置的原子(通常是Si原子)發(fā)生移位(displace)。當然，移位的原子仍然出現(xiàn)在 柵格中，作為柵格位置之間的填隙原子。還知道移位的填隙原子趨 向于通過擴散過程，向著晶體結構的表面遷移，該表面諸如是晶體 結構和STI 122之間的界面，或者硅溝道和柵極疊層123之間的界面， 其中移位的原子可以在溝道表面重組到自由Si柵格位置，其表征表 面區(qū)域。這發(fā)生在應用熱退火工藝期間的升溫時。圖3中的擴散路 徑由箭頭132示出。如可以看出的，各個原子為了達到表面并且在 那重組必須行進的距離是不同的，其使得位于靠近這樣的表面的離 子更可能能夠快速重組。填隙原子的移動具有增強像硼、磷或砷這 樣的摻雜物的擴散率的副作用，該現(xiàn)象被稱為瞬時增強擴散(TED)。 摻雜物在溝道中經(jīng)歷的TED的量確定了靠近溝道表面的摻雜濃度， 并且由此確定了閾值電壓。由此，在不同硅表面處的填隙原子的重 組影響了鄰近的MOSFET的閾值電壓。
返回圖lb,應該明白，可以預期在晶體管114的溝道中的填 隙原子的重組圖樣是對稱的，因為在晶體管的任意一側到STI壁的 距離是相同的。然而，對于晶體管110和112,應用該發(fā)現(xiàn)將導致預 期摻雜濃度歪向STI壁，并且事實上這正是所得到的發(fā)現(xiàn)結果。
本發(fā)明的兩個發(fā)明人的并且由本申請的受讓人所擁有的、標題 為"Method For Suppressing Layout Sensitivity of Threshold Voltage in a Transistor Array"的、序列號為11/757,294的美國專利申請教導并 要求保護一種用于平滑由于TED所產生的閾值電壓的變化的方法。
如果以下定義被建立，則此處的描述將也是有幫助的。如圖1 中所示，如此處所使用的，晶體管的"縱向"是當晶體管被導通時 從源才及到漏極的電流方向。"橫向"(transverse direction)是垂直 于縱向且垂直于電流方向的方向。晶體管的縱向和橫向都被視為 "側"向(lateral direction),意指平行于表面的方向。其他"側" 向包括平行于表面但以一個角度與橫向和縱向二者相交的方向(未 示出)。"垂直，，方向是溝道的表面的法向并且由此垂直于所有可 能的側面方向。布圖中的結構的"長度"是其在縱向上的長度，并且它的"寬度"是其在橫向方向上的寬度。從晶體管114的布圖中 可以看出，它的溝道128的長度比它的寬度小得多，其對于在邏輯 電^^中所使用的晶體管而言是典型情況。圖1中還示出X、 Y和Z 坐標軸。在圖l的布圖中，X方向與縱向相同，Y方向與橫向方向 相同，而Z方向同時垂直于縱向和橫向方向，表示進入集成電路芯 片的深度。
圖2是本發(fā)明的實施例的總體流程圖。如此處的所有流程圖一 樣，應該理解，在不影響所實現(xiàn)的功能的條件下，這些步驟中的許 多步驟可以被合并、并行地執(zhí)行或以不同的次序來執(zhí)行。在某些情 況下，僅在還進行某些其他改變的情況下，這些步驟的重新排列將 實現(xiàn)相同的結果，以及在其他情況下，僅在特定條件被滿足的情況 下，這些步驟的重新排列將實現(xiàn)相同的結果。
圖2的實施例工作為自動化集成電路設計系統(tǒng)的一部分，所述 自動化集成電路設計系統(tǒng)諸如是本申請的受讓人所推向市場的 SEISMOS軟件。應該理解，其他實施例可以配置成以孤立才莫式來工 作，或者作為在不同設計環(huán)境內工作的模塊。在所有這些例子中， 所要求的系統(tǒng)的工作原理是一樣的。
參考圖2，在步驟210中，系統(tǒng)首先通過被選擇的布圖中的晶 體管來開始循環(huán)。因為使用本發(fā)明的特征可以確定閾值電壓偏移值 的速度和準確性，有可能確定集成電路芯片上的所有晶體管的闊值 電壓偏移。備選地，用戶可只選擇某些重要的晶體管，諸如沿著關 鍵路徑之一的那些晶體管。本發(fā)明的實施例能夠實現(xiàn)對總共包含超 過大約12個晶體管或超過3個擴散區(qū)域的布圖區(qū)域的相當準確的分 析，這二者用常規(guī)方法實現(xiàn)是不切實際的或不可行的。出于圖示的 目的，將假設在步驟210中所選擇的第一個晶體管是晶體管112 (圖 1)。
在步驟212中，系統(tǒng)識別所選的晶體管中的溝道區(qū)域并執(zhí)行初 始計算。在一個實施例中，TCAD布圖分析軟件被用來容易地完成 這個任務。結合圖3,最形象地展現(xiàn)這個步驟，其中擴散區(qū)域312被柵極材料的條帶穿過以限定兩個晶體管314和316。從晶體管314 開始，初始問題是什么物理特征對TED有影響。顯然，與應力不同， TED效應不會傳播穿過STI，從而本發(fā)明可以被限制到單個擴散區(qū) 域上的晶體管。而且，本計算將被限于X方向和Y方向上的效應。 應該注意，此處的軸是圖la和圖lb中的平面圖部分中的那些軸， 取X方向作為縱向且取Y方向作為橫向。根據(jù)上述討-i侖，應當清楚 TED將受Si/STI界面和柵極區(qū)域的影響。因此，在X方向上，可以 將與X軸相交的邊標識為Si/STI界面XI、 X4和X7以及溝道邊緣 X2、 X3、 X4和X5。在Y方向上，將僅僅出現(xiàn)Si/STI邊緣，當然， 在這個例子中它們是Yl-Y7。該分析還將溝道區(qū)域標識為柵極邊緣 X2-X3與X5-X6之間的那些區(qū)域。到每個柵極區(qū)域的中心的距離被 確定以供進一步使用。分別測量在X方向上距溝道的4黃向中心線的 距離以及在Y方向上距縱向中心線的距離。
在圖2中給出的實施例中，假設單次計算將提供閾值電壓偏移 的足夠精確的表示。如果期望，溝道區(qū)域內的采樣點可以被選擇。 優(yōu)選地，采樣點纟皮選擇成位于橫向穿過溝道定位以及在縱向上位于 溝道中間的線上，并且在溝道內沿著那條線是均勻間隔的。 一般， 努力估計整個溝道上的閾值電壓分布。因為溝道在縱向上通常非常 短，所以在布署在溝道的橫向中心的單個側向(laterally-oriented) 線上選擇所有采樣點常常就足夠了 。設計者將選擇溝道上的多個采 樣點，其表示在準確性與分析速度之間的可接受的折衷，采樣點較 多時準確性提高，采樣點較少時分析速度提高。
在步驟214與216中，X方向和Y方向的閾值電壓偏移是近似 的。(如此處所使用的，術語"近似"包括"精確"這種特殊情況。 由此，也可能在某些情況下在步驟214、 216中所開發(fā)出的這種近似 將是精確的。)這些計算需要若干依賴于工藝的參數(shù)AVtmax,最 大閾值電壓偏移；在Si/STI界面處產生的otsn、 aSTI和pSTI;以及在
Si/p0ly界面處產生的0Cgate和(3gate。如本領域技術人員所理解的那樣，
這些參數(shù)可以利用本領域中通?？色@得的TCAD軟件系統(tǒng)來計算，或者可以制造測試結構，使用該測試結構可以進行測量。在任一情 況中， 一旦一組參數(shù)被開發(fā)用于給定處理流程，那些參數(shù)對在該處 理流程下制造的所有布圖都保持有效。
圖4和圖5中的方法以相似的形式來進行。在兩個實例中，該
方法計算每個相關邊所產生的對TED的影響，所述相關邊就是橫穿 被考慮的軸的那些邊。給定邊的影響是通過計算每條邊在擴散區(qū)域 中的影響來獲得的，其是通過計算衰減函數(shù)在邊距處的操作來發(fā)現(xiàn)
的。接著，計算這些影響的和并且接著乘以參數(shù)AVtm狀以獲得由于 該方向上的影響所導致的總閾值電壓偏移。
對于不同的實施例以及針對不同的布圖尺寸，在這些計算中使 用的衰減函數(shù)可以不同。因為難以從物理原理推導出真實衰減函數(shù) 的原因，大多數(shù)實施例將僅是近似它。相克略地，所選的函凄丈應該在 近場為強但是是有限值，漸進地減少，直到在遠場中為零，并且在 中場中它應當表現(xiàn)為兩者間的某個值。在優(yōu)選的實施例中，針對X
方向使用以下衰減函lt:
w(x"l/((Xi/af + Si) (1)
在方程(l)中，oci和(3i由若干因素來確定，包括暈圈注入能 量(halo implant energy)，即由源/漏注入所產生的注入破壞的量， 以及用于退火的熱預算。ai， (3i和si的值可以通過使用全TCAD仿真 來估計或者通過使用對測試結構的電氣測量來校準。
在其他實施例中可以使用其他類型的衰減函數(shù)近似?？梢允褂?的另 一 函數(shù)類型是誤差函數(shù)erfc(r)。在某些實施例中，衰減函數(shù)、(r) 可能不是嚴格單調的，其中r可以是X方向或Y方向中任意一個上 的距離。
已經(jīng)發(fā)現(xiàn)當計算X方向上的閾值電壓偏移時，方程1中所給 出的衰減函數(shù)提供了最佳結果，而對于Y方向上的邊，誤差函數(shù)erfc 提供了出眾的計算。
圖4描繪了步驟214的處理400,即對由于X方向上的影響引 起的閾值電壓偏移的計算。如在圖3中可以看出的那樣，柵極/STI邊和Si/STI邊橫對著X軸，并且因此控制塊410循環(huán)經(jīng)過那些邊中 的每個邊，確定由那些邊中的每條邊所施加的對闊值電壓偏移的影 響。塊412應用方程4到數(shù)據(jù)，進行計算，并接著在塊414中將結 果添加到正在計算的總影響?？傆绊懯莵碜悦織l邊的影響的和，接 著乘以參數(shù)AVt,。該循環(huán)繼續(xù)，直到方框416 4企測到過程的結束。
圖5描繪了類似的步驟216 (圖2)的用于計算Y方向上的閾 值電壓偏移的過程。此處，僅僅Si/STI邊是橫對著Y軸的，并且已 經(jīng)發(fā)現(xiàn)最佳結果是由以下表達式來提供的
Xi(y) = erfc (y / cr)
所示出的實施例使用互補誤差函數(shù)erfc。本領域的普通技術人員將理 解，也可以使用誤差函數(shù)的非互補形式erf，以及具有類似空間行為 的某些其他數(shù)學函數(shù)。過程500繼續(xù)，在控制塊510中，循環(huán)經(jīng)過 每個相關邊，并且接著在步驟512中，將誤差函數(shù)應用到先前針對 那條邊收集的數(shù)據(jù)，并且接著在步驟514處將結果添加到累加計算 的閾值電壓偏移中。在步驟516中，該過程繼續(xù)，直到所有邊都已 經(jīng)3皮處理。
已經(jīng)出于圖示和描述的目的提供了本發(fā)明的優(yōu)選實施例的上 面的描述。它不是旨在進行窮舉或將本發(fā)明限制到所公開的精確形 式。很明顯，許多改變和變形對于本領域技術人員而言將是顯然的。
這些實施例的選擇和描述是為了最好地解釋本發(fā)明的原理和 它的實際應用，由此使得本領域技術人員能夠針對各種實施例來理 解本發(fā)明以及不同修改適合于預期的特定使用。其旨在說明本發(fā)明 的范圍將由以下權利要求書和它們的等價物來限定。
是應該理解這些例子旨在進行說明而不是作為限制?？梢灶A期，本 領域技術人員容易想到各種修改和組合，這種修改和組合將落在本 發(fā)明的精神和所附權利要求書的范圍內。
權利要求
1.一種用于估計集成電路布圖中由于布圖引起的閾值電壓的變化的自動化方法，包括步驟選擇供分析的布圖內的擴散區(qū)域；識別所選擇的區(qū)域上的Si/STI邊；識別溝道區(qū)域和它們的關聯(lián)的柵極/Si邊；確定每個識別的溝道區(qū)域中的閾值電壓變化，其包括步驟計算由于縱向上的影響造成的閾值電壓變化；計算由于橫向上的影響造成的閾值電壓變化；合并所述縱向變化和橫向變化以提供整個變化；以及通過合并各個溝道變化來確定總變化。
2. 根據(jù)權利要求1所述的方法，其中計算閾值電壓變化包括將最大閾值電壓變化乘以衰減函數(shù)。
3. 根據(jù)權利要求2所述的方法，其中所述衰減函數(shù)是Mr"l/((Xi/af + Si)，其中(Xi、 pi和Sj是與工藝和材料相關的因子，并且r是X或Y方向中的任意一個上的距離。
4. 根據(jù)權利要求2所述的方法，其中所述衰減函數(shù)是互補誤差函數(shù)erfc。
5. 根據(jù)權利要求2所述的方法，其中所述衰減函數(shù)是誤差函數(shù)erf。
6. 根據(jù)權利要求2所述的方法，其中由于縱向上的影響造成的閾值電壓變化是根據(jù)以下衰減函數(shù)來計算的，、(x)-l/((Xi/af + Si)其中(Xi、 J3i和Si是與工藝和材料相關的因子；以及由于橫向上的影響造成的閾值電壓變化是根據(jù)互補誤差函數(shù)erfc來計算的。
7. —種用于自動估計集成電路布圖中由于布圖引起的閾值電壓 的變化的系統(tǒng)，包括數(shù)字計算機，其包括處理器、顯示裝置和數(shù)據(jù)存儲裝置；計算機程序，其被存儲在所述數(shù)據(jù)存儲裝置上，被配置成執(zhí)行 以下步驟選擇供分析的布圖內的擴散區(qū)域；識別所選擇的區(qū)域上的Si/STI邊；識別溝道區(qū)域和它們的關聯(lián)的柵極/Si邊；確定每個識別的溝道區(qū)域中的閾值電壓變化，其包括步驟 計算由于縱向上的影響造成的閾值電壓變化； 計算由于橫向上的影響造成的閾值電壓變化； 合并所述縱向變化和橫向變化以提供整個變化；以及通過合并各個溝道變化來確定總變化。
8. 根據(jù)權利要求7所述的系統(tǒng)，其中計算閾值電壓變化包括將 最大閾值電壓變化乘以衰減函數(shù)。
9. 根據(jù)權利要求8所述的系統(tǒng)，其中所述衰減函數(shù)是 <formula>formula see original document page 3</formula>其中(Xi、 (3j和Si是與工藝和材料相關的因子。
10. 根據(jù)權利要求8所述的系統(tǒng)，其中所述衰減函數(shù)是互補誤 差函數(shù)erfc。
11. 根據(jù)權利要求8所述的系統(tǒng)，其中所述衰減函數(shù)是誤差函 數(shù)erf 。
12. 根據(jù)權利要求8所述的系統(tǒng)，其中由于縱向上的影響造成的閾值電壓變化是根據(jù)以下衰減函數(shù)來 計算的，<formula>formula see original document page 3</formula>其中oci、 (3i和Si是與工藝和材料相關的因子；以及 由于橫向上的影響造成的閾值電壓變化是根據(jù)互補誤差函數(shù) erfc來計算的o
13. —種用于自動估計集成電路布圖中由于布圖引起的閾值電 壓的變化的系統(tǒng)，包括計算機程序裝置，其被存儲在數(shù)據(jù)存儲裝置上，用于選擇供分析的布圖內的擴散區(qū)域；識別所選擇的區(qū)域上的Si/STI邊；識別溝道區(qū)域和它們的關聯(lián)的柵極/Si邊；確定每個識別的溝道區(qū)域中的閾值電壓變化，其包括步驟 計算由于縱向上的影響造成的閾值電壓變化； 計算由于橫向上的影響造成的閾值電壓變化；合并所述縱向變化和橫向變化以提供整個變化；以及 通過合并各個溝道變化來確定總變化。
14. 根據(jù)權利要求13所述的系統(tǒng)，其中計算閾值電壓變化包括 將最大閾值電壓變化乘以衰減函數(shù)。
15. 根據(jù)權利要求14所述的系統(tǒng)，其中所述衰減函數(shù)是 、(r) = l/((Xi/a)pi + Si)，其中oii、 (3i和Si是與工藝和材料相關的因子，而r是X或Y方 向中的任何一個上的距離。
16. 根據(jù)權利要求14所述的系統(tǒng)，其中所述衰減函數(shù)是互補誤 差函數(shù)erfc 0
17. 根據(jù)權利要求14所述的系統(tǒng)，其中所述衰減函數(shù)是誤差函 數(shù)erf 。
18. 根據(jù)權利要求14所述的系統(tǒng)，其中由于縱向上的影響造成的閾值電壓變化是根據(jù)以下衰減函數(shù)來 計算的，、(X"l/((Xi/af+ &)其中(Xi、 Pi和Si是與工藝和材料相關的因子；以及由于橫向上的影響造成的閾值電壓變化是根據(jù)互補誤差函數(shù)erfc來計算的。
全文摘要
一種用于估計集成電路布圖中由于布圖引起的閾值電壓的變化的自動化方法。該方法開始于選擇供分析的布圖內的擴散區(qū)域的步驟。接著，該系統(tǒng)識別所選擇的區(qū)域上的Si/STI邊和溝道區(qū)域以及它們的關聯(lián)的柵極/Si邊。接著，識別每個標識的溝道區(qū)域中的閾值電壓變化，其進一步需要以下步驟計算由于縱向上的影響造成的閾值電壓變化；計算由于橫向上的影響造成的閾值電壓變化；以及合并該縱向和橫向變化以提供整體變化。最后，通過合并各個溝道變化來確定總變化。
文檔編號G06F17/50GK101681386SQ200880014235
公開日2010年3月24日 申請日期2008年1月17日 優(yōu)先權日2007年6月1日
發(fā)明者D·普拉瑪尼克, V·莫羅茲 申請人:新思科技有限公司