專利名稱：以每單元變化位將錯誤校正碼編程到固態(tài)存儲器裝置中的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及半導(dǎo)體存儲器，且在特定實施例中，本發(fā)明涉及固態(tài)非易失性 存儲器裝置。
背景技術(shù)：
電子裝置一般具有可用于其的一些類型的大容量存儲裝置。普通實例是硬盤驅(qū)動器 (HDD)。 HDD能夠以相對低的成本進行大量的存儲，其中當(dāng)前消費者HDD以超過一兆 兆字節(jié)的容量可用。
HDD —般將數(shù)據(jù)存儲在旋轉(zhuǎn)磁性媒體或磁盤片上。通常將數(shù)據(jù)存儲為在磁盤片上的 磁通量倒轉(zhuǎn)的模式。為了將數(shù)據(jù)寫入到典型的HDD，磁盤片以高速旋轉(zhuǎn)，同時在磁盤片 上方浮動的寫入頭產(chǎn)生一系列磁性脈沖以對準(zhǔn)磁盤片上的磁性粒子以表示數(shù)據(jù)。為了從 典型HDD讀取數(shù)據(jù)，在磁阻讀取頭在高速旋轉(zhuǎn)的磁盤片上方浮動時將電阻改變引入到 磁阻讀取頭中。實際上，所得數(shù)據(jù)信號是模擬信號，其峰值和谷值是數(shù)據(jù)模式的磁通量 倒轉(zhuǎn)的結(jié)果。接著使用稱作部分響應(yīng)最大似然(PRML)的數(shù)字信號處理技術(shù)來取樣模 擬數(shù)據(jù)信號以確定負責(zé)產(chǎn)生數(shù)據(jù)信號的可能數(shù)據(jù)模式。
HDD由于其機械性質(zhì)而具有某些缺點。HDD由于沖擊、振動或強磁場而易于經(jīng)受 損壞或過度讀取/寫入錯誤。另外，其為便攜式電子裝置中的相對大的功率使用者。
大容量存儲裝置的另一實例是固態(tài)驅(qū)動器(SSD)。替代將數(shù)據(jù)存儲在旋轉(zhuǎn)媒體上， SSD利用半導(dǎo)體存儲器裝置來存儲其數(shù)據(jù)，但包括使得其對于其主機系統(tǒng)看起來如同典 型HDD的接口和形狀因數(shù)。SSD的存儲器裝置通常是非易失性快閃存儲器裝置。
已將快閃存儲器裝置開發(fā)成非易失性存儲器的流行來源以用于廣泛范圍的電子應(yīng) 用。快閃存儲器裝置通常使用單晶體管存儲器單元，其允許高的存儲器密度、高的可靠 性和低的功率消耗。通過電荷存儲層或捕集層的編程或其它物理現(xiàn)象，單元的閾值電壓
的改變確定每一單元的數(shù)據(jù)值?？扉W存儲器和其它非易失性存儲器的一般用途包括個人 計算機、個人數(shù)字助理(PDA)、數(shù)字相機、數(shù)字媒體播放器、數(shù)字記錄器、游戲、器 具、車輛、無線裝置、蜂窩式電話和可移除存儲器模塊，且非易失性存儲器的用途繼續(xù)擴展。
與HDD不同，SSD的操作由于其固態(tài)性質(zhì)而一般不經(jīng)受振動、沖擊或磁場問題。 -類似地，由于沒有移動部件，SSD具有比HDD低的功率需求。然而，SSD與相同形狀 因數(shù)的HDD相比當(dāng)前具有低得多的存儲容量以及顯著更高的每位成本。
由于上述原因，且由于所屬領(lǐng)域的技術(shù)人員通過閱讀和理解本說明書而將顯而易見 的其它原因，在此項技術(shù)中存在替代性的大容量存儲選項的需要。


圖1是根據(jù)本發(fā)明的實施例的存儲器裝置的簡化框圖。
圖2是可能在圖1的存儲器裝置中找到的實例NAND存儲器陣列的一部分的示意圖。
圖3是根據(jù)本發(fā)明的一個實施例的固態(tài)大容量存儲系統(tǒng)的方框示意圖。 圖4是根據(jù)本發(fā)明的實施例概念上展示可能通過讀取/寫入通道從存儲器裝置接收 的數(shù)據(jù)信號的波形的描繪。
圖5是根據(jù)本發(fā)明的實施例的電子系統(tǒng)的方框示意圖。
圖6是用于依據(jù)特定存儲器裝置的可靠性特性校準(zhǔn)控制器電路的方法的一個實施例 的流程圖。
圖7是根據(jù)圖6的方法的存儲器陣列的子部分的一個實施例的框圖。 圖8是通過響應(yīng)于實際錯誤率來變化每單元位電平而將錯誤校正碼編程到存儲器裝 置中的方法的一個實施例的流程圖。
具體實施例方式
在本發(fā)明實施例的以下詳細描述中，參考形成實施例的部分的附圖，且其中通過說 明的方式展示可實踐實施例的特定實施例。充分詳細描述這些實施例以使所屬領(lǐng)域的技 術(shù)人員能夠?qū)嵺`本發(fā)明，且應(yīng)理解可利用其它實施例，且可在不脫離本發(fā)明的范圍的情 況下進行工藝、電氣或機械改變。因此，以下詳細描述不應(yīng)以限制意義來理解。
傳統(tǒng)固態(tài)存儲器裝置以二進制信號的形式傳遞數(shù)據(jù)。通常，接地電位表示數(shù)據(jù)位的 第一邏輯電平(例如，"0"數(shù)據(jù)值)，而供電電位表示數(shù)據(jù)位的第二邏輯電平(例如，"1" 數(shù)據(jù)值)。多電平單元(MLC)可經(jīng)指派(例如)四個不同的閾值電壓(Vt)范圍，每 一范圍為200 mV，其中每一范圍對應(yīng)于不同的數(shù)據(jù)狀態(tài)，借此表示四個數(shù)據(jù)值或位模式。通常，0.2V到0.4V的死區(qū)(dead space)或邊限介于每一范圍之間以避免Vt分布 重疊。如果單元的Vt在第一范圍內(nèi)，那么可認為單元存儲邏輯11狀態(tài)且通常被認為是 單元的擦除狀態(tài)。如果Vt在第二范圍內(nèi)，那么可認為單元存儲邏輯10狀態(tài)。如果Vt 在第三范圍內(nèi)，那么可認為單元存儲邏輯OO狀態(tài)。且如果Vt在第四范圍內(nèi)，那么可認 為單元存儲邏輯Ol狀態(tài)。
在編程如上所述的傳統(tǒng)MLC裝置時， 一般首先擦除單元(作為區(qū)塊)以對應(yīng)于擦 除狀態(tài)。在擦除單元的區(qū)塊之后，首先編程每一單元的最低有效位(LSB)(如果必要的 話)。舉例來說，如果LSB為l,那么沒有編程是必要的，但如果LSB為O，那么目標(biāo) 存儲器單元的Vt從對應(yīng)于11邏輯狀態(tài)的Vt范圍移動到對應(yīng)于IO邏輯狀態(tài)的Vt范圍。 在LSB的編程之后，每一單元的最高有效位(MSB)以類似方式編程，在必要時使Vt 移位。在讀取傳統(tǒng)存儲器裝置的MLC時， 一個或一個以上讀取操作大體確定單元電壓 的Vt所屬的范圍。舉例來說，第一讀取操作可確定目標(biāo)存儲器單元的Vt指示MSB為1 還是O，而第二讀取操作可確定目標(biāo)存儲器單元的Vt指示LSB為1還是O。然而，在每 一情況下，從目標(biāo)存儲器單元的讀取操作返回一單個位，不管有多少位存儲在每一單元 上。多個編程和讀取操作的此問題由于更多位存儲在每一 MLC上而變得逐漸麻煩。因 為每一此類編程或讀取操作是二進制操作，即每一者編程或返回每單元的一單個信息 位，所以將更多位存儲在每一MLC上導(dǎo)致更長的操作時間。
說明性實施例的存儲器裝置將數(shù)據(jù)作為Vt范圍存儲在存儲器單元上。然而，與傳統(tǒng) 存儲器裝置相比，編程和讀取操作能夠利用數(shù)據(jù)信號并非作為MLC數(shù)據(jù)值的離散位， 而是作為MLC數(shù)據(jù)值的完整表示，例如其完全位模式。舉例來說，在兩位MLC裝置中， 替代編程單元的LSB且隨后編程所述單元的MSB，可對目標(biāo)閾值電壓進行編程以表示 所述兩位的位模式。即，將對存儲器單元應(yīng)用一系列編程和驗證操作直到所述存儲器單 元獲得其目標(biāo)閾值電壓為止，而非編程到用于第一位的第一閾值電壓，移位到用于第二 位的第二閾值電壓等。類似地，并非利用多個讀取操作來確定存儲在單元上的每一位， 單元的閾值電壓可經(jīng)確定并傳遞為表示單元的完整數(shù)據(jù)值或位模式的單個信號。各種實 施例的存儲器裝置不僅僅如在傳統(tǒng)存儲器裝置中那樣查看存儲器單元是否具有髙于或 低于某個標(biāo)稱閾值電壓的閾值電壓。實際上，產(chǎn)生表示在可能閾值電壓的連續(xù)區(qū)內(nèi)所述 存儲器單元的實際閾值電壓的電壓信號。在每單元位的數(shù)目增加時，此方法的優(yōu)勢變得 更明顯。舉例來說，如果存儲器單元將存儲八個信息位，那么單個讀取操作將返回表示 八個信息位的單個模擬數(shù)據(jù)信號。
圖1是根據(jù)本發(fā)明的實施例的存儲器裝置101的簡化框圖。存儲器裝置101包括以行和列布置的存儲器單元陣列104。盡管將主要參考NAND存儲器陣列來描述各種實施 例，但各種實施例不限于存儲器陣列104的特定結(jié)構(gòu)。適合于本發(fā)明實施例的其它陣列 架構(gòu)的一些實例包括NOR陣列、AND陣列和虛擬接地陣列。然而， 一般來說，本文所 述的實施例適于準(zhǔn)許產(chǎn)生指示每一存儲器單元的閾值電壓的數(shù)據(jù)信號的任何陣列架構(gòu)。
提供行解碼電路108和列解碼電路110以解碼提供到存儲器裝置101的地址信號。 地址信號經(jīng)接收和解碼以存取存儲器陣列104。存儲器裝置101還包括輸入/輸出(I/O) 控制電路112以管理命令、地址和數(shù)據(jù)到存儲器裝置101的輸入以及數(shù)據(jù)和狀態(tài)信息從 存儲器裝置101的輸出。地址寄存器114耦合在I/0控制電路112與行解碼電路108和 列解碼電路110之間以在解碼之前鎖存地址信號。命令寄存器124耦合在I/O控制電路 112與控制邏輯116之間以鎖存?zhèn)魅朊睢？刂七壿?16響應(yīng)于所述命令控制對存儲器 陣列104的存取，且為外部處理器130產(chǎn)生狀態(tài)信息。控制邏輯116耦合到行解碼電路 108和列解碼電路110以響應(yīng)于所述地址來控制行解碼電路108和列解碼電路110。
控制邏輯116還耦合到取樣和保持電路118。取樣和保持電路118以模擬電壓電平 的形式鎖存數(shù)據(jù)(傳入的或傳出的)。舉例來說，取樣和保持電路可含有電容器或其它 模擬存儲裝置，用于取樣表示寫入到存儲器單元的數(shù)據(jù)的傳入電壓信號或指示從存儲器 單元感測到的閾值電壓的傳出電壓信號。取樣和保持電路118可進一步提供對所取樣電 壓的放大和/或緩沖，以提供更強的數(shù)據(jù)信號到外部裝置。
模擬電壓信號的處置可采取類似于CMOS成像器技術(shù)領(lǐng)域中眾所周知的方法的方 法，其中響應(yīng)于入射照明而在成像器的像素處產(chǎn)生的電荷電平存儲在電容器上。接著使 用差分放大器使這些電荷電平轉(zhuǎn)換為電壓信號，其中參考電容器作為差分放大器的第二 輸入。差分放大器的輸出接著傳遞到模/數(shù)轉(zhuǎn)換(ADC)裝置以獲得表示照明的強度的數(shù) 字值。在本發(fā)明的實施例中，可響應(yīng)于使電容器經(jīng)受指示存儲器單元的實際或目標(biāo)閾值 電壓的電壓電平而將電荷存儲在電容器上，以分別用于讀取或編程存儲器單元。接著可 使用差分放大器將此電荷轉(zhuǎn)換為模擬電壓，所述差分放大器具有接地輸入或其它參考信 號作為第二輸入。差分放大器的輸出接著可傳遞到I/O控制電路112，用于在讀取操作 的情況下從存儲器裝置輸出，或在編程所述存儲器裝置時在一個或一個以上驗證操作期 間用于進行比較。應(yīng)注意，1/0控制電路112可任選地包括模/數(shù)轉(zhuǎn)換功能性和數(shù)/模轉(zhuǎn)換 (DAC)功能性，以將讀取數(shù)據(jù)從模擬信號轉(zhuǎn)換為數(shù)字位模式或?qū)懭霐?shù)據(jù)從數(shù)字位模 式轉(zhuǎn)換為模擬信號，使得存儲器裝置101可適合于與模擬或數(shù)字?jǐn)?shù)據(jù)接口中任一者通信。
在寫入操作期間，存儲器陣列104的目標(biāo)存儲器單元經(jīng)編程直到指示其Vt電平的電 壓匹配保持在取樣和保持電路118中的電平為止。作為一個實例，這可使用差分感測裝置來比較保持電壓電平與目標(biāo)存儲器單元的閾值電壓來完成。與傳統(tǒng)存儲器編程非常類 似，可將編程脈沖施加到目標(biāo)存儲器單元以增加其閾值電壓，直到到達或超過所要的值 為止。在讀取操作中，目標(biāo)存儲器單元的Vt電平傳遞到取樣和保持電路118以傳送到外 部處理器(圖1中未展示)，取決于ADC/DAC功能性是提供在存儲器裝置外部還是內(nèi) 部而直接作為模擬信號或作為模擬信號的數(shù)字化表示。
可以多種方式確定單元的閾值電壓。舉例來說，字線電壓可在目標(biāo)存儲器單元變?yōu)?激活的時間點被取樣?；蛘撸蓪⑸龎弘妷菏┘拥侥繕?biāo)存儲器單元的第一源極/漏極側(cè)， 且可將閾值電壓作為其控制柵極電壓與其另一源極/漏極側(cè)處的電壓之間的差異。通過將 電壓耦合到電容器，電荷將與電容器共享以存儲所取樣電壓。應(yīng)注意所取樣電壓無需等 于閾值電壓，而是僅指示所述電壓。舉例來說，在施加升壓電壓到存儲器單元的第一源 極/漏極側(cè)且將已知電壓施加到其控制柵極的情況下，在存儲器單元的第二源極/漏極側(cè) 處產(chǎn)生的電壓可作為數(shù)據(jù)信號，因為所產(chǎn)生的電壓指示存儲器單元的閾值電壓。
取樣和保持電路118可包括高速緩存，即用于每一數(shù)據(jù)值的多個存儲位置，使得存 儲器裝置101可在將第一數(shù)據(jù)值傳遞到外部處理器的同時讀取下一數(shù)據(jù)值，或在將第一 數(shù)據(jù)值寫入到存儲器陣列104的同時接收下一數(shù)據(jù)值。狀態(tài)寄存器122耦合在I/O控制 電路112與控制邏輯116之間以鎖存狀態(tài)信息用于輸出到外部處理器。
存儲器裝置101在控制鏈路132上接收控制邏輯116處的控制信號?？刂菩盘柨砂?括芯片啟用CEl命令鎖存啟用CLE、地址鎖存啟用ALE和寫入啟用WE#。存儲器裝 置101可在多路復(fù)用輸入/輸出(I/O)總線134上從外部處理器接收命令(以命令信號 的形式)、地址(以地址信號的形式)和數(shù)據(jù)(以數(shù)據(jù)信號的形式)，且在I/0總線134 上將數(shù)據(jù)輸出到外部處理器。
在特定實例中，在I/0控制電路112處的1/0總線134的輸入/輸出(I/O)引腳[7:0] 上接收命令，且將其寫入到命令寄存器124中。在I/0控制電路112處的總線134的輸 入/輸出(I/O)引腳[7:0]上接收地址，且將其寫入到地址寄存器114中。可在I/O控制 電路112處的用于能夠接收八個并行信號的裝置的輸入/輸出(I/O)引腳[7:0]上或在用 于能夠接收十六個并行信號的裝置的輸入/輸出(I/O)引腳[15:0]上接收數(shù)據(jù)，且將其傳 送到取樣和保持電路118。還可在用于能夠傳輸八個并行信號的裝置的輸入/輸出(I/O) 引腳[7:0]上或在用于能夠傳輸十六個并行信號的裝置的輸入/輸出(I/O)引腳[15:0]上輸 出數(shù)據(jù)。所屬領(lǐng)域的技術(shù)人員將了解，可提供額外電路和信號，且圖l的存儲器裝置已 被簡化以幫助強調(diào)本發(fā)明的實施例。另外，雖然圖1的存儲器裝置己根據(jù)用于接收和輸 出各種信號的流行慣例來描述，但應(yīng)注意各種實施例不受所描述的特定信號和1/0配置
9的限制，除非本文中明確表示。舉例來說，可在與那些接收數(shù)據(jù)信號的輸入端分開的輸 入端處接收命令和地址信號，或可在I/O總線134的單個I/O線上串行傳輸數(shù)據(jù)信號。 因為數(shù)據(jù)信號表示位模式而非個別位，所以8位數(shù)據(jù)信號的串行通信可與表示個別位的 八個信號的并行通信一樣有效。
圖2是可能在圖1的存儲器陣列104中找到的實例NAND存儲器陣列200的一部分 的示意圖。如圖2中所示，存儲器陣列200包括字線202i到202N和相交的位線204!到 204M。為了易于在數(shù)字環(huán)境中進行尋址，字線202的數(shù)目和位線204的數(shù)目一般各自為 二的某個冪。
存儲器陣列200包括NAND串206!到206m。毎一NAND串包括晶體管208!到208N， 每一者位于字線202與位線204的相交處。晶體管208 (描繪為圖2中的浮動?xùn)艠O晶體 管)表示用于存儲數(shù)據(jù)的非易失性存儲器單元。每一NAND串206的浮動?xùn)艠O晶體管 208以源極到漏極串聯(lián)連接在一個或一個以上源極選擇柵極210 (例如場效晶體管 (FET))與一個或一個以上漏極選擇柵極212 (例如FET)之間。每一源極選擇柵極210 位于局部位線204與源極選擇線214的相交處，而每一漏極選擇柵極212位于局部位線 204與漏極選擇線215的相交處。
每一源極選擇柵極210的源極連接到共同源極線216。每一源極選擇柵極210的漏 極連接到對應(yīng)NAND串206的第一浮動?xùn)艠O晶體管208的源極。舉例來說，源極選擇柵 極21(h的漏極連接到對應(yīng)NAND串206i的浮動?xùn)艠O晶體管208i的源極。每一源極選擇 柵極210的控制柵極連接到源極選擇線214。如果多個源極選擇柵極210用于給定NAND 串206，那么其將串聯(lián)耦合在共同源極線216與所述NAND串206的第一浮動?xùn)艠O晶體 管208之間。
每一漏極選擇柵極212的漏極在漏極接點處連接到用于對應(yīng)NAND串的局部位線 204。舉例來說，漏極選擇柵極212t的漏極在漏極接點處連接到用于對應(yīng)NAND串206! 的局部位線204i。每一漏極選擇柵極212的源極連接到對應(yīng)NAND串206的最后浮動 柵極晶體管208的漏極。舉例來說，漏極選擇柵極212!的源極連接到對應(yīng)NAND串206i 的浮動?xùn)艠O晶體管208k的漏扱。如果多個漏極選擇柵極212用于給定NAND串206，那 么其將串聯(lián)耦合在對應(yīng)位線204與所述NAND串206的最后浮動?xùn)艠O晶體管208w之間。
浮動?xùn)艠O晶體管208的典型構(gòu)造包括源極230和漏極232、浮動?xùn)艠O234和控制柵 極236，如圖2中所示。浮動?xùn)艠O晶體管208使其控制柵極236耦合到字線202。 一列 浮動?xùn)艠O晶體管208是耦合到給定局部位線204的NAND串206。 一行浮動?xùn)艠O晶體管 208是共同耦合到給定字線202的晶體管。其它形式的晶體管208也可用于本發(fā)明的實施例，例如NROM、磁性或鐵電晶體管以及能夠經(jīng)編程以采用兩個或兩個以上閾值電壓 范圍中的一者的其它晶體管。
各種實施例的存儲器裝置可有利地用于大容量存儲裝置中。對于各種實施例，這些 大容量存儲裝置可采用傳統(tǒng)HDD的相同形狀因數(shù)和通信總線接口，因此允許其在各種 應(yīng)用中替代此類驅(qū)動器。HDD的一些常見形狀因數(shù)包括一般用于當(dāng)前個人計算機和較大 的數(shù)字媒體記錄器的3.5"、 2.5"和PCMCIA (個人計算機存儲卡國際協(xié)會)形狀因數(shù)， 以及一般用于較小的個人儀器(例如移動電話、個人數(shù)字助理(PDA)和數(shù)字媒體播放 器)的1.8"和l"形狀因數(shù)。 一些通用總線接口包括通用串行總線(USB)、 AT附件接口 (ATA)[也稱作集成驅(qū)動電子設(shè)備或IDE]、串行ATA( SATA)、小型計算機系統(tǒng)接口 ( SCSI) 和電氣電子工程師協(xié)會(IEEE) 1394標(biāo)準(zhǔn)。雖然列舉了多種形狀因數(shù)和通信接口，但 所述實施例并不限于特定形狀因數(shù)或通信標(biāo)準(zhǔn)。此外，所述實施例無需符合HDD形狀 因數(shù)或通信接口 。圖3是根據(jù)本發(fā)明的一個實施例的固態(tài)大容量存儲裝置300的方框示 意圖。
大容量存儲裝置300包括根據(jù)本發(fā)明的實施例的存儲器裝置301 、讀取/寫入通道305 和控制器310。讀取/寫入通道305提供從存儲器裝置301接收的數(shù)據(jù)信號的模/數(shù)轉(zhuǎn)換以 及從控制器310接收的數(shù)據(jù)信號的數(shù)/模轉(zhuǎn)換?？刂破?10提供大容量存儲裝置300與外 部處理器(圖3中未展示)之間經(jīng)由總線接口 315的通信。應(yīng)注意，讀取/寫入通道305 可服務(wù)一個或一個以上額外存儲器裝置，如呈虛線的存儲器裝置301'所描繪?？山?jīng)由多 位芯片啟用信號或其它多路復(fù)用方案來處置用于通信的單個存儲器裝置301的選擇。
存儲器裝置301經(jīng)由模擬接口 320和數(shù)字接口 325耦合到讀取/寫入通道305。模擬 接口 320提供存儲器裝置301與讀取/寫入通道305之間的模擬數(shù)據(jù)信號的傳遞，而數(shù)字 接口 325提供控制信號、命令信號和地址信號從讀取/寫入通道305到存儲器裝置301 的傳遞。數(shù)字接口 325可進一步提供狀態(tài)信號從存儲器裝置301到讀取/寫入通道305 的傳遞。模擬接口 320與數(shù)字接口 325可共享信號線，如關(guān)于圖1的存儲器裝置101所 記錄。盡管圖3的實施例描繪與存儲器裝置的雙重模擬/數(shù)字接口，但可將讀取/寫入通 道305的功能性任選地并入到存儲器裝置301中(如關(guān)于圖1所論述)，使得存儲器裝 置301僅使用用于控制信號、命令信號、狀態(tài)信號、地址信號和數(shù)據(jù)信號的傳遞的數(shù)字 接口來直接與控制器310通信。
讀取/寫入通道305經(jīng)由一個或一個以上接口 (例如，數(shù)據(jù)接口 330和控制接口 335) 耦合到控制器310。數(shù)據(jù)接口 330提供數(shù)字?jǐn)?shù)據(jù)信號在讀取/寫入通道305與控制器310 之間的傳遞?？刂平涌?335提供控制信號、命令信號和地址信號從控制器310到讀取/寫入通道305的傳遞?？刂平涌?335可進一步提供狀態(tài)信號從讀取/寫入通道305到控制器310的傳遞。狀態(tài)和命令/控制信號還可在控制器310與存儲器裝置301之間直接傳遞，如將控制接口 335連接到數(shù)字接口 325的虛線所描繪。
盡管經(jīng)描繪為圖3中的兩個不同裝置，但可由單個集成電路裝置替代地執(zhí)行讀取/寫入通道305與控制器310的功能性。且雖然將存儲器裝置301維持作為單獨的裝置將提供更多靈活性來使所述實施例適合于不同的形狀因數(shù)和通信接口，但因為其還是集成電路裝置，所以可將整個大容量存儲裝置300制造作為單個集成電路裝置。
讀取/寫入通道305是適合于至少提供數(shù)字?jǐn)?shù)據(jù)流到模擬數(shù)據(jù)流的轉(zhuǎn)換以及模擬數(shù)據(jù)流到數(shù)字?jǐn)?shù)據(jù)流的轉(zhuǎn)換的信號處理器。數(shù)字?jǐn)?shù)據(jù)流提供呈二進制電壓電平形式的數(shù)據(jù)信號，即指示具有第一二進制數(shù)據(jù)值(例如，0)的位的第一電壓電平，和指示具有第二二進制數(shù)據(jù)值(例如，1)的位的第二電壓電平。模擬數(shù)據(jù)流提供呈具有兩個以上電平的模擬電壓的形式的數(shù)據(jù)信號，其中不同的電壓電平或范圍對應(yīng)于兩個或兩個以上位的不同位模式。舉例來說，在適合于每存儲器單元存儲兩個位的系統(tǒng)中，模擬數(shù)據(jù)流的電壓電平的第一電壓電平或范圍可對應(yīng)于位模式11，模擬數(shù)據(jù)流的電壓電平的第二電壓電平或范圍可對應(yīng)于位模式10，模擬數(shù)據(jù)流的電壓電平的第三電壓電平或范圍可對應(yīng)于位模式OO，且模擬數(shù)據(jù)流的電壓電平的第四電壓電平或范圍可對應(yīng)于位模式Ol。因此，根據(jù)各種實施例的一個模擬數(shù)據(jù)信號將轉(zhuǎn)換為兩個或兩個以上數(shù)字?jǐn)?shù)據(jù)信號，且兩個或
兩個以上數(shù)字?jǐn)?shù)據(jù)信號可轉(zhuǎn)換成一個模擬數(shù)據(jù)信號。
實際上，在總線接口 315處接收控制和命令信號，用于經(jīng)由控制器310對存儲器裝置301的存取。還可取決于需要的存取類型(例如，寫入、讀取、格式化等)來在總線接口 315處接收地址和數(shù)據(jù)值。在共享的總線系統(tǒng)中，總線接口 315將耦合到總線以及多種其它裝置。為了與特定裝置直接通信，可將識別值放置在總線上以指示總線上的哪個裝置將依據(jù)后續(xù)的命令來動作。如果識別值匹配大容量存儲裝置300所取的值，那么控制器310將接受總線接口 315處的后續(xù)命令。如果識別值不匹配，那么控制器310將忽略后續(xù)的通信。類似地，為避免總線上的沖突，共享總線上的各種裝置可在其個別地控制總線時指示其它裝置停止往外通信。用于總線共享和沖突避免的協(xié)議是眾所周知的，且本文將不詳細描述?？刂破?10接著將命令、地址和數(shù)據(jù)信號傳遞到讀取/寫入通道305用于處理。請注意，從控制器310傳遞到讀取/寫入通道305的命令、地址和數(shù)據(jù)信號無需是在總線接口 315處接收的相同信號。舉例來說，總線接口 315的通信標(biāo)準(zhǔn)可不同于讀取/寫入通道305或存儲器裝置301的通信標(biāo)準(zhǔn)。在此情況下，控制器310可在存取存儲器裝置301之前轉(zhuǎn)譯命令和/或?qū)ぶ贩桨?。另外，控制?10可在一個或一個以
12上存儲器裝置301內(nèi)提供負載均衡，使得存儲器裝置301的物理地址可對于給定邏輯地址而隨時間改變。因此，控制器310將把來自外部裝置的邏輯地址映射到目標(biāo)存儲器裝置301的物理地址。
對于寫入請求，除了命令和地址信號之外，控制器310將數(shù)字?jǐn)?shù)據(jù)信號傳遞到讀取/寫入通道305。舉例來說，對于16位數(shù)據(jù)字，控制器310將傳遞具有第一或第二二進制邏輯電平的16個個別信號。讀取/寫入通道305接著將把數(shù)字?jǐn)?shù)據(jù)信號轉(zhuǎn)換成表示數(shù)字?jǐn)?shù)據(jù)信號的位模式的模擬數(shù)據(jù)信號。繼續(xù)上述實例，讀取/寫入通道305將使用數(shù)/模轉(zhuǎn)換來將16個個別數(shù)字?jǐn)?shù)據(jù)信號轉(zhuǎn)換成具有指示所要16位數(shù)據(jù)模式的電位電平的單個模擬信號。對于一個實施例，表示數(shù)字?jǐn)?shù)據(jù)信號的位模式的模擬數(shù)據(jù)信號指示目標(biāo)存儲器單元的所要閾值電壓。然而，在單晶體管存儲器單元的編程中，經(jīng)常出現(xiàn)相鄰存儲器單元的編程將增加先前所編程存儲器單元的閾值電壓的情況。因此，對于另一實施例，讀取/寫入通道305可考慮閾值電壓的這些類型的預(yù)期改變，且調(diào)整模擬數(shù)據(jù)信號以指示低于最終所要閾值電壓的閾值電壓。在轉(zhuǎn)換來自控制器310的數(shù)字?jǐn)?shù)據(jù)信號之后，讀取/寫入通道305接著將把寫入命令和地址信號連同模擬數(shù)據(jù)信號一起傳遞到存儲器裝置301以用于編程個別存儲器單元。編程可在逐單元的基礎(chǔ)上發(fā)生，但一般每個操作針對一頁數(shù)據(jù)來執(zhí)行。對于典型存儲器陣列架構(gòu)， 一頁數(shù)據(jù)包括耦合到一字線的每隔一個存儲器單元。
對于讀取請求，控制器將把命令和地址信號傳遞到讀取/寫入通道305。讀取/寫入通道305將把讀取命令和地址信號傳遞到存儲器裝置301。作為響應(yīng)，在執(zhí)行讀取操作之后，存儲器裝置301將返回指示由地址信號和讀取命令所界定的存儲器單元的閾值電壓的模擬數(shù)據(jù)信號。存儲器裝置301可以并行或串行方式傳送其模擬數(shù)據(jù)信號。
模擬數(shù)據(jù)信號也可不作為離散電壓脈沖而是作為大體上連續(xù)的模擬信號流來傳送。在此情況下，讀取/寫入通道305可使用與HDD存取中所使用的稱作PRML或部分響應(yīng)最大似然的信號處理類似的信號處理。在傳統(tǒng)HDD的PRML處理中，HDD的讀取頭輸出表示在HDD磁盤片的讀取操作期間遭遇的通量倒轉(zhuǎn)的模擬信號的流。并非試圖俘獲響應(yīng)于讀取頭所遭遇的通量倒轉(zhuǎn)而產(chǎn)生的此模擬信號的真實峰值和谷值，而是對信號周期性取樣以創(chuàng)建信號模式的數(shù)字表示。接著可分析此數(shù)字表示以確定負責(zé)產(chǎn)生模擬信號模式的通量倒轉(zhuǎn)的可能模式。此相同類型的處理可用于本發(fā)明的實施例。通過取樣來自存儲器裝置301的模擬信號，可采用PRML處理來確定負責(zé)產(chǎn)生模擬信號的閾值電壓的可能模式。
圖4是對概念上展示根據(jù)本發(fā)明的實施例可能通過讀取/寫入通道305從存儲器裝置301接收的數(shù)據(jù)信號450的波形的描繪?？芍芷谛缘厝訑?shù)據(jù)信號450，且可根據(jù)所取樣電壓電平的振幅來創(chuàng)建數(shù)據(jù)信號450的數(shù)字表示。對于一個實施例，取樣可與數(shù)據(jù)輸出同步，使得取樣在數(shù)據(jù)信號450的穩(wěn)態(tài)部分期間發(fā)生。通過如由時間tl、 t2、 t3和t4處的虛線所指示的取樣來描繪此類實施例。然而，如果經(jīng)同步的取樣變?yōu)槲磳?zhǔn)，那么數(shù)據(jù)樣本的值可顯著不同于穩(wěn)態(tài)值。在替代實施例中，取樣速率可增加以允許確定穩(wěn)態(tài)值可能在何處發(fā)生，例如通過觀測數(shù)據(jù)樣本所指示的斜率改變。通過如由時間t5、 t6、t7和t8處的虛線所指示的取樣來描繪此類實施例，其中在時間t6與t7處的數(shù)據(jù)樣本之間的斜率可指示穩(wěn)態(tài)條件。在此類實施例中，在取樣速率與表示的準(zhǔn)確性之間進行折衷。較高的取樣速率導(dǎo)致較準(zhǔn)確的表示，但也增加了處理時間。不管取樣是否與數(shù)據(jù)輸出同步或是否使用了更頻繁的取樣，接著可將數(shù)字表示用于預(yù)測哪些傳入電壓電平有可能負責(zé)產(chǎn)生模擬信號模式。接著，可根據(jù)傳入電壓電平的此預(yù)測模式來預(yù)測正讀取的個別存儲器單元的可能數(shù)據(jù)值。
認識到將在從存儲器裝置301讀取數(shù)據(jù)值時出現(xiàn)錯誤，讀取/寫入通道305可包括錯誤校正。錯誤校正一般用于存儲器裝置以及HDD中以從預(yù)期錯誤恢復(fù)。通常，存儲器裝置將把用戶數(shù)據(jù)存儲在第一位置集合中，且將錯誤校正碼(ECC)存儲在第二位置集合中。在讀取操作期間，用戶數(shù)據(jù)和ECC兩者響應(yīng)于對用戶數(shù)據(jù)的讀取請求來讀取。通過使用已知算法，將從讀取操作返回的用戶數(shù)據(jù)與ECC進行比較。如果錯誤在ECC的限制內(nèi)，錯誤將被校正。
圖5是根據(jù)本發(fā)明的實施例的電子系統(tǒng)的方框示意圖。實例電子系統(tǒng)可包括個人計算機、PDA、數(shù)字相機、數(shù)字媒體播放器、數(shù)字記錄器、電子游戲、器具、車輛、無線裝置、移動電話等。
電子系統(tǒng)包括主機處理器500，其可包括高速緩存存儲器502以增加處理器500的效率。處理器500耦合到通信總線504。各種其它裝置可耦合到在處理器500的控制下的通信總線504。舉例來說，電子系統(tǒng)可包括隨機存取存儲器(RAM) 506; —個或一個以上輸入裝置508，例如鍵盤、觸控墊、指向裝置等；音頻控制器510;視頻控制器512;和一個或一個以上大容量存儲裝置514。至少一個大容量存儲裝置514包括數(shù)字總線接口515，其用于與總線504通信； 一個或一個以上根據(jù)本發(fā)明的實施例的存儲器裝置，其具有用于傳送表示兩個或兩個以上數(shù)據(jù)位的數(shù)據(jù)模式的數(shù)據(jù)信號的模擬接口；以及信號處理器，其適合于執(zhí)行從總線接口 515接收的數(shù)字?jǐn)?shù)據(jù)信號的數(shù)/模轉(zhuǎn)換和從其存儲器裝置接收的模擬數(shù)據(jù)信號的模/數(shù)轉(zhuǎn)換。
由于在制造工藝期間每一單元的組合物的輕微差別，位存儲和存儲器性能(例如編
14程和擦除速度)的可靠性可在存儲器陣列上在單元之間或區(qū)塊之間變化。另外，此變化可在不同的集成電路裸片之間不同，使得兩個存儲器裝置未共享相同的可靠性和性能特性。
所存儲的狀態(tài)的性能和可靠性可基于指派給存儲器單元的閾值電壓(對應(yīng)于經(jīng)編程的狀態(tài))而不同。舉例來說， 一些單元可能能夠用比其它單元大的閾值電壓(且因此較多的位/狀態(tài))來編程且保持所述閾值電壓(且因此所述位/狀態(tài))。在性能上類似， 一些單元可比其它單元更快地被編程或擦除。
可靠性問題由于鄰近經(jīng)編程電平之間的減小間距而在非易失性存儲器的多電平單元(MLC)中更關(guān)鍵。由于較多狀態(tài)能夠被編程到存儲器單元中，所以閾值分布必須變得較窄且較靠近在一起以便配合在可允許的電壓范圍內(nèi)。由于經(jīng)編程狀態(tài)之間的干擾，這可導(dǎo)致增加數(shù)目的位錯誤。因此，某種類型的芯片上錯誤校正碼(ECC)通常用于大容量的非易失性存儲器中。
MLC NAND非易失性存儲器通常使用相當(dāng)復(fù)雜的ECC方案。 一般用于存儲器裝置中的ECC包括單錯誤校正漢明碼、基于符號的理德所羅門(Reed Solomon, RS)碼和二進制BCH碼。ECC數(shù)據(jù)與所述ECC數(shù)據(jù)經(jīng)指派到的數(shù)據(jù)區(qū)塊一起存儲在存儲器中。然而，由于不存在用于校正ECC的機制，因此需要ECC數(shù)據(jù)存儲在存儲器的非常可靠的區(qū)域中?？梢罁?jù)存儲器陣列的各種區(qū)域的可靠性校準(zhǔn)控制器，且接著基于校準(zhǔn)數(shù)據(jù)和所要的可靠性程度來改變編程到所述區(qū)域中的ECC數(shù)據(jù)的位電平(例如，每單元的位的數(shù)目)。
圖6說明用于依據(jù)存儲器陣列的區(qū)域的可靠性校準(zhǔn)存儲器控制器的方法的一個實施例的流程圖。在論述圖6的方法的同時，參看圖7的存儲器單元陣列的區(qū)域的框圖。
校準(zhǔn)方法將電壓寫入601到中心存儲器單元701。所述電壓是表示例如單個位狀態(tài)或多位狀態(tài)的經(jīng)編程狀態(tài)的閾值電壓。如先前所論述，閾值電壓可由耦合到存儲器裝置并控制存儲器裝置的控制電路產(chǎn)生，作為表示所要閾值電壓的數(shù)字信號。讀取/寫入通道電路接著對數(shù)字信號執(zhí)行數(shù)/模轉(zhuǎn)換以產(chǎn)生所要閾值電壓的模擬表示。
將由另一模擬電壓表示的位模式寫入603到周圍存儲器單元703、 705中的一者或一者以上。接著讀取604中心單元701以確定周圍電壓的寫入已影響中心單元的所存儲電壓的程度。接著變化605 (通常是增加)這些單元703、 705上的電壓，且在每一改變之后讀取606中心單元以確定中心單元701上的影響。將中心單元701的可靠性的指示存儲在存儲器中的表格中607用于未來參考。表格含有每一所測試單元保持最初存儲的值的能力(且因此在存儲不同的位電平時所述單元有多可靠)的指示。在一個實施例中，可靠性的指示是在每一所測試的位電平處的指示所測試的單元在所述特定位電平處可靠的邏輯一，和指示所述單元在所述特定位電平處不可靠的邏輯零。
圍繞中心單元701的經(jīng)編程單元的數(shù)量和定向可對于不同的實施例而變化。鄰近中心單元701且在字線方向上的單元可通過電容性耦合和通過編程干擾來影響中心單元。由于單元701、 703、 705全部共享相同字線，所以使用不同的且尤其更高的編程電壓對字線的重復(fù)偏置將可能在某一程度上影響中心單元701的闞值電壓。
沿著位線方向的單元710、 711的編程將可能通過電容性耦合來影響中心單元701上的閾值電壓。鄰近位線單元710、 711的耦合將易于在較高電壓編程于鄰近單元710、711上時由于單元701、 710、 711之間的耦合而升高中心單元701的閾值電壓。
圖6和圖7中所說明的校準(zhǔn)方法是在存儲器陣列的不同區(qū)域的代表性單元上執(zhí)行。所述方法可在整個存儲器陣列的隨機單元上或在陣列的特定區(qū)域中執(zhí)行。舉例來說，所述方法可在陣列的拐角單元上且在中心執(zhí)行。在另一實施例中，可檢査每一存儲器區(qū)塊的特定區(qū)域。在再一實施例中，所述方法可在存儲器陣列內(nèi)以周期性間隔定位的單元上執(zhí)行。
可在制造工藝期間執(zhí)行校準(zhǔn)一次，且將可靠性指示存儲在非易失性存儲器中。在另一實施例中，在存儲器裝置的每次加電時執(zhí)行校準(zhǔn)。
例如目前所揭示的非易失性存儲器裝置的存儲器裝置可使用元數(shù)據(jù)來存儲關(guān)于存
儲器單元、頁或區(qū)塊的信息。存儲器元數(shù)據(jù)包括關(guān)于以下各項的數(shù)據(jù)數(shù)據(jù)區(qū)塊的性能
特性、區(qū)塊已被擦除的次數(shù)，以及關(guān)于單元、單元頁或單元區(qū)塊的其它特性。
圖8說明通過響應(yīng)于實際錯誤率來變化每單元位電平而將錯誤校正碼(ECC)和/或元數(shù)據(jù)編程到存儲器裝置中的方法的流程圖。ECC和元數(shù)據(jù)可存儲在鄰接其所應(yīng)用的數(shù)據(jù)區(qū)塊之處或如果(例如)所述位置通過先前論述的校準(zhǔn)步驟而尚未展示為足夠可靠那么將其存儲在存儲器中的任何其它地方。對存儲器區(qū)塊的后續(xù)參考僅為了說明目的。本發(fā)明的方法可適用于存儲器陣列的其它子區(qū)段(例如頁)。
最初，確定將存儲的數(shù)據(jù)是ECC、元數(shù)據(jù)還是另一類型的數(shù)據(jù)800。由于不存在用以校正ECC的機制，所以應(yīng)將數(shù)據(jù)存儲在具有比可通過ECC方案校正的其它類型的數(shù)據(jù)高的可靠性的區(qū)域中。非ECC數(shù)據(jù)可以比ECC高的位電平寫入到存儲器區(qū)塊801，因為可通過ECC機制來校正錯誤。舉例來說，較高位電平可為每單元兩個或兩個以上位。
確定存儲器區(qū)塊的可靠性802。這可通過使用例如存儲在例如關(guān)于圖6所論述的表格中的數(shù)據(jù)的校準(zhǔn)數(shù)據(jù)來完成。在替代實施例中，可以變化的位電平來獨立測試存儲器
16區(qū)塊，從而確定存儲器的所述特定區(qū)域在不同位電平下可靠地保持?jǐn)?shù)據(jù)的能力。
用于數(shù)據(jù)區(qū)塊的ECC/元數(shù)據(jù)應(yīng)存儲在能夠存儲數(shù)據(jù)而沒有損失或破壞的存儲器區(qū)域中。如果含有數(shù)據(jù)區(qū)塊的存儲器區(qū)域的可靠性被確定為在存儲器區(qū)塊位電平下對于ECC/元數(shù)據(jù)是可靠的803，那么在存儲器區(qū)塊位電平(即，存儲器區(qū)塊的每單元的位數(shù)目)下將數(shù)據(jù)存儲在數(shù)據(jù)區(qū)塊中或大體在其附近805。
如果存儲器區(qū)塊位電平對于在數(shù)據(jù)區(qū)塊的位電平下存儲ECC/元數(shù)據(jù)不可靠，那么確定是否可通過減少存儲器區(qū)塊中的單元的位電平來增加存儲器區(qū)塊的可靠性807。這可如先前所述通過存取校準(zhǔn)數(shù)據(jù)或存取步驟801中所確定的可靠性數(shù)據(jù)來確定。
如果減少存儲器區(qū)塊的位電平增加了存儲器區(qū)塊的可靠性使得其可用于ECC/元數(shù)據(jù)，那么針對ECC減少位電平且將ECC以所述位電平寫入到存儲器區(qū)塊或大體在存儲器區(qū)塊的附近809。如果減少位電平并未產(chǎn)生可接受的ECC可靠性807，那么使用另一存儲器區(qū)域來存儲所述數(shù)據(jù)區(qū)塊的ECC。
可通過上述方法確定其中將存儲ECC/元數(shù)據(jù)的存儲器區(qū)域811。舉例來說，可將校準(zhǔn)數(shù)據(jù)用于確定ECC/元數(shù)據(jù)的適當(dāng)可靠的存儲器區(qū)域，或可以不同的位電平獨立地測試存儲器的不同區(qū)域以確定其在不同位電平下的相應(yīng)可靠性。 一旦發(fā)現(xiàn)存儲器的區(qū)域展現(xiàn)ECC/元數(shù)據(jù)的所要可靠性程度，就將ECC/元數(shù)據(jù)以對應(yīng)于所要可靠性程度的位電平寫入到所述區(qū)域813。
一旦將數(shù)據(jù)區(qū)塊和隨附ECC/元數(shù)據(jù)寫入到不同的存儲器區(qū)域，就可將兩者以某方式鏈接使得可追蹤其位置和關(guān)聯(lián)。舉例來說，系統(tǒng)控制器可存儲數(shù)據(jù)區(qū)塊及其相應(yīng)ECC/元數(shù)據(jù)兩者的地址，且還存儲兩者鏈接的指示。
結(jié)論
可提供取決于單元的實際錯誤率來以每單元不同位元電平存儲ECC/元數(shù)據(jù)的能力。可使用校準(zhǔn)程序來確定響應(yīng)于不同位電平的存儲器陣列的不同區(qū)域的可靠性或錯誤率。可將此數(shù)據(jù)存儲在存儲器中，其可由系統(tǒng)控制器存取以便確定存儲器陣列的哪些區(qū)域?qū)⒋鎯CC/元數(shù)據(jù)，使得以特定位電平實現(xiàn)可靠的存儲。
盡管本文已說明并描述特定實施例，但所屬領(lǐng)域的技術(shù)人員將了解可用實現(xiàn)相同目的的所計算的任何布置來替代所展示的特定實施例。本發(fā)明的許多修改將對于所屬領(lǐng)域的技術(shù)人員是顯而易見的。因此，本申請案希望包含本發(fā)明的任何修改或變化。
1權(quán)利要求
1.一種用于以每單元變化的位將錯誤校正碼編程到包含存儲器陣列的固態(tài)存儲器裝置中的方法，所述方法包含確定其中存儲數(shù)據(jù)區(qū)塊的存儲器區(qū)域的在位電平下的第一可靠性程度；如果所述第一可靠性程度至少大體上等于第二可靠性程度，那么將具有所述第二可靠性程度的所述錯誤校正碼以所述位電平存儲在所述存儲器區(qū)域中；以及如果所述第一可靠性程度小于所述第二可靠性程度，那么將所述錯誤校正碼寫入到所述存儲器陣列的另一區(qū)域。
2. 根據(jù)權(quán)利要求1所述的方法，且進一步包括將所述位電平減少到降低的位電平以便將所述第一可靠性程度增加到第三可靠 性程度；以及如果所述第三可靠性程度至少等于所述第二可靠性程度，那么以所述降低的位電 平將所述錯誤校正碼與所述數(shù)據(jù)區(qū)塊一起存儲。
3. 根據(jù)權(quán)利要求l所述的方法，且進一步包括將元數(shù)據(jù)與所述錯誤校正碼一起存儲。
4. 根據(jù)權(quán)利要求1所述的方法，其中確定所述第一可靠性程度包含從存儲器讀取表格，所述表格包含與所述存儲器陣列的多個區(qū)域中的每一者的位電平相關(guān)的所述存 儲器陣列的所述多個區(qū)域中的每一者的經(jīng)校準(zhǔn)的可靠性程度。
5. 根據(jù)權(quán)利要求1所述的方法，其中確定所述第一可靠性程度包含以多個不同位電平 將數(shù)據(jù)寫入到所述存儲器陣列的多個存儲器區(qū)域中的每一者，以便找到所述多個存 儲器區(qū)域的第一存儲器區(qū)域，在所述第一存儲器區(qū)域中在所述多個不同位電平中的 第一者下所述第一可靠性程度至少等于所述第二可靠性程度。
6. 根據(jù)權(quán)利要求5所述的方法，且進一步包括以所述第一位電平將所述數(shù)據(jù)寫入到所 述第一存儲器區(qū)域。
7. 根據(jù)權(quán)利要求1所述的方法，其中對所述錯誤校正碼進行編程包含對所述存儲器陣 列的數(shù)據(jù)區(qū)塊進行編程，所述方法進一步包含產(chǎn)生所述存儲器陣列的多個代表性單元的多個可靠性程度，每一所述可靠性程度 具有對應(yīng)的位電平；確定所述錯誤校正碼的所要可靠性程度；確定所述存儲器陣列的包含所述代表性單元的區(qū)域，所述區(qū)域具有所述多個可靠 性程度中的至少大體等于所述所要可靠性程度的所述可靠性程度；使用所述對應(yīng)位電平將所述錯誤校正碼寫入到所述存儲器陣列的所述區(qū)域；以及 將所述錯誤碼鏈接到所述數(shù)據(jù)區(qū)塊。
8. 根據(jù)權(quán)利要求7所述的方法，其中產(chǎn)生所述多個位電平是在所述存儲器裝置的初始 加電時完成。
9. 根據(jù)權(quán)利要求7所述的方法，其中將所述錯誤校正碼鏈接到所述數(shù)據(jù)區(qū)塊包含將所 述錯誤校正碼的地址鏈接到所述數(shù)據(jù)區(qū)塊的地址，使得對所述數(shù)據(jù)區(qū)塊的存取包含 對所述錯誤校正碼的存取。
10. 根據(jù)權(quán)利要求7所述的方法，其中產(chǎn)生所述多個可靠性程度包含將第一電壓寫入到第一單元；對大體上鄰近所述第一單元的多個單元進行編程；響應(yīng)于對所述多個大體鄰近單元的所述編程來讀取所述第一單元的閾值電壓；以及產(chǎn)生所述第一單元處于所述第一電壓的可靠性程度的指示。
11. 根據(jù)權(quán)利要求io所述的方法，且進一步包括對沿著所述存儲器陣列的同一字線的 大體鄰近所述第一單元的所述多個單元進行編程。
12. 根據(jù)權(quán)利要求IO所述的方法，且進一步包括對沿著所述存儲器陣列的同一位線的 大體鄰近所述第一單元的所述多個單元進行編程。
13. —種固態(tài)存儲器裝置，其包含非易失性存儲器單元陣列，其具有耦合到位線的存儲器單元列以及耦合到字線的 存儲器單元行；以及用于所述非易失性存儲器單元陣列的控制和存取的電路，其中所述用于控制和存 取的電路適合于通過以下步驟來對用于數(shù)據(jù)區(qū)塊的錯誤校正碼和元數(shù)據(jù)進行編程 確定所述錯誤校正碼和元數(shù)據(jù)的所要可靠性程度；確定所述存儲器陣列的存儲所述 數(shù)據(jù)區(qū)塊的存儲器區(qū)域的在位電平下的存儲器區(qū)域可靠性程度；如果所述存儲器區(qū) 域可靠性程度至少大體上等于所述所要可靠性程度，那么以所述位電平將所述錯誤 校正碼和元數(shù)據(jù)與所述數(shù)據(jù)區(qū)塊一起存儲；以及如果所述存儲器區(qū)域可靠性程度小 于所述所要可靠性程度，那么將所述錯誤校正碼和元數(shù)據(jù)寫入到所述存儲器陣列的 另一區(qū)域。
14. 根據(jù)權(quán)利要求13所述的固態(tài)存儲器裝置，其中所述用于控制和存取的電路進一步 適合于從正被編程的所述存儲器單元讀取模擬數(shù)據(jù)信號，且產(chǎn)生指示所述讀取模擬 數(shù)據(jù)信號的數(shù)字閾值電壓信號。
15. 根據(jù)權(quán)利要求13所述的固態(tài)存儲器裝置，其中所述用于所述非易失性存儲器單元 陣列的控制和存取的電路包含用于進行以下動作的電路接收指示經(jīng)編程存儲器狀 態(tài)的數(shù)字?jǐn)?shù)據(jù)信號；以及將所述數(shù)字?jǐn)?shù)據(jù)信號轉(zhuǎn)換成指示所述經(jīng)編程存儲器狀態(tài)的 閾值電壓的模擬數(shù)據(jù)信號。
16. 根據(jù)權(quán)利要求13所述的固態(tài)存儲器裝置，其中所述非易失性存儲器單元陣列是以 NAND架構(gòu)進行組織。
17. 根據(jù)權(quán)利要求13所述的固態(tài)存儲器裝置，其中所述用于控制和存取的電路進一步 適合于將第一閾值電壓編程到第一單元，使用第二閾值電壓對大體鄰近所述第一單 元的多個單元進行編程，讀取所述第一單元以確定所述第二閾值電壓對所述第一閾值電壓的影響，以及響應(yīng)于對所述第一閾值電壓的所述影響來產(chǎn)生所述第一單元的 可靠性程度的指示。
18. 根據(jù)權(quán)利要求13所述的固態(tài)存儲器裝置，其中在所述位電平下的所述存儲器區(qū)域 可靠性程度是所述存儲器區(qū)域以所述位電平保持?jǐn)?shù)據(jù)時的第一邏輯指示以及所述 存儲器區(qū)域不能以所述位電平保持?jǐn)?shù)據(jù)時的第二邏輯指示。
全文摘要
在特定實施例中，存儲器裝置接收并傳輸表示兩個或兩個以上位的位模式的模擬數(shù)據(jù)信號，例如以便相對于傳送指示個別位的數(shù)據(jù)信號的裝置促進數(shù)據(jù)傳送速率的增加。將錯誤校正碼(ECC)和元數(shù)據(jù)編程到此類存儲器裝置中包括基于單元的實際錯誤率來以每單元的不同位電平存儲所述ECC和元數(shù)據(jù)。所述ECC和元數(shù)據(jù)可以不同于數(shù)據(jù)區(qū)塊的位電平與所述數(shù)據(jù)區(qū)塊一起存儲。如果存儲所述數(shù)據(jù)區(qū)塊的存儲器區(qū)域并不支持在特定位電平下所述ECC和元數(shù)據(jù)的所要可靠性，那么可以不同位電平將所述ECC和元數(shù)據(jù)存儲在存儲器陣列的其它區(qū)域中。
文檔編號G06F11/10GK101681284SQ200880019843
公開日2010年3月24日 申請日期2008年5月21日 優(yōu)先權(quán)日2007年6月12日
發(fā)明者弗朗姬·魯帕爾瓦爾, 維沙爾·薩林, 榮-盛·赫埃 申請人:美光科技公司