專利名稱：：用于改善可路由架構(gòu)的性能的系統(tǒng)和方法性能的系統(tǒng)和方法
背景技術(shù)：
：數(shù)據(jù)中心環(huán)境產(chǎn)生對計算系統(tǒng)(例如服務(wù)器、刀片服務(wù)器(blade)等)的、提供大量的I/O帶寬的巨大需求。服務(wù)器通常通過支持用于添加多個I/O卡/設(shè)備(也稱為"適配器")的裝置(provision)和/或直接在服務(wù)器內(nèi)結(jié)合嵌入式設(shè)備來提供所需的I/O帶寬需要。嵌入式設(shè)備和/或附加適配器接口通常是但不限于PCIE鄧ress、PCI/PCI-X、以及HyperTransport。適配器表示多種設(shè)備類別，包括存儲器(SCSI、SATA、SAS、RAID、備份等)、網(wǎng)絡(luò)(以太網(wǎng)、ATM)、集群(Infiniband、ServerNet)、多媒體(視頻、音頻)等等。由于可能需要大量的組件引腳，將許多I/O設(shè)備直接連接到計算節(jié)點或其它處理元件常常是不切實際的(例如由于可靠性、成本、以及組件產(chǎn)率(yield))。處理器、芯片組、以及組件供應(yīng)商已經(jīng)通過將各種功能和接口(例如作為計算、存儲器、和1/0接口)劃分成多個設(shè)備來解決這些問題。所述體系結(jié)構(gòu)和劃分方案提供構(gòu)造多個平臺的通用且簡單的方式，所述多個平臺的范圍涵蓋從具有一個或兩個組件的小的簡單系統(tǒng)到具有每個組件的一個或多個實例的大系統(tǒng)。較大系統(tǒng)(例如基于Opteron的系統(tǒng))可以包括多個處理器核/插座、多個芯片組組件、以及許多I/O擴展槽。這些系統(tǒng)被設(shè)計為使CPU-CPU和CPU存儲器帶寬最優(yōu)化。因此，大部分計算節(jié)點(或處理器)的總線/互連專用于連接存儲器、存儲器控制器、和/或其它處理器。根據(jù)系統(tǒng)的復(fù)雜性，一個或多個處理器可以沒有可用的附加接口，或具有可用于連接到I/0子系統(tǒng)(或多計算節(jié)點環(huán)境中的計算網(wǎng)格的其它部分)的非常有限/受限(可能在帶寬方面)的接口。這種情況可能迫使I/O或擴展芯片組("芯片組")為計算節(jié)點內(nèi)的處理元件的"拐角(corner)"或外圍(periphery)。芯片組與處理器/存儲器元件之間的減少/有限的連接性的另一副作用是在協(xié)議轉(zhuǎn)換器(或"芯片組")的任一側(cè)上的帶寬量之間可能存在大的不均等性。例如，系統(tǒng)配置可以具有支持PCIE鄧ress(PCIe)的超過三十二個通道(lane)的芯片組組件，同時到處理器/存儲器接口的芯片組僅具有至多8個通道。代表系統(tǒng)供應(yīng)商的芯片組供應(yīng)商已選擇在芯片組與處理器/存儲器組件之間包括附加接口(例如HyperTransport)。所述附加接口不僅提供附加帶寬，而且提供各種接口(芯片組、協(xié)議等)之間的更好平衡。到芯片組的附加接口的包括可以減少給定設(shè)計所需的芯片組組件的數(shù)目，結(jié)果節(jié)省成本。芯片組可以具對節(jié)點(例如處理器和存儲器組件)的不同"視圖(view)"。如前所述，CPU-CPU和CPU-存儲器互連的優(yōu)化可能不允許芯片組被直接連接到每個節(jié)點。到/來自節(jié)點的芯片組事務(wù)(transaction)必須從一個節(jié)點橫穿到另一節(jié)點，直至到達目的地節(jié)點為止。節(jié)點和/或芯片組之間的每個鏈路表示一個"跳躍(hop)"。從芯片組的角度出發(fā)，計算環(huán)境內(nèi)的不同節(jié)點可以相距不同數(shù)目的跳躍。具有較少跳躍的節(jié)點更"近"，而與芯片組相距較多數(shù)目的跳躍的節(jié)點更"遠"。系統(tǒng)性能直接與活動(active)芯片組(例如I/0)帶寬的量和芯片組到目標節(jié)點的跳躍數(shù)目相關(guān)。芯片組事務(wù)沿著芯片組到目標節(jié)點路徑在每個節(jié)點處被復(fù)制。芯片組事務(wù)從每個本地節(jié)點的可用帶寬(例如存儲器)中消耗帶寬并從而限制該節(jié)點內(nèi)的(多個)處理器及其它設(shè)備的帶寬量。3當芯片組支持到計算節(jié)點環(huán)境中的多個鏈路時，附加芯片組帶寬可用。當前計劃的芯片組體系結(jié)構(gòu)提供上游(計算節(jié)點)接口與下游(計算節(jié)點、架構(gòu)(fabric)、或I/O)接口之間的軟或硬劃分。業(yè)務(wù)(traffic)(DMA、中斷、消息、管理等)被從下游接口附著(pin)到僅一個上游接口。下游接口到單個上游接口的此附著(經(jīng)由軟件和/或硬件配置/跨接(strapping))可能由于特定業(yè)務(wù)在芯片組與目標節(jié)點之間遇到的跳躍數(shù)目而未提供最優(yōu)系統(tǒng)性能。當操作系統(tǒng)調(diào)度程序?qū)⑷蝿?wù)/進程(例如驅(qū)動程序、應(yīng)用程序)從一個節(jié)點移動到計算環(huán)境內(nèi)的另一節(jié)點時，問題非常明顯。根據(jù)芯片組的業(yè)務(wù)分布(profile)(例如跳躍數(shù)目)，這些進程的動態(tài)移動可以改善或阻礙系統(tǒng)性能。圖1是具有可路由(routable)架構(gòu)的示例性處理系統(tǒng)的示意圖。圖la和lb舉例說明示例性地址轉(zhuǎn)換。圖2是示出使用可路由架構(gòu)中的分叉(bifurcated)設(shè)計的改善性能的示例性2S設(shè)計的高級圖示。圖3是示出使用可路由架構(gòu)中的分叉設(shè)計的改善性能的示例性4S設(shè)計的高級圖示。圖4是示出使用可路由架構(gòu)中的分叉設(shè)計的改善性能的示例性8S設(shè)計的高級圖示。圖5是舉例說明用于改善可路由架構(gòu)的性能的示例性操作的流程圖。具體實施例方式在(多個)芯片組設(shè)備內(nèi)提供附加的智能水平以便使用最直接的路徑(例如最少的跳躍數(shù)目)將其業(yè)務(wù)路由到目標節(jié)點是有益的。提供到CPU復(fù)合體(complex)的多個路徑可以減少跳躍的數(shù)目，從而減少或完全消除CPU總線上的數(shù)據(jù)的復(fù)制。示例性實施例增加I/0帶寬連接性并利用所有可用1/0鏈路。對于高帶寬設(shè)備(例如GPU、10GbpsNIC、以及RAID適配器)而言，這是特別期望的。示例性系統(tǒng)圖1是具有可路由架構(gòu)150的示例性處理系統(tǒng)100的示意圖。在示例性實施例中，處理系統(tǒng)100可以包括多個計算節(jié)點IIO和110'。計算節(jié)點IIO可以具有一個或多個CPU核112ab、高速緩存器114ad、和/或(多個)系統(tǒng)請求接口116?？梢蕴峁┛v橫開關(guān)118以經(jīng)由集成存儲器控制器122將CPU核112ab連接到共享存儲器資源120ab。雖然在本文中未指明，但圖1中還示出用于計算節(jié)點110'的類似組件并用"prime(')"符號來指示。當然，如根據(jù)以下說明將輕易地顯而易見的那樣，還可以在處理系統(tǒng)100中提供多于兩個的計算節(jié)點110和110'。每個計算節(jié)點IIO和110'還可以包括到可路由架構(gòu)的一個或多個接口。在示例性實施例中，這些接口可以分別由一個或多個HT接口130和130'組成。通常，HT接口130和130'可以包括電路和程序代碼(例如固件)以便通過可路由架構(gòu)150將多個設(shè)備140af(直接地或經(jīng)由一個或多個適當?shù)幕ミB轉(zhuǎn)換(例如橋接器)設(shè)備)連接到計算節(jié)4點110和110'中的一個或多個。當然，還可以實現(xiàn)其它點到點鏈路且其不限于HT鏈路(在本實施例中HT鏈路僅僅是示例性的)。該設(shè)備可以包括存儲介質(zhì)(例如RAID)、網(wǎng)絡(luò)接口卡(NIC)、多媒體設(shè)備、PCIe卡、嵌入式和非嵌入式設(shè)備、和/或現(xiàn)在已知或后來開發(fā)的其它設(shè)備。設(shè)備140af中的任何設(shè)備可以經(jīng)由芯片組160或160'、通過直接路徑155ae、穿過可路由架構(gòu)150連接到計算節(jié)點110和110'中的任何節(jié)點。雖然所有的設(shè)備140af可以同時連接到單獨的計算節(jié)點110和110'且多個設(shè)備140af可以跨越可路由架構(gòu)而同時連接/通信。在示例性實施例中，連接到可路由架構(gòu)的設(shè)備可以包括一個或多個邏輯和/或物理架構(gòu)接口。單個物理接口可以被劃分成多個邏輯接口，每個提供到可路由架構(gòu)中的唯一"端口"或"路徑"。在示例性實施例中，可以使用HyperTransport鏈路來建立多個路徑155ae。HyperTransport3.0規(guī)范允許將鏈路劃分(例如分叉)成多個獨立的連接。這允許基于HT的設(shè)備具有連接到多個/其它HT設(shè)備的能力。例如，可以將16xHT鏈路分離(split)或劃分(例如分叉)成兩個邏輯8xHT鏈路。也就是說，可以將來自處理器的單個HT端口分成邏輯端口(例如HT0、HT1、HT2等)以提供多個路徑155a和155b。還可以將來自芯片組160'的另一單個HT鏈路分離(例如分叉)成邏輯端口HT0和HT1以提供路徑155c和155d。應(yīng)注意的是在示例性實施方式中每個芯片組160、160'具有兩個獨立的HT鏈路。然而，在其它實施方式中，可以采用分叉鏈路。應(yīng)注意的是根據(jù)帶寬要求，分叉HT鏈路能夠作為兩個8xHT鏈路或作為單個16xHT鏈路操作。雙HT接口使得能夠在圖1所示的2S設(shè)計中將每個芯片組160和160'連接到計算節(jié)點110和110'兩者且在兩個節(jié)點110與110'之間路由業(yè)務(wù)。在4S(參見圖3)和8S(參見圖4)設(shè)計中，分叉(和/或多個HT接口)允許在兩個平臺之間使用相同的I/O子系統(tǒng)。例如，在4S設(shè)計中，每個芯片組組件經(jīng)由獨立的8x鏈路連接到兩個處理器，這允許芯片組是到計算節(jié)點110的連接數(shù)目的兩倍，或者允許多個計算節(jié)點110與110'之間的同時連接。應(yīng)注意的是對于可以包括在可路由架構(gòu)中的路徑的數(shù)目不存在理論極限，且分叉僅僅被示為示例性實施例。路徑的數(shù)目主要受到在可路由架構(gòu)中實現(xiàn)的連接性和對接到可路由架構(gòu)的設(shè)備的限制。還應(yīng)注意的是所述處理系統(tǒng)不限于1S、2S、4S、或8S設(shè)計，而是還可以擴展至其它處理環(huán)境。還應(yīng)注意的是描述分叉和雙HT鏈路僅僅是為了舉例說明可以實現(xiàn)的典型芯片組和處理器體系結(jié)構(gòu)的一個示例。還可以預(yù)期其它實施例以允許芯片組直接連接到2+計算節(jié)點(CPU)。在示例性實施例中，范圍注冊表(registry)170可以被實現(xiàn)為在每個芯片組160和160'的接口堆棧中設(shè)置的物理注冊表以便通過可路由架構(gòu)150中的多個路徑155ae來動態(tài)地引導(dǎo)業(yè)務(wù)。BIOS或軟件可以設(shè)置芯片組路由表。例如，BIOS可以提供到路由表的擴展以便提供CPU/存儲器的"加權(quán)(weighted)"視圖和端點密切聯(lián)系(affinity)。這提供告知OS和軟件對于特定的I/O設(shè)備而言有多少跳躍的機制，從而使得OS和驅(qū)動器能夠基于最直接的路徑使I/0設(shè)備(或計算節(jié)點)業(yè)務(wù)和其它架構(gòu)端點(DRAM存儲器或其它設(shè)備)密切聯(lián)系(affinitize)。另外，范圍注冊表170及相關(guān)邏輯/電路將業(yè)務(wù)(DAM請求、消息等)從設(shè)備端口BlBn引導(dǎo)到架構(gòu)互連端口155中的一個或多個。范圍注冊表引導(dǎo)業(yè)務(wù)以便使業(yè)務(wù)的路徑最優(yōu)化(通過使跳躍數(shù)目最小化)。在示例性實施例中，每個路由表條目包括定義物理基地址的描述符、物理地址極限(或孔徑尺寸)、以及包括讀、寫、預(yù)取、和寫置入的可配置訪問參數(shù)。每個路由表條目還可以包含將描述符關(guān)聯(lián)/連結(jié)于特定的上游端口的配置機制。每個描述符可以被路由到一個上游端口(而不是兩個)。多個描述符可以用來允許在兩個上游端口之間映射多個地址范圍。當發(fā)生總線主控器(DMA)請求時，路由代理180在必要時首先執(zhí)行虛擬到物理地址轉(zhuǎn)換。在示例性實施例中，路由代理可以是I/0存儲器映射單元(IO匪U)。路由代理(IO匪U)負責虛擬到物理地址轉(zhuǎn)換和/或安全/認證任務(wù)。在可能需要多次轉(zhuǎn)換以確定最終物理地址的情況下，路由代理還可以執(zhí)行虛擬到虛擬地址轉(zhuǎn)換。在任何情況下，隨后將所轉(zhuǎn)換(如果需要)地址與路由表條目相比較以確定應(yīng)經(jīng)由縱橫開關(guān)185將循環(huán)(cycle)轉(zhuǎn)送到哪個上游端口。該上游端口隨后將事務(wù)轉(zhuǎn)送到可路由架構(gòu)互連155。參照圖la和lb可以更好地理解地址轉(zhuǎn)換。圖la示出從每個計算節(jié)點的角度出發(fā)的示例性物理存儲器映射。在本示例中，存儲器映射(memorymap)190對應(yīng)于計算節(jié)點1且存儲器映射192對應(yīng)于計算節(jié)點2(雖然可以存在任何數(shù)目的計算節(jié)點)。計算節(jié)點1不能在沒有某種地址轉(zhuǎn)換的情況下直接訪問計算節(jié)點2的存儲器/資源。計算節(jié)點1具有直接訪問計算機點2處的存儲器(在可尋址空間的頂部示出)的能力，但是需要某種形式的地址轉(zhuǎn)換以便向下重新映射到計算節(jié)點2處的物理范圍(例如可用DRAM)內(nèi)。圖lb示出具有兩個節(jié)點的示例性系統(tǒng)體系結(jié)構(gòu)(如圖1所示)，每個計算節(jié)點具有其自己的本地存儲器和系統(tǒng)資源視圖(如圖la所示)。開關(guān)195ab(例如HT橋接器/開關(guān)、PCIe、或其它架構(gòu)互連)充當架構(gòu)互連。所述架構(gòu)互連提供地址轉(zhuǎn)換服務(wù)(如果需要)并將業(yè)務(wù)引導(dǎo)到架構(gòu)內(nèi)的適當端口或路徑。在圖lb所示的示例中，箭頭和文字舉例說明在各種階段可能發(fā)生什么類型的地址轉(zhuǎn)換。在本示例中，僅詳細描述設(shè)備170(例如存儲器和/或網(wǎng)絡(luò)控制器)對目標計算節(jié)點的訪問。在繼續(xù)之前，應(yīng)注意的是如剛剛描述的那樣，通過可路由架構(gòu)150中的多個路徑155ae來動態(tài)引導(dǎo)業(yè)務(wù)是出于舉例說明的目的且并不意圖具有限制性。另外，還可以提供其它功能組件且其不限于本文所示和所述的那些。還應(yīng)注意的是本文所述的示例性實施例特別適合于在PCI配置空間內(nèi)使用。可以經(jīng)由標準PCI配置循環(huán)(configurationcycle)、存儲器映射循環(huán)(memory-m即pedcycle)、或其它類型的消息或管理協(xié)議來訪問配置空間。每個上游鏈路(例如HT0和HT1)連接到一個或多個處理器(例如計算節(jié)點)上的唯一端口。通過公共體系結(jié)構(gòu)實施方式(例如基于PCI的系統(tǒng))，每個1/0鏈路包含其自己的唯一PCI總線號集合?？梢詫⒓稍O(shè)備(例如PCIE鄧ress橋接器、P2P橋接器、嵌入式設(shè)備)配置("附著")到任一端口但不是兩個端口(以便符合通用軟件設(shè)備發(fā)現(xiàn)算法)。各個設(shè)備必須僅僅出現(xiàn)在PCI配置空間中一次(除非包括軟件/硬件以處理將被一個或多個架構(gòu)連接設(shè)備發(fā)現(xiàn)多次的設(shè)備)。應(yīng)注意的是每個CPU可以具有唯一的PCI配置路由表以使PCI配置循環(huán)到芯片組的路由最優(yōu)化。這允許用于配置循環(huán)的多個入口點(例如，根據(jù)哪個設(shè)備發(fā)起/轉(zhuǎn)送配置循環(huán)，到總線60xYY的PCI配置循環(huán)可以從任一可路由架構(gòu)端口進入設(shè)備)，并提供發(fā)起者與目標設(shè)備之間的最直接(例如最短)路由路徑。另外，應(yīng)注意的是本文所述的示例性實施例允許整個I/0在所有產(chǎn)品號碼(或SKU)中可用。在4S和8S設(shè)計中，分叉使得能夠在兩個平臺之間使用相同的1/0子系統(tǒng)。例如，可以將4S系統(tǒng)配置為2S或4S(每個芯片組組件經(jīng)由唯一的8x鏈路連接到兩個處理器，使得能夠?qū)崿F(xiàn)2S或4S配置中的完全I/O連接性)。8S系統(tǒng)可以被配置為4S或8S(前四個處理器通過8x鏈路鉤(hook)到四個芯片組組件，而其余的4個處理器經(jīng)由8x鏈路鉤到相同的芯片組組件)。本文所述的示例性實施例還使得能夠?qū)崿F(xiàn)1/0(芯片組)與系統(tǒng)存儲器之間的較高并發(fā)性(即存在更多的活動HT鏈路)?？梢栽诓槐靥砑有酒M組件的情況下在系統(tǒng)內(nèi)利用所有的鏈路。此外，如果可路由架構(gòu)內(nèi)的設(shè)備(例如芯片組)將業(yè)務(wù)引導(dǎo)到最近和/或最佳端口，則可以減少數(shù)據(jù)在1/0(數(shù)據(jù)組)與系統(tǒng)存儲器2S設(shè)計之間進行的"跳躍"的平均數(shù)目。例如，在2S設(shè)計中跳躍的平均數(shù)據(jù)從1.5變?yōu)?.0(改善33%)。在4S設(shè)計中跳躍的平均數(shù)目從1.75變?yōu)?.5(改善14%)。而且，如參照圖24所示的圖示將更好地理解的那樣，在8S設(shè)計中，跳躍的平均數(shù)目從1.875變?yōu)?.75(改善6.7%)。圖2是示出使用可路由架構(gòu)中的分叉設(shè)計的改善性能的示例性2S設(shè)計的高級圖示。在傳統(tǒng)2S互連200中，所有的I/O均經(jīng)由16xHT鏈路連接到CPU1。CPU插座2的縱橫能力(crossbarcapability)未被完全實現(xiàn)，且要到達任何一個CPU處的存儲器資源需要從芯片組開始的平均1.5個跳躍。然而，在分叉2S設(shè)計250中，每個處理器經(jīng)由8xHT鏈路連接到芯片組。在1S和2S配置二者中，所有的1/0均可用，且I/0跨所有縱橫是平衡的。因此，要到達任一CPU處的存儲器資源，需要平均1.0個跳躍，與傳統(tǒng)的2S互連200相比引起33%的跳躍數(shù)目減少。圖3是示出使用可路由架構(gòu)中的分叉設(shè)計的改善性能的示例性4S設(shè)計的高級圖示。在傳統(tǒng)4S互連300中，所有的I/O均經(jīng)由16xHT鏈路連接到CPU1且所有CPU經(jīng)由16xHT鏈路互連。要到達任何一個CPU處的存儲器資源需要從芯片組開始的平均1.75個跳躍。然而，在分叉4S設(shè)計350中，每個處理器經(jīng)由8xHT鏈路連接到芯片組，且所有CPU經(jīng)由16xHT鏈路互連。在2S和4S配置二者中，所有的I/0均可用，且I/0跨所有縱橫是平衡的。因此，要到達任一CPU處的存儲器資源，需要平均1.5個跳躍，與傳統(tǒng)的4S互連300相比引起14%的跳躍數(shù)目減少。圖4是示出使用可路由架構(gòu)中的分叉設(shè)計的改善性能的示例性8S設(shè)計的高級圖示。在傳統(tǒng)8S互連400中，所有I/O經(jīng)由8xHT鏈路連接到CPU1，且所有CPU經(jīng)由8xHT鏈路互連。然而，與傳統(tǒng)的4S設(shè)計相比，只有50X的HT帶寬可用于I/O。也就是說，存在四個未使用的HT鏈路(CPU5CPU8)。要到達任一CPU處的存儲器資源，需要從芯片組開始的平均1.875個跳躍。然而，在分叉8S設(shè)計450中，每個處理器經(jīng)由8xHT鏈路連接到芯片組，且所有CPU經(jīng)由8xHT鏈路互連。在4S和8S配置二者中，所有的I/O子系統(tǒng)均可用，且所有HT鏈路均被使用(即存在到I/O的8個鏈路)。因此，要到達任一CPU處的存儲器資源，需要平均1.75個跳躍，與傳統(tǒng)的8S互連400相比引起6.7%的跳躍數(shù)目減少。應(yīng)注意的是上文所討論的示例性系統(tǒng)是出于圖示的目的而提供的。還可以預(yù)期其它實施方式。示例性操作圖5是舉例說明用于改善可路由架構(gòu)的性能的示例性操作的流程圖。操作500可以被體現(xiàn)為一個或多個計算機可讀介質(zhì)上的邏輯和/或邏輯指令。當被執(zhí)行時，所述邏輯指令促使一個或多個設(shè)備被編程以便實現(xiàn)所述的操作。在示例性實施例中，可以使用圖中所描繪的組件和連接來改善可路由架構(gòu)的性能。在操作510中，從連接到計算復(fù)合體的多個設(shè)備中的任何設(shè)備接收數(shù)據(jù)分組(諸如但不限于DAM請求、管理、配置、中斷、以及消息)。所述計算復(fù)合體可以包含處理器、芯片組、存儲器、可路由架構(gòu)接口、和/或設(shè)備的任何組合。在操作520中，基于存儲在多個范圍寄存器中的數(shù)據(jù)為通過可路由架構(gòu)的數(shù)據(jù)分組識別可用路徑。例如，可以實現(xiàn)范圍寄存器(rangeregister)或虛擬化代理(例如IO匪U)以轉(zhuǎn)換數(shù)據(jù)分組的地址以便識別通過可路由架構(gòu)的最高效和/或直接的路徑。在操作530中，數(shù)據(jù)分組被動態(tài)地引導(dǎo)到計算復(fù)合體中的多個計算節(jié)點中的任何節(jié)點。將數(shù)據(jù)分組動態(tài)地引導(dǎo)到計算復(fù)合體中的多個計算節(jié)點中的任何節(jié)點減少CPU-CPU或CPU-I/0跳躍的數(shù)目。將數(shù)據(jù)分組動態(tài)地引導(dǎo)到計算復(fù)合體中的多個計算節(jié)點中的任何節(jié)點還減少CPU總線上的數(shù)據(jù)復(fù)制。這還允許架構(gòu)的可伸縮性/可擴充性/可擴展性以包括多個計算節(jié)點。提供本文所示和所述的操作是為了舉例說明用于改善可路由架構(gòu)的性能的示例性實施例。應(yīng)注意的是所述操作不限于所示和所述的順序。另外，還可以實現(xiàn)其它操作。舉例來說，操作可以實現(xiàn)物理到虛擬、物理到物理、和/或虛擬到虛擬地址轉(zhuǎn)換(例如基于存儲在范圍寄存器和/或諸如IO匪U等虛擬化代理中的數(shù)據(jù))?？梢杂梢粋€或多個I/0存儲器管理單元(IO匪U)利用IO匪U條目來處理所述轉(zhuǎn)換特征。由IO匪U來執(zhí)行初始轉(zhuǎn)換服務(wù)和訪問權(quán)限(例如安全)。所轉(zhuǎn)換地址(虛擬到物理或虛擬到虛擬)基于所產(chǎn)生的所轉(zhuǎn)換地址而被發(fā)送到適當?shù)?架構(gòu)端口"。除本文明確地闡述的特定實施例之外，鑒于本文公開的說明書，其它方面和實施方式對于本領(lǐng)域的技術(shù)人員來說將是顯而易見的。意圖在于在以下權(quán)利要求的真實精神和范圍的情況下，本說明書和舉例說明的實施方式僅僅被視為示例。8權(quán)利要求一種系統(tǒng)，包括(100)多個計算節(jié)點(110)；可路由架構(gòu)(150)；以及多個芯片組(160)，被所述可路由架構(gòu)連接到所述多個計算節(jié)點(110)，芯片組(160)具有范圍寄存器，該范圍寄存器通過可路由架構(gòu)(150)動態(tài)地將業(yè)務(wù)從任何設(shè)備引導(dǎo)到所述多個計算節(jié)點(110)中的任何節(jié)點。2.權(quán)利要求1的系統(tǒng)(100)，還包括至少一個表格和邏輯，用以轉(zhuǎn)換物理地址以便通過可路由架構(gòu)(150)將業(yè)務(wù)從任何設(shè)備引導(dǎo)到所述多個計算節(jié)點(110)中的任何節(jié)點。3.權(quán)利要求1的系統(tǒng)(100)，還包括至少一個表格和邏輯，用以轉(zhuǎn)換虛擬地址以便通過可路由架構(gòu)(150)將業(yè)務(wù)從任何設(shè)備引導(dǎo)到所述多個計算節(jié)點(110)中的任何節(jié)點。4.權(quán)利要求l的系統(tǒng)(IOO)，其中，所述可路由架構(gòu)(150)包括以下各項中的至少一個點到點鏈路鏈路、HT鏈路、分離式HT鏈路、以及分叉的分離式HT鏈路。5.權(quán)利要求1的系統(tǒng)(IOO)，其中，所述多個芯片組(160)包括橋接器，且該橋接器包括以下各項中的至少一個PCI控制器、PCIe控制器、存儲控制器、視頻控制器、音頻控制器、I/0存儲器管理單元(IOMMU)和網(wǎng)絡(luò)接口控制器。6.權(quán)利要求l的系統(tǒng)(IOO)，其中，所述多個芯片組(160)包括端點設(shè)備，且該端點設(shè)備包括以下各項中的至少一個附加適配器或嵌入式組件、存儲介質(zhì)、網(wǎng)絡(luò)控制器、存儲設(shè)備、視頻設(shè)備、以及音頻設(shè)備。7.—種用于改善可路由架構(gòu)的性能的方法(500)，包括從連接到計算復(fù)合體的多個設(shè)備中的任何設(shè)備接收(510)數(shù)據(jù)分組；基于存儲在多個范圍寄存器中的數(shù)據(jù)來識別(520)用于通過可路由架構(gòu)(150)的數(shù)據(jù)分組的可用路徑；以及動態(tài)地(530)將所述數(shù)據(jù)分組引導(dǎo)到所述計算復(fù)合體中的多個計算節(jié)點(110)中的任何節(jié)點。8.權(quán)利要求7的方法(500)，其中，動態(tài)地將所述數(shù)據(jù)分組引導(dǎo)到所述計算復(fù)合體中的多個計算節(jié)點(110)中的任何節(jié)點減少了CPU-CPU或CPU-I/0跳躍的數(shù)目。9.權(quán)利要求7的方法(500)，其中，減少CPU-CPU或CPU-I/O跳躍的數(shù)目減少CPU總線上的數(shù)據(jù)復(fù)制。10.權(quán)利要求7的方法(500)，其中，所述可路由架構(gòu)(150)包括分離式點到點鏈路、點到點鏈路、或分離式點到點分叉HT鏈路。全文摘要本發(fā)明公開了用于改善可路由架構(gòu)的性能的系統(tǒng)和方法。在示例性實施例中，系統(tǒng)可以包括多個計算節(jié)點、可路由架構(gòu)、以及通過所述可路由架構(gòu)連接到所述多個計算節(jié)點的多個芯片組。所述芯片組具有通過可路由架構(gòu)動態(tài)地將業(yè)務(wù)從任何設(shè)備引導(dǎo)到所述多個計算節(jié)點中的任何節(jié)點的范圍寄存器。文檔編號G06F15/16GK101765838SQ200880100415公開日2010年6月30日申請日期2008年5月27日優(yōu)先權(quán)日2007年7月25日發(fā)明者B·T·普爾塞爾,M·K·貝內(nèi)迪特申請人:惠普開發(fā)有限公司