專利名稱：在伴隨芯片與微控制器之間的通信方法和接口的制作方法
在伴隨芯片與微控制器之間的通信方法和接口
當(dāng)前技術(shù) 本發(fā)明涉及在伴隨芯片(Begleit-Chip)與微控制器之間的通信。伴隨芯片在下 面也被稱為同伴芯片。 在汽車的發(fā)動(dòng)機(jī)控制中，為了實(shí)現(xiàn)比如噴射功能，在處理器核PCP(Peripheral Control Processor,外圍控制處理器)與外圍部件之間僅僅交換關(guān)于噴射啟動(dòng)和角度的信 息，也即應(yīng)當(dāng)何時(shí)噴射。其余的在與PCP無(wú)關(guān)的一個(gè)循環(huán)中被解決。根據(jù)發(fā)動(dòng)機(jī)的轉(zhuǎn)速和 位置來(lái)計(jì)算噴射的持續(xù)時(shí)間和量。

圖1示出了已知的用于噴射功能的調(diào)節(jié)回路，其具有用于控制型號(hào)CY371以 及CY372噴射IC IC-I (Integrated Circuit-Injection,集成噴射電路)的TriCore 控制器。在噴射之前的短時(shí)間內(nèi)測(cè)量軌壓(Raildruck)，從而能夠盡可能精確地進(jìn)行噴 射。在一個(gè)第一步驟S1(步驟1)中，該軌壓直接通過(guò)模擬/數(shù)字轉(zhuǎn)換器ADC(Analog/ Digital-Controller，模擬/數(shù)字控制器)而被讀入，并在另一第二步驟S2 (步驟2)中被提 供給該P(yáng)CP以計(jì)算噴射參數(shù)。該P(yáng)CP在一個(gè)第三步驟S3 (步驟3)中把所計(jì)算的參數(shù)通過(guò)接 口組合SSC(Serial Synchron Controller,串行同步控制器)和SPI (Serial Peripheral Interface controller,串行外圍接口控制器)傳輸?shù)皆搰娚銲C。在一個(gè)第四步驟S4(步 驟4)中，計(jì)時(shí)器或定時(shí)器GPTA(General Purpose Timer Array,通用定時(shí)器陣列)通過(guò)所 分配的組Bl和B2(Bank 1和2)來(lái)開(kāi)始或停止在汽缸Cl…C3以及C4…C6 (汽缸l…6)中 的噴射。關(guān)于轉(zhuǎn)速檢測(cè)形成一個(gè)類似的調(diào)節(jié)回路。 然而在TriCoreTM控制器與CY37x之間SPI接口的帶寬越來(lái)越是個(gè)問(wèn)題。目前在
突發(fā)模式中傳輸2M波特的數(shù)據(jù)。電容效應(yīng)可能是把SPI接口的吞吐量限制為2M波特的一
個(gè)因素。因?yàn)樵摽刂破鞅仨毞?wù)于直至七個(gè)從裝置，所以在導(dǎo)線中邊緣斜坡的時(shí)間非常長(zhǎng)。
這種限制也可能出現(xiàn)在控制器中太弱的驅(qū)動(dòng)器上。但該限制也可以出現(xiàn)在軟件上。 該問(wèn)題也已體現(xiàn)在伴隨處理器與微控制器之間的通信上，它們的快速的耦合是尤
其有意義的。 本發(fā)明的公開(kāi) 本發(fā)明的任務(wù)是，在伴隨芯片和微控制器之間提供一種簡(jiǎn)單而造價(jià)合理的接口 ， 該接口同時(shí)允許提高數(shù)據(jù)傳輸速率。 該任務(wù)首先通過(guò)一種在伴隨芯片與微控制器之間的通信方法而得到解決，其中 傳輸具有第一數(shù)據(jù)組和第二數(shù)據(jù)組的通信協(xié)議，該第一數(shù)據(jù)組用于直接地、非實(shí)時(shí)關(guān)鍵地 (nicht echtzeitkritischen)訪問(wèn)該芯片，并基于該第二數(shù)據(jù)組來(lái)進(jìn)行對(duì)該芯片的實(shí)時(shí)關(guān) 鍵的訪問(wèn)，其中這些數(shù)據(jù)組具有相應(yīng)的操作碼，在該第二數(shù)據(jù)組中操作碼的長(zhǎng)度比該第一 數(shù)據(jù)組中的短，并且能夠通過(guò)操作碼的位模式來(lái)識(shí)別相應(yīng)的數(shù)據(jù)組。 本發(fā)明方法的重點(diǎn)在于，通過(guò)該通信協(xié)議除了實(shí)現(xiàn)對(duì)該伴隨芯片的直接的簡(jiǎn)單訪 問(wèn)和突發(fā)訪問(wèn)之外，還可以實(shí)現(xiàn)速度優(yōu)化的訪問(wèn)。該方法能夠?qū)崿F(xiàn)使用同步或異步串行接 口來(lái)傳輸數(shù)據(jù)。與更快的并行接口相比，在此需要明顯少的PIN，這可以節(jié)省空間、也即更簡(jiǎn) 單地來(lái)實(shí)現(xiàn)，并從而還是造價(jià)更合理的。根據(jù)其他的速度要求，該方法不僅能夠以硬件、而且還能以軟件來(lái)實(shí)施。 本發(fā)明方法的優(yōu)選改進(jìn)在從屬權(quán)利要求2至4中給出。 那么在一個(gè)有利的實(shí)施方案中規(guī)定，該操作碼的位模式包含有關(guān)于以下內(nèi)容的說(shuō) 明即該第一數(shù)據(jù)組是被用于簡(jiǎn)單地訪問(wèn)、還是用于突發(fā)訪問(wèn)(Burst-Zugriff)該伴隨芯 片。通過(guò)附加的突發(fā)模式，從而也可以對(duì)數(shù)據(jù)進(jìn)行加速的直接訪問(wèn)。 該操作碼的位模式優(yōu)選地包含有關(guān)于以下內(nèi)容的說(shuō)明即是否對(duì)該芯片的模塊或 FIFO實(shí)施直接的訪問(wèn)。從而能夠明確地尋址伴隨芯片的特定模塊。 另外，如果該操作碼的位模式包含有如下說(shuō)明該說(shuō)明標(biāo)識(shí)了異步讀訪問(wèn)的結(jié)果， 并且通過(guò)該說(shuō)明可以識(shí)別該訪問(wèn)，那么這是優(yōu)選的。從而比如就可以對(duì)該伴隨芯片對(duì)于微 控制器的并行讀詢問(wèn)的應(yīng)答進(jìn)行管理和分配。 前述的方法可以嵌入到計(jì)算機(jī)程序中，該計(jì)算機(jī)程序可以加載到數(shù)字計(jì)算機(jī)系統(tǒng) 的內(nèi)存中。如果該計(jì)算機(jī)程序在該計(jì)算機(jī)系統(tǒng)上運(yùn)行，那么該程序在此包含有用于實(shí)施該 方法的軟件代碼部分。該方法的軟件實(shí)現(xiàn)尤其允許使用標(biāo)準(zhǔn)化的微控制器來(lái)進(jìn)行實(shí)施。
該方法也可以被構(gòu)造為包含計(jì)算機(jī)可讀介質(zhì)的計(jì)算機(jī)程序產(chǎn)品，其中該介質(zhì)包含 有可以通過(guò)計(jì)算機(jī)來(lái)執(zhí)行的程序指令，并且該程序指令中包含有前述的計(jì)算機(jī)程序。從而 該方法可以尤其簡(jiǎn)單地轉(zhuǎn)移到其他計(jì)算機(jī)系統(tǒng)上。 前述的任務(wù)還通過(guò)一種在伴隨芯片與微控制器之間的通信接口而得到解決，其中 該通信接口被構(gòu)造用于實(shí)施該通信方法。 根據(jù)快速的訪問(wèn)方法，本發(fā)明的通信接口的重點(diǎn)是其相對(duì)于廣泛標(biāo)準(zhǔn)的開(kāi)放性。 從而可以考慮把大量可能的微控制器用于控制設(shè)備中?；旧显诖舜嬖趦煞N選擇接口的可 能。 第一種可能是，實(shí)施具有數(shù)據(jù)信號(hào)、地址信號(hào)和控制信號(hào)的并行接口。這種接口所 具有的優(yōu)點(diǎn)是，在微控制器與伴隨芯片之間可以獲得高的數(shù)據(jù)傳輸速率。但其缺點(diǎn)是，并行 的接口需要很多管腳。那么TriCoreTM控制器的EBU(External Broadcasting Unit，外部 廣播單元)比如具有四十個(gè)管腳以用于連接外部的外圍部件。那么此外僅還能夠考慮具有 外部并行接口的微控制器。但將來(lái)的微處理器將僅僅具有至閃存的點(diǎn)到點(diǎn)連接，并且在該 總線上不支持其他的用戶。 用于連接伴隨芯片的第二種可能是，使用串行接口 。該接口所具有的優(yōu)點(diǎn)是，它非 常普遍，并且實(shí)際的每個(gè)微處理器擁有一個(gè)或多個(gè)同步和異步串行接口。該接口的缺點(diǎn)在 于其有限的帶寬、錯(cuò)誤的詢問(wèn)優(yōu)先級(jí)，并且可能出現(xiàn)EMV(電磁兼容)問(wèn)題。
本發(fā)明的通信接口的優(yōu)選改進(jìn)參見(jiàn)從屬權(quán)利要求8至11。 在一個(gè)有利的實(shí)施方案中，規(guī)定該通信接口被構(gòu)造用于同步串行數(shù)據(jù)傳輸。從而 微控制器的選擇不受該伴隨芯片的接口的限制，并且使整個(gè)系統(tǒng)保持為低的造價(jià)。上述的 串行接口的缺點(diǎn)通過(guò)本發(fā)明方法的實(shí)施而消除。因此在該串行接口上設(shè)置合適的協(xié)議，并 在該伴隨芯片中實(shí)現(xiàn)了該協(xié)議的相應(yīng)硬件支持。但原則上該協(xié)議也可以作為軟件在該伴隨 芯片中來(lái)實(shí)現(xiàn)。如果該接口被構(gòu)造用于防止除實(shí)時(shí)關(guān)鍵的訪問(wèn)之外的其他訪問(wèn)，那么為了 支持優(yōu)化訪問(wèn)，在這兩種情況中這都是有利的。 優(yōu)選地該接口被構(gòu)造用于使該微控制器直接地訪問(wèn)該伴隨芯片的存儲(chǔ)器。由此比 如可以避免在該微控制器與伴隨芯片之間的數(shù)據(jù)再現(xiàn)，其中所述的數(shù)據(jù)再現(xiàn)會(huì)需要提高連
4接帶寬。 另外優(yōu)選的是，該接口被構(gòu)造用于在最高5iis至10i!s的時(shí)間段內(nèi)傳輸數(shù)據(jù)。 該時(shí)間段表示期間傳輸數(shù)據(jù)的持續(xù)時(shí)間，其中對(duì)應(yīng)于5ns的周期持續(xù)時(shí)間，傳輸速率約為 20MHz。如前所述，對(duì)于在微控制器與伴隨芯片之間的通信應(yīng)使用串行接口，因?yàn)橛纱诉x擇 控制器的自由度提高。以所述的帶寬，這種接口能夠滿足用于數(shù)據(jù)傳輸?shù)难舆t時(shí)間，以進(jìn)行 軌壓的測(cè)量和調(diào)節(jié)。 前述任務(wù)還通過(guò)一種伴隨芯片而得到解決，其中設(shè)置有硬件解釋器模塊，以處理 根據(jù)本發(fā)明的通信協(xié)議。 根據(jù)本發(fā)明的伴隨芯片的一個(gè)重點(diǎn)在于，能夠進(jìn)行快速的協(xié)議變換，而不會(huì)由于
實(shí)施的方式而產(chǎn)生與可使用的微控制器有關(guān)的限制。 本發(fā)明的伴隨芯片的有利改進(jìn)參見(jiàn)從屬權(quán)利要求13和14。 那么在一個(gè)有利的實(shí)施方案中規(guī)定，該硬件解釋器模塊被構(gòu)造用于改變?cè)摰诙?shù) 據(jù)組的操作碼。由此可以在微控制器與伴隨芯片之間利用較短的操作碼來(lái)實(shí)施實(shí)時(shí)關(guān)鍵的 通信，其中該操作碼首先在伴隨芯片中再次被變換。 在此如果該伴隨芯片具有處理轉(zhuǎn)速數(shù)據(jù)、噴射數(shù)據(jù)和/或點(diǎn)火數(shù)據(jù)的功能，以有 效地支持該微控制器的控制任務(wù)，那么這是優(yōu)選的。 該微控制器優(yōu)選地被構(gòu)造有軟件解釋器模塊，以實(shí)施根據(jù)本發(fā)明的方法，使得允
許它與本發(fā)明的伴隨芯片相匹配。 附圖的簡(jiǎn)述 在下文中借助一個(gè)實(shí)施例來(lái)詳細(xì)解釋本發(fā)明的通信方法和伴隨芯片。相同的或作 用相同的部分用相同的參考符號(hào)來(lái)設(shè)置。其中 圖l示出了已公開(kāi)的用于噴射功能的調(diào)節(jié)回路，其具有TriCoreTM控制器以用于控 制型號(hào)為CY371及CY372的噴射IC ; 圖2A示出了一種在伴隨芯片與微控制器之間的所期望的調(diào)節(jié)，其中把噴射持續(xù) 時(shí)間與實(shí)際的軌壓相匹配。 圖2B示出了所期望的、圖2A的調(diào)節(jié)的大致時(shí)間特性； 圖4A示出了根據(jù)本發(fā)明用于直接簡(jiǎn)單地訪問(wèn)該伴隨芯片的操作碼的編碼；
圖4B示出了根據(jù)本發(fā)明用于直接突發(fā)訪問(wèn)該伴隨芯片的操作碼的編碼；
圖5示出了根據(jù)本發(fā)明用于直接突發(fā)訪問(wèn)伴隨芯片的FIFO的操作碼的編碼；
圖6示出了在實(shí)時(shí)關(guān)鍵地訪問(wèn)該伴隨芯片時(shí)根據(jù)本發(fā)明的操作碼的地址轉(zhuǎn)換 (Adressumsetzung); 圖7示出了在比如微控制器和伴隨芯片的同步串行通信的基本原理； 圖8示出了根據(jù)本發(fā)明37. 2M波特的同步串行數(shù)據(jù)傳輸?shù)臄?shù)據(jù)字?jǐn)?shù)量上的延遲時(shí)
間，以及 圖9示出了用于表明其硬件構(gòu)架的本發(fā)明的伴隨芯片CC的示意性圖示。
本發(fā)明的實(shí)施方案 圖i示出了已公開(kāi)的用于噴射功能的調(diào)節(jié)回路，其具有用于控制型號(hào)為CY371及 CY372的噴射IC IC-I (Integrated Circuit-Injection集成電路噴射)的TriCoreTM控制 器，如前文已經(jīng)描述的。在TriCoreTM控制器和CY37x之間的SPI接口的帶寬在此證實(shí)是有問(wèn)題的。該問(wèn)題也已出現(xiàn)在伴隨芯片與微控制器之間的通信中。 因此，在詳細(xì)闡述本發(fā)明接口的實(shí)施之前，下面應(yīng)該首先出于功能轉(zhuǎn)速和噴射的 觀點(diǎn)來(lái)闡明對(duì)微控制器與伴隨芯片之間的通信接口的要求。 在轉(zhuǎn)速檢測(cè)時(shí)，在60齒和10000U/分的情況下每齒具有100 y s，其中定時(shí)器的時(shí) 基必須被重新置位。在最差情況下該時(shí)間縮短為25iis。這在具有使用具有直至147齒的 齒輪的情況下的特定要求的范圍中。在此必須傳輸數(shù)據(jù)16比特的齒計(jì)數(shù)器值、16比特的 索引、24比特的時(shí)間標(biāo)記和24比特的角度標(biāo)記。這些數(shù)據(jù)現(xiàn)在利用3次32比特被傳輸至 伴隨芯片?？梢杂?0比特來(lái)優(yōu)化傳輸。這種傳輸是必要的，因?yàn)檗D(zhuǎn)速軟件需要非常多的應(yīng) 用數(shù)據(jù)。在此轉(zhuǎn)速功能的通信主要是從伴隨芯片到微控制器來(lái)進(jìn)行。通過(guò)把轉(zhuǎn)速功能轉(zhuǎn)移 到伴隨芯片中，在最高轉(zhuǎn)速的情況下可以節(jié)省5-6%的計(jì)算功率。 在噴射控制時(shí)必須在兩個(gè)方向上進(jìn)行通信。原因是應(yīng)用數(shù)據(jù)位于微控制器的(閃 存)存儲(chǔ)器中?，F(xiàn)在這些數(shù)據(jù)的一些部分已經(jīng)能夠位于該P(yáng)CP附近，但這也帶來(lái)問(wèn)題。為 了提高可靠性，在微控制器與伴隨芯片之間的通信協(xié)議中的驗(yàn)證機(jī)制是有利的。奇偶校驗(yàn) 將是足夠的，因?yàn)橐部赡苁娚?。?duì)于噴射功能，對(duì)微控制器與伴隨芯片之間的通信接口 提出以下的要求。 必須再現(xiàn)(gespiegelt)2. 5KB RAM的數(shù)據(jù)，或者必須能夠通過(guò)該通信接口來(lái)干預(yù) 伴隨芯片的存儲(chǔ)器。由于帶寬有限，該微控制器應(yīng)能夠訪問(wèn)該伴隨芯片的存儲(chǔ)器區(qū)域。
噴射持續(xù)時(shí)間取決于軌壓的測(cè)量，這需要滿足嚴(yán)格的實(shí)時(shí)要求。數(shù)據(jù)傳輸?shù)臅r(shí)間 處于5ii s禾P 10i! s之間。剩余的時(shí)間需要用于調(diào)節(jié)算法的計(jì)算。 在5000轉(zhuǎn)時(shí)，四個(gè)汽缸和三次噴射產(chǎn)生了 0. 8M比特/秒的BIP (Begin of Injection Point,噴射開(kāi)始點(diǎn))數(shù)據(jù)速率。BIP識(shí)別的持續(xù)時(shí)間為30-60 y s。以后還應(yīng)找 到EIP(End of Injection Point,噴射結(jié)束點(diǎn))，由此該值被加倍。 圖2A示出了在伴隨芯片CC (Companion-chip)與微控制器MC (Microcontroller) 之間所期望的一種調(diào)節(jié)，其中噴射持續(xù)時(shí)間AD(Activation Duration,激活持續(xù)時(shí)間)與 實(shí)際的軌壓ADC-P(Analog/Digital Controller-Pressure,模/數(shù)控制器-壓力)相匹配。 首先通過(guò)在該伴隨芯片CC中的時(shí)間發(fā)生器GPRA的角度鐘(Winkeluhr)來(lái)觸發(fā)測(cè)量值記錄 ADC-S (Analog/Digital Controller-Sampling,模/數(shù)控制器-采樣)，這通過(guò)黑色的閃電 來(lái)表示。如果測(cè)量ADC-S結(jié)束，那么該ADC就在該微控制器MC上觸發(fā)一個(gè)動(dòng)態(tài)中斷，這通過(guò) 一個(gè)白色的閃電來(lái)表示。從而32比特的數(shù)據(jù)在約5ii s至lOi! s內(nèi)從該伴隨芯片CC傳輸 到該微控制器MC。然后在該控制器MC上作為燃料量要求Q (Quantity,數(shù)量)和軌壓ADC-P 的函數(shù)f (function)來(lái)計(jì)算噴射持續(xù)時(shí)間AD。該結(jié)果作為2次64比特的數(shù)據(jù)在約5 y s至 10 s內(nèi)從該控制器MC返回傳輸至該伴隨芯片CC，最后該伴隨芯片在持續(xù)時(shí)間AD上進(jìn)行 發(fā)動(dòng)機(jī)噴油閥的控制。 圖2B示出了根據(jù)圖2A的調(diào)節(jié)的大致時(shí)間特性。在此記錄了在時(shí)間t (time,時(shí)間) 上的軌壓ADC-P。在黑色閃電時(shí)間點(diǎn)處記錄測(cè)量ADC-S與開(kāi)始控制閥門之間在此為400 ii s。 在該時(shí)間內(nèi)，自白色閃電的時(shí)間點(diǎn)以后在該微控制器MC上來(lái)進(jìn)行噴射持續(xù)時(shí)間AD的計(jì)算。
圖3A示出了根據(jù)本發(fā)明的用于直接訪問(wèn)伴隨芯片CC的通信協(xié)議。該協(xié)議在此 劃分為兩個(gè)數(shù)據(jù)組11和12。在第一組11中利用簡(jiǎn)單的訪問(wèn)和突發(fā)訪問(wèn)來(lái)實(shí)現(xiàn)與伴隨芯 片CC的非實(shí)時(shí)關(guān)鍵的通信。此外針對(duì)突發(fā)訪問(wèn)而引入優(yōu)化的協(xié)議12。在圖3A中示出了兩種變化。協(xié)議幀由報(bào)頭和可變長(zhǎng)度L(Length)的數(shù)據(jù)D0、 Dl…組成，它們通過(guò)操作碼
0C(0peration Code)來(lái)定義。在直接訪問(wèn)中，該操作碼0C由32比特組成。 圖3B示出了根據(jù)本發(fā)明的用于實(shí)時(shí)關(guān)鍵地、優(yōu)化地訪問(wèn)伴隨芯片CC的通信協(xié)議。
在此設(shè)置有一個(gè)第二數(shù)據(jù)組20，其操作碼0C具有8比特的寬度，并且之后跟隨著數(shù)據(jù)D0…
Dx。實(shí)時(shí)關(guān)鍵的通信通過(guò)在操作碼0C的比特7中的邏輯0來(lái)標(biāo)識(shí)。通過(guò)優(yōu)化訪問(wèn)的、與直
接訪問(wèn)相反而被縮短為8比特的操作碼0C，在微控制器MC與伴隨芯片CC之間的數(shù)據(jù)消耗
被降低。 總之通過(guò)這種協(xié)議在串行連接上達(dá)到了所需的帶寬。協(xié)議的轉(zhuǎn)換在伴隨芯片CC 中通過(guò)硬件模塊來(lái)實(shí)施，這樣在伴隨芯片CC中的微處理器通過(guò)該任務(wù)而被減載，并且用于 連接該微控制器的通信協(xié)議被固定地預(yù)先給定。在該微控制器MC—側(cè)，該協(xié)議必須以軟件 來(lái)實(shí)施，以在此能夠在標(biāo)準(zhǔn)化的接口上來(lái)進(jìn)行設(shè)置。 圖4A示出了根據(jù)本發(fā)明的用于直接簡(jiǎn)單訪問(wèn)該伴隨芯片CC的操作碼0C的編碼。 所述直接訪問(wèn)通過(guò)在操作碼比特31中的邏輯1來(lái)表示，其中所述簡(jiǎn)單訪問(wèn)另外通過(guò)在比特 30中的0以及在比特29中的地址增量0來(lái)定義。之后跟隨的說(shuō)明是在比特28中的讀/寫(xiě) 訪問(wèn)R/W(Read/Write)、在比特26和27中的格式F(Format)、在比特20至25中的識(shí)別號(hào) ID (Identification Number)以及在比特16至19以及在比特0至15中的地址A (Address)。
圖4B示出了根據(jù)本發(fā)明的用于直接突發(fā)訪問(wèn)該伴隨芯片CC的操作碼0C的編碼。 在此這也通過(guò)在操作碼比特31中的邏輯1來(lái)表示，其中還通過(guò)在比特30中的1和比特29 中的地址增量1來(lái)進(jìn)行進(jìn)一步的定義。其他的說(shuō)明對(duì)應(yīng)于圖4A中的。
從而通過(guò)操作碼比特31和30來(lái)進(jìn)行兩種直接訪問(wèn)的編碼。比特28表示對(duì)伴隨 芯片CC的讀訪問(wèn)(0)和寫(xiě)訪問(wèn)(1)。利用所述格式來(lái)表明所述訪問(wèn)是否具有字節(jié)、半字或 字寬度。該ID用于識(shí)別該伴隨芯片CC對(duì)微控制器MC的并行讀詢問(wèn)的應(yīng)答。為了尋址該 模塊以及該伴隨芯片CC的存儲(chǔ)器元件，提供有20比特的地址空間。對(duì)于突發(fā)訪問(wèn)，在該操 作碼OC之后跟隨著一個(gè)字段，該字段定義了在微控制器MC與伴隨芯片CC之間的通信的傳 輸幀中所跟隨的數(shù)據(jù)字的數(shù)量?？梢愿鶕?jù)特定的應(yīng)用來(lái)對(duì)該字段的寬度進(jìn)行確切的說(shuō)明。
從而不僅能夠如同優(yōu)化訪問(wèn)來(lái)直接訪問(wèn)該伴隨芯片CC的模塊。此外還可以尋址 該芯片CC的特定模塊。 圖5示出了根據(jù)本發(fā)明的用于直接突發(fā)訪問(wèn)伴隨芯片CC的FIFO的操作碼0C的 編碼。通過(guò)操作碼比特30和29來(lái)進(jìn)行所述訪問(wèn)的編碼。那么該地址字段A就包含有應(yīng)該 對(duì)其進(jìn)行突發(fā)訪問(wèn)的FIFO棧的地址。 圖6示出了根據(jù)本發(fā)明的在實(shí)時(shí)關(guān)鍵的訪問(wèn)該伴隨芯片CC時(shí)操作碼0C的地址轉(zhuǎn) 換。為了降低在微控制器MC與伴隨芯片CC之間的數(shù)據(jù)消耗，對(duì)于實(shí)時(shí)關(guān)鍵的通信實(shí)施了優(yōu) 化的訪問(wèn)，其中所述訪問(wèn)的操作碼有8個(gè)比特組成。在該伴隨芯片CC中，在此實(shí)施該操作碼 的至32比特的變換。在此通過(guò)該操作碼的比特7來(lái)進(jìn)行優(yōu)化訪問(wèn)的識(shí)別，其中該比特用0 來(lái)初始化。比特6說(shuō)明了讀訪問(wèn)(0)或?qū)懺L問(wèn)(1)。比特5…0編碼了在表格T(Table)中 的索引ID，其中該表格是可配置的，并包含有與訪問(wèn)該伴隨芯片CC有關(guān)的更確切的信息。 在此說(shuō)明了訪問(wèn)的格式F和長(zhǎng)度L以及被響應(yīng)的模塊的地址A。該地址轉(zhuǎn)換表格T的內(nèi)容 可以由該微控制器MC來(lái)進(jìn)行寫(xiě)和讀訪問(wèn)。該表格是該伴隨芯片CC的解釋器的組成部分。
所有現(xiàn)在常見(jiàn)的微控制器都具有同步串行接口 SPI，該接口可以以較高的脈沖頻
7率來(lái)驅(qū)動(dòng)。 圖7示出了比如在微控制器MC和伴隨芯片CC上同步串行通信的基本原理。二者 均具有數(shù)據(jù)緩存B(Buffer緩存)和時(shí)間發(fā)生器組件Clk(Clock時(shí)鐘)。在此由該微控制 器MC除了把數(shù)據(jù)信號(hào)MOSI (MaserOut/Slaveln，主出/從入)、還把時(shí)鐘信號(hào)和芯片選擇信 號(hào)CLK_0 (Clock時(shí)鐘0)以及CS(ChipSelect芯片選擇)傳輸至該芯片CC。另外，第二信號(hào) MISO(Masterln/SlaveOut，主入/從出)被用于從芯片CC向控制器MC傳輸數(shù)據(jù)。因此，對(duì) 于同步串行傳輸需要三個(gè)信號(hào)，其中包括芯片選擇信號(hào)的數(shù)量。由于所傳輸?shù)臅r(shí)鐘，在通過(guò) 串行導(dǎo)線進(jìn)行同步數(shù)據(jù)傳輸時(shí)不需要引入具有起始比特和停止比特的協(xié)議。因此在此省去 了對(duì)有用數(shù)據(jù)的開(kāi)銷。另一方面，在異步傳輸時(shí)，通過(guò)奇偶比特來(lái)提供對(duì)通信的硬件方面的 驗(yàn)證。這在同步通信時(shí)可以在軟件協(xié)議中來(lái)實(shí)施。 圖8示出了針對(duì)根據(jù)本發(fā)明的37.5M波特同步串行數(shù)據(jù)傳輸在數(shù)據(jù)字?jǐn)?shù)量 W(Word)上的延遲時(shí)間L(Latency)，其中TriCoreTM控制器支持該速率。如圖所示，可以從 該微控制器MC向伴隨芯片CC以前述的全部軟件協(xié)議在實(shí)時(shí)要求的范疇內(nèi)傳輸128比特的 關(guān)于噴射的數(shù)據(jù)。在此不需要優(yōu)化的訪問(wèn)。但是突發(fā)訪問(wèn)由于錯(cuò)誤的優(yōu)先級(jí)而僅僅在引導(dǎo) 過(guò)程期間并且不是在持續(xù)運(yùn)行期間應(yīng)該允許被實(shí)施。所指出的是，對(duì)于2次64比特的數(shù)據(jù) 在傳輸速率為20M波特的情況下在異步傳輸中正好可以達(dá)到10 s的延遲時(shí)間。在此不能 進(jìn)行其他數(shù)據(jù)傳輸。在同步傳輸為37.5M波特的情況下不需要優(yōu)化的訪問(wèn)。在同步訪問(wèn)中 10 s的延遲時(shí)間保證了具有優(yōu)化訪問(wèn)OZ的14M波特，具有突發(fā)訪問(wèn)BZ 32 (直接)和BZ 8 (優(yōu)化)的19M波特，以及具有直接訪問(wèn)DZ的26M波特。這意味著，對(duì)于在微控制器MC和 伴隨芯片CC之間的通信，需要具有約20M波特的同步串行接口，以滿足轉(zhuǎn)速檢測(cè)和噴射的 應(yīng)用要求。 如前所述，通過(guò)同步串行接口的通信不提供對(duì)于奇偶比特的硬件側(cè)支持。這所具 有的優(yōu)點(diǎn)是，可以獲得較高的有用數(shù)據(jù)速率，另一方面由此降低了可靠性。但也可以通過(guò) SPI以軟件來(lái)實(shí)施奇偶機(jī)制。除了奇偶比特，對(duì)于SPI接口此外還提供兩種可能，即讀回由 主機(jī)發(fā)送的數(shù)據(jù)，或者把CRC(Cyclic Redundancy Check,循環(huán)冗余校驗(yàn))打包在消息中。
圖9示出了根據(jù)本發(fā)明的伴隨芯片CC的示意性視圖，以闡述其硬件構(gòu)架。該模塊 的數(shù)量和內(nèi)部構(gòu)造對(duì)于不同的發(fā)動(dòng)機(jī)和汽車類型可以是成比例放縮的。該圖示出了用于 4汽缸柴油發(fā)動(dòng)機(jī)的構(gòu)架。該伴隨芯片CC由兩個(gè)總線域D-MP (Domain-MicroProcessor， 微處理器域)和D-AE(Domain-Automative Electronics,自動(dòng)電子裝置域)組成，其 總線B-AE(Bus-Automative Electronics,自動(dòng)電子裝置總線)、B-FIFO (Bus-FIFO)和 B-MP(Bus-MicroProcessor，微處理器總線)通過(guò)總線橋B (Bridge)相互連接。由此可以更 換微處理器MP (Microprocessor)，而不用由此影響AE總線域中的硬件構(gòu)架。除了專用的時(shí) 間發(fā)生器組件GTM(Generic Timer Module,通用定時(shí)器模塊)之外，該伴隨芯片CC還包含 有用于與外部通信的模塊ADC (Analog/Digital Controller,模/數(shù)控制器)、SPI (Serial Peripheral Interface,串行夕卜圍接口 ) 、 R"Reset Logic,復(fù)位邏輯)、D (Debugger,調(diào)試 器)以及用于信號(hào)處理的SP(SignalProcessor，信號(hào)處理器)和IFP(Intergrated Filter Processor,集成濾波處理器)。 通過(guò)一個(gè)SPI從接口 SPI-S(SPI-Slave)來(lái)連接微控制器MC (未示出)。外部噴射 IC的控制劃分柴油段和汽油段。在柴油發(fā)動(dòng)機(jī)中使用CYx組件。它們大多裝備有更多的智能裝置，并從而更昂貴。它們通過(guò)SPI主接口 SPI-M(SPI-Master)而被連接。在汽油發(fā)動(dòng) 機(jī)中使用CJx組件。這是需要更多外部控制的簡(jiǎn)單IC(Integrated Circuits,集成電路)。 功率末級(jí)的連接(H-Br iicken， H橋)不僅通過(guò)SPI而且通過(guò)MSC(MicroSecond Channel, 微秒通道)來(lái)實(shí)現(xiàn)。 在該接口 SPI-S后面實(shí)施了一個(gè)解釋器模塊I，該模塊為微控制器MC和伴隨芯片 CC之間的通信進(jìn)行協(xié)議變換。該解釋器I解包從微控制器到達(dá)的數(shù)據(jù)包，并將其或者寫(xiě)入 到先進(jìn)先出模塊FIF0x中，或者把直接詢問(wèn)通過(guò)該AE總線提供給該伴隨芯片CC的模塊，其 中該模塊FIFOx可以實(shí)施不同的詢問(wèn)優(yōu)先級(jí)。在異步讀訪問(wèn)中，也即在該微控制器MC雖然 發(fā)出、但沒(méi)有主動(dòng)等待的讀訪問(wèn)中，該解釋器I必須給詢問(wèn)的結(jié)果設(shè)置ID，借助該ID該微控 制器MC可以識(shí)別該應(yīng)答。此外該解釋器I還負(fù)責(zé)向該微控制器MC生成中斷以及及時(shí)地發(fā) 送時(shí)間標(biāo)準(zhǔn)的數(shù)據(jù)。
權(quán)利要求
在伴隨芯片(CC)與微控制器(MC)之間的通信方法，其中傳輸具有第一數(shù)據(jù)組(10)和第二數(shù)據(jù)組(20)的通信協(xié)議，該第一數(shù)據(jù)組用于直接、非實(shí)時(shí)關(guān)鍵地訪問(wèn)該芯片(CC)，并且基于該第二數(shù)據(jù)組來(lái)進(jìn)行對(duì)該芯片(CC)的實(shí)時(shí)關(guān)鍵的訪問(wèn)，其中這些數(shù)據(jù)組(10，20)具有相應(yīng)的操作碼(OC)，在該第二數(shù)據(jù)組(20)中操作碼的長(zhǎng)度短于在第一數(shù)據(jù)組(10)中操作碼的長(zhǎng)度，并且能夠通過(guò)該操作碼(OC)的位模式來(lái)識(shí)別相應(yīng)的數(shù)據(jù)組(10，20)。
2. 根據(jù)權(quán)利要求l所述的方法，其中該操作碼(0C)的位模式包含有關(guān)于以下內(nèi)容的說(shuō) 明該第一數(shù)據(jù)組(10)是被用于對(duì)該伴隨芯片(CC)進(jìn)行簡(jiǎn)單訪問(wèn)(11)還是被用于對(duì)該伴 隨芯片(CC)進(jìn)行突發(fā)訪問(wèn)(12)。
3. 根據(jù)權(quán)利要求1或2所述的方法，其中該操作碼(0C)的位模式包含有關(guān)于以下內(nèi)容 的說(shuō)明是否執(zhí)行對(duì)該芯片(CC)的模塊或者FIFO的直接訪問(wèn)。
4. 根據(jù)前述權(quán)利要求之一所述的方法，其中該操作碼(0C)的位模式中包含有如下說(shuō) 明該說(shuō)明標(biāo)識(shí)了異步讀訪問(wèn)的結(jié)果，并且能夠通過(guò)該說(shuō)明來(lái)識(shí)別該訪問(wèn)。
5. 計(jì)算機(jī)程序，當(dāng)該計(jì)算機(jī)程序在計(jì)算機(jī)系統(tǒng)上執(zhí)行時(shí)，那么該計(jì)算機(jī)程序能夠被載 入數(shù)字計(jì)算機(jī)系統(tǒng)的內(nèi)存中，其中該計(jì)算機(jī)程序包含有用于實(shí)施根據(jù)前述權(quán)利要求之一所 述方法的軟件代碼部分。
6. 計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品包含有計(jì)算機(jī)可讀介質(zhì)，該計(jì)算機(jī)可讀介質(zhì)包 含有能夠通過(guò)計(jì)算機(jī)來(lái)執(zhí)行的程序指令，并且其中這些程序指令包含有根據(jù)權(quán)利要求5所 述的計(jì)算機(jī)程序。
7. 在伴隨芯片(CC)與微控制器(MC)之間的通信接口，該通信接口被構(gòu)造用于實(shí)施根 據(jù)權(quán)利要求1至4之一所述的通信方法。
8. 根據(jù)權(quán)利要求7所述的接口，其被構(gòu)造用于數(shù)據(jù)(10，20)的同步串行傳輸。
9. 根據(jù)權(quán)利要求8所述的接口 ，其被構(gòu)造用于防止除實(shí)時(shí)關(guān)鍵訪問(wèn)之外的其他訪問(wèn)。
10. 根據(jù)權(quán)利要求7至9之一所述的接口，其被構(gòu)造用于該微控制器(MC)對(duì)該伴隨芯 片(CC)的存儲(chǔ)器(M)的直接訪問(wèn)。
11. 根據(jù)權(quán)利要求7至10之一所述的接口 ，其被構(gòu)造用于在最高5 s至10 s的時(shí)間 段內(nèi)傳輸數(shù)據(jù)(10,20)。
12. 伴隨芯片(CC)，其中設(shè)置有硬件解釋器模塊(I)，以處理根據(jù)權(quán)利要求1至4之一 所述的通信協(xié)議。
13. 根據(jù)權(quán)利要求12所述的芯片(CC)，其中該硬件解釋器模塊(I)被構(gòu)造用于改變?cè)?第二數(shù)據(jù)組(20)的操作碼(0C)。
14. 根據(jù)權(quán)利要求12或13之一所述的芯片(CC)，其具有用于處理轉(zhuǎn)速數(shù)據(jù)、噴射數(shù)據(jù) 和/或點(diǎn)火數(shù)據(jù)的功能。
15. 具有軟件解釋器模塊的微控制器(MC)，該軟件解釋器模塊用于處理根據(jù)權(quán)利要求 1至4之一的通信協(xié)議。
全文摘要
在伴隨芯片(CC)和微控制器(MC)之間的通信方法和接口，其中傳輸了具有一個(gè)第一數(shù)據(jù)組(10)和一個(gè)第二數(shù)據(jù)組(20)的一種通信協(xié)議，該第一數(shù)據(jù)組用于直接、非實(shí)時(shí)關(guān)鍵地訪問(wèn)該芯片(CC)，并根據(jù)該第二數(shù)據(jù)組來(lái)進(jìn)行對(duì)該芯片(CC)的實(shí)時(shí)關(guān)鍵訪問(wèn)，其中該數(shù)據(jù)組(10，20)具有一個(gè)相應(yīng)的操作碼(OC)，該第二數(shù)據(jù)組(20)的操作碼的長(zhǎng)度短于該第一數(shù)據(jù)組(10)中的長(zhǎng)度，并且相應(yīng)的數(shù)據(jù)組(10，20)可以通過(guò)操作碼(OC)的位模式來(lái)識(shí)別。
文檔編號(hào)G06F13/42GK101784997SQ200880103740
公開(kāi)日2010年7月21日 申請(qǐng)日期2008年7月23日 優(yōu)先權(quán)日2007年8月16日
發(fā)明者J·哈尼希, M·諾斯, S·施米特 申請(qǐng)人:羅伯特.博世有限公司