專利名稱：在線除錯(cuò)系統(tǒng)及其相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種除錯(cuò)架構(gòu)，尤指一種在線除錯(cuò)系統(tǒng)及相關(guān)方法，用以對(duì)運(yùn)作于目標(biāo)系統(tǒng)上的程序代碼進(jìn)行除錯(cuò)。

背景技術(shù)：
在線除錯(cuò)架構(gòu)通常被用于開發(fā)芯片上的目標(biāo)系統(tǒng)所運(yùn)作的程序代碼，并對(duì)其進(jìn)行除錯(cuò)。請(qǐng)參考圖1，圖1為一習(xí)知在線除錯(cuò)系統(tǒng)10的示意圖。在線除錯(cuò)系統(tǒng)10包含有目標(biāo)系統(tǒng)15、主除錯(cuò)端25以及在線除錯(cuò)橋接器30。目標(biāo)系統(tǒng)15中具有中央處理器20，且主除錯(cuò)端25具有除錯(cuò)軟件。此外，內(nèi)嵌除錯(cuò)模塊35整合于該目標(biāo)中央處理器20中，并且被用以于控制與觀測(cè)目標(biāo)中央處理器20，以作除錯(cuò)之用。主除錯(cuò)模塊40整合于在線除錯(cuò)橋接器30中，并供予主除錯(cuò)端25存取內(nèi)嵌除錯(cuò)模塊35的能力。在線除錯(cuò)橋接器30則用來于除錯(cuò)模式中，在目標(biāo)系統(tǒng)15與主除錯(cuò)端25之間傳輸信息。再者，內(nèi)嵌除錯(cuò)模塊35通過通信信道，如聯(lián)合測(cè)試工作組(Joint Test Action Group，JTAG)接口，與主偵測(cè)模塊40進(jìn)行通信。程序設(shè)計(jì)者可通過在線除錯(cuò)橋接器30、主除錯(cuò)模塊40以及內(nèi)嵌除錯(cuò)模塊35，使用主除錯(cuò)端25上的該除錯(cuò)軟件來對(duì)運(yùn)作于目標(biāo)系統(tǒng)15上的程序代碼進(jìn)行除錯(cuò)。其中，主除錯(cuò)模塊40與內(nèi)嵌除錯(cuò)模塊35通過JTAG接口來對(duì)彼此進(jìn)行通信。JTAG接口為本領(lǐng)域技術(shù)人員所明了，恕不多做說明以求說明書的簡要。
美國專利號(hào)為5640542的專利中記載了關(guān)于用來對(duì)目標(biāo)系統(tǒng)中之處理器上所運(yùn)作的程序代碼進(jìn)行除錯(cuò)的在線仿真器。依據(jù)這份專利的摘要所提示，一對(duì)在線仿真器模塊內(nèi)嵌于微處理器中，以作為在線仿真器系統(tǒng)的一部分。對(duì)第一在線仿真器模塊而言，該在線仿真器存儲(chǔ)器映像模塊映像特定的實(shí)體地址予除錯(cuò)存儲(chǔ)器。映像予該除錯(cuò)存儲(chǔ)器的該實(shí)體地址由可程序化緩存器所設(shè)定。對(duì)第二在線仿真器模塊而言，該在線仿真器斷點(diǎn)(breakpoint)模塊允許使用者設(shè)定一些狀況，該些狀況可導(dǎo)致處理器對(duì)特定總線事件進(jìn)行辨識(shí)。該在線仿真器斷點(diǎn)模塊監(jiān)測(cè)內(nèi)部總線與內(nèi)部總線控制器。使用者可以藉由寫入該斷點(diǎn)模塊中的一組斷點(diǎn)緩存器來設(shè)定特定總線事件狀況。為使本說明書更為簡扼，恕不多作細(xì)部描述。


發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種創(chuàng)新的在線除錯(cuò)系統(tǒng)及其相關(guān)方法，用來對(duì)運(yùn)作于目標(biāo)處理器的程序代碼進(jìn)行除錯(cuò)。在除錯(cuò)模式中，主要通過將除錯(cuò)信息(命令、除錯(cuò)指令或數(shù)據(jù))存入除錯(cuò)信息存儲(chǔ)器以進(jìn)行除錯(cuò)。當(dāng)該目標(biāo)處理器運(yùn)作于正常模式時(shí)，該除錯(cuò)信息存儲(chǔ)器對(duì)該目標(biāo)處理器而言為不可見。通過結(jié)合該除錯(cuò)信息存儲(chǔ)器與用來產(chǎn)生事件以進(jìn)入除錯(cuò)模式的斷點(diǎn)邏輯，內(nèi)嵌除錯(cuò)模塊得以通過目標(biāo)處理器的觀點(diǎn)，完整地對(duì)目標(biāo)系統(tǒng)進(jìn)行控制與觀測(cè)。
依據(jù)本發(fā)明的一個(gè)實(shí)施例，其提供一種在線除錯(cuò)系統(tǒng)。該在線除錯(cuò)系統(tǒng)包含有至少一個(gè)第一目標(biāo)處理器、除錯(cuò)信息存儲(chǔ)器、主除錯(cuò)端以及在線除錯(cuò)橋接器。該第一目標(biāo)處理器具有內(nèi)嵌式除錯(cuò)模塊，其中該第一目標(biāo)處理器于正常模式中執(zhí)行程序代碼，并且該第一內(nèi)嵌式除錯(cuò)模塊于除錯(cuò)模式中控制該第一目標(biāo)處理器。該除錯(cuò)信息存儲(chǔ)器于除錯(cuò)模式中，儲(chǔ)存用以進(jìn)行除錯(cuò)的除錯(cuò)信息，其中于該第一目標(biāo)處理器運(yùn)作于正常模式中時(shí)，該除錯(cuò)信息存儲(chǔ)器對(duì)該第一目標(biāo)處理器而言為不可見。該主除錯(cuò)端具有除錯(cuò)軟件，該主除錯(cuò)端于該除錯(cuò)模式中利用該除錯(cuò)信息以對(duì)該程序代碼進(jìn)行除錯(cuò)。該在線除錯(cuò)橋接器具有耦接于該第一內(nèi)嵌除錯(cuò)模塊的主除錯(cuò)模塊，且該在線除錯(cuò)橋接器系耦接于該第一目標(biāo)處理器與該主除錯(cuò)端之間，且用以橋接該第一目標(biāo)處理器與該主除錯(cuò)端之間所傳遞的信息。
依據(jù)本發(fā)明的另一實(shí)施例，系提供一種在線除錯(cuò)方法，該方法包含有提供至少一個(gè)第一目標(biāo)處理器，其具有內(nèi)嵌除錯(cuò)模塊與用以于實(shí)體與虛擬地址之間轉(zhuǎn)換地址的地址轉(zhuǎn)譯功能，其中，在正常模式中該第一目標(biāo)處理器執(zhí)行程序代碼，以及在除錯(cuò)模式中使用該內(nèi)嵌除錯(cuò)模塊來控制該第一目標(biāo)處理器；提供除錯(cuò)信息存儲(chǔ)器，以于該除錯(cuò)模式中儲(chǔ)存用以除錯(cuò)的除錯(cuò)信息，其中當(dāng)該第一目標(biāo)處理器運(yùn)作于該正常模式中時(shí)，該除錯(cuò)信息存儲(chǔ)器對(duì)該第一目標(biāo)處理器而言為不可見；利用主除錯(cuò)端的除錯(cuò)軟件，并藉由使用該除錯(cuò)信息，在該除錯(cuò)模式中對(duì)該程序代碼進(jìn)行除錯(cuò)；以及橋接該第一目標(biāo)處理器與該主除錯(cuò)端之間所傳遞的信息。



圖1為習(xí)知在線除錯(cuò)系統(tǒng)的示意圖。
圖2A為本發(fā)明在線除錯(cuò)系統(tǒng)的一實(shí)施例的示意圖。
圖2B為將圖2A所示運(yùn)作于正常模式的目標(biāo)處理器之處理器地址空間的地址映像的示意圖。
圖2C為將圖2A所示運(yùn)作于除錯(cuò)模式的目標(biāo)處理器之處理器地址空間的地址映像的示意圖。
圖3為將圖2B與圖2C所示的除錯(cuò)信息存儲(chǔ)器映像至實(shí)體地址空間來單獨(dú)支持指令擷取的實(shí)施示意圖。
圖4為將圖2B與圖2C所示的除錯(cuò)信息存儲(chǔ)器映像至實(shí)體地址空間來同時(shí)支持指令擷取與數(shù)據(jù)存取的實(shí)施示意圖。
圖5為將圖2B與圖2C所示的除錯(cuò)信息存儲(chǔ)器映像至虛擬地址空間來同時(shí)支持指令擷取與數(shù)據(jù)存取的實(shí)施示意圖。
圖6為通過硬件信號(hào)來進(jìn)行雙向除錯(cuò)通知功能操作的一個(gè)實(shí)施例的示意圖。
圖7為通過數(shù)據(jù)信號(hào)上數(shù)據(jù)幀(data frame)來進(jìn)行雙向除錯(cuò)通知功能操作的一個(gè)實(shí)施例的示意圖。
圖8為跨處理器除錯(cuò)功能的一實(shí)施例的操作示意圖。
主要組件符號(hào)說明
具體實(shí)施例方式 在說明書及后續(xù)的權(quán)利要求書當(dāng)中使用了某些詞匯來指稱特定的組件。所屬領(lǐng)域中具有通常知識(shí)者應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來稱呼同一個(gè)組件。本說明書及后續(xù)的權(quán)利要求書并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的準(zhǔn)則。在通篇說明書及后續(xù)的權(quán)利要求當(dāng)中所提及的“包含”為一開放式的用語，故應(yīng)解釋成“包含但不限定于”。此外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或通過其它裝置或連接手段間接地電氣連接至該第二裝置。
請(qǐng)參考圖2A，圖2A為本發(fā)明在線除錯(cuò)(In-circuit debugging)系統(tǒng)200的一個(gè)實(shí)施例的示意圖。在線除錯(cuò)系統(tǒng)200包含有多個(gè)目標(biāo)處理器，如目標(biāo)處理器205a、205b、205c以及205d(例如該些目標(biāo)處理器為中央處理器)；具有除錯(cuò)軟件的主除錯(cuò)端225；以及在線除錯(cuò)橋接器230。其中，中央處理器205a、205b、205c以及205d分別具有內(nèi)嵌除錯(cuò)模塊210a、210b、210c以及210d。在正常模式中，目標(biāo)處理器205a、205b、205c、205d于同一時(shí)間，執(zhí)行同一程序代碼中不同區(qū)段。舉例來說，該程序代碼可能為一多線程程序(multithread program)。在除錯(cuò)模式中，內(nèi)嵌除錯(cuò)模塊210a、210b、210c以及210d分別控制目標(biāo)處理器205a、205b、205c以及205d以進(jìn)行除錯(cuò)。請(qǐng)同時(shí)參考圖2B與相關(guān)的圖2C。圖2B為運(yùn)作于正常模式中的目標(biāo)處理器(如目標(biāo)處理器205a)之處理器地址空間的地址映像的示意圖。圖2C為運(yùn)作于除錯(cuò)模式中的目標(biāo)處理器(如目標(biāo)處理器205a)之處理器地址空間的地址映像的示意圖。目標(biāo)處理器205a耦接于目標(biāo)系統(tǒng)存儲(chǔ)器215，并且包含有處理器核心2051a、存儲(chǔ)器界面2052a以及內(nèi)嵌除錯(cuò)模塊210a，其中內(nèi)嵌除錯(cuò)模塊210a包含有除錯(cuò)信息存儲(chǔ)器220a。
如圖2B與圖2C所示，目標(biāo)系統(tǒng)存儲(chǔ)器215附加于目標(biāo)處理器205a，并且在正常模式中用以儲(chǔ)存該程序代碼。在除錯(cuò)模式中，處理器地址空間的一部分被配置予除錯(cuò)信息存儲(chǔ)器220a；且當(dāng)目標(biāo)處理器205a離開除錯(cuò)模式后，該處理器地址空間的該部分會(huì)再被映像回目標(biāo)系統(tǒng)存儲(chǔ)器215。除錯(cuò)信息存儲(chǔ)器220a用以在除錯(cuò)模式中，儲(chǔ)存可用于除錯(cuò)的除錯(cuò)信息，其中該除錯(cuò)信息系可為命令、除錯(cuò)指令或數(shù)據(jù)。當(dāng)目標(biāo)處理器205a運(yùn)作于正常模式中，除錯(cuò)信息存儲(chǔ)器220a對(duì)目標(biāo)處理器205a而言為不可見。應(yīng)當(dāng)注意的是，目標(biāo)處理器205b～205d分別包含有處理器核心2051b～2051d、除錯(cuò)信息存儲(chǔ)器220b～220d以及耦接于目標(biāo)系統(tǒng)存儲(chǔ)器215的存儲(chǔ)器接口2052b～2052d，為求說明書的簡潔，圖示中未繪制處理器核心2051b～2051d、除錯(cuò)信息存儲(chǔ)器220b～220d以及存儲(chǔ)器接口2052b～2052d。主偵錯(cuò)端225具有除錯(cuò)軟件，并于除錯(cuò)模式中藉由儲(chǔ)存于除錯(cuò)信息存儲(chǔ)器220a的除錯(cuò)信息與該除錯(cuò)軟件，可供程序開發(fā)者對(duì)程序代碼進(jìn)行除錯(cuò)處理。
通常，當(dāng)在線除錯(cuò)功能被使能(enable)時(shí)，除錯(cuò)模式由一除錯(cuò)例外所觸發(fā)。接著，當(dāng)圖2C所示的該部分處理器地址空間被配置予除錯(cuò)信息存儲(chǔ)器220a后，用于除錯(cuò)的除錯(cuò)信息會(huì)被加載至除錯(cuò)信息存儲(chǔ)器220a。當(dāng)目標(biāo)處理器再次離開除錯(cuò)模式后，除錯(cuò)信息存儲(chǔ)器220a會(huì)成為閑置的存儲(chǔ)器空間。亦即，在除錯(cuò)模式中，除錯(cuò)信息存儲(chǔ)器220a可被視為一彈出的(pop-up)存儲(chǔ)器空間。由于目標(biāo)處理器205b～205d的操作相似于目標(biāo)處理器205a，在此為求說明書的簡扼，故省略相關(guān)說明。
在線除錯(cuò)橋接器230具有主除錯(cuò)模塊235，其耦接于內(nèi)嵌除錯(cuò)模塊210a、210b、210c以及210d，且在線除錯(cuò)橋接器230亦耦接于目標(biāo)處理器205a、205b、205c以及205d與主除錯(cuò)端225之間。在線除錯(cuò)橋接器230用來橋接目標(biāo)處理器205a、205b、205c以及205d與主除錯(cuò)端225之間所傳遞的信息。再者，內(nèi)嵌除錯(cuò)模塊210a、210b、210c以及210d形成在線除錯(cuò)鏈(In-circuitdebugging chain)，該在線除錯(cuò)鏈用以提供主除錯(cuò)端225分別存取內(nèi)嵌除錯(cuò)模塊210a、210b、210c以及210d的能力。應(yīng)注意的是，在本實(shí)施例中，目標(biāo)處理器210a與210b整合于同一芯片，而目標(biāo)處理器210c與210d整合于另一芯片。然而，目標(biāo)處理器210a、210b、210c、210d亦可分別設(shè)置于不同的四個(gè)芯片，上述的變化皆屬于本發(fā)明的范疇。
以下的說明中，提供數(shù)種本發(fā)明的除錯(cuò)信息存儲(chǔ)器220a的設(shè)計(jì)例，請(qǐng)參見如下。請(qǐng)參考圖3，圖3為將圖2B與圖2C所示的除錯(cuò)信息存儲(chǔ)器220a映像至實(shí)體地址空間來單獨(dú)支持指令擷取的實(shí)施示意圖。在本例中，除錯(cuò)信息存儲(chǔ)器220a被映像至實(shí)體地址空間305，對(duì)處于除錯(cuò)模式中的目標(biāo)處理器205a而言，實(shí)體地址空間305為可見的并且僅用于指令擷取。以目標(biāo)系統(tǒng)存儲(chǔ)器215之處理器觀點(diǎn)而言，用于除錯(cuò)的數(shù)據(jù)存取空間相同于該原始物理存儲(chǔ)器空間310。
對(duì)一個(gè)全面的除錯(cuò)機(jī)制而言，必須提供該目標(biāo)處理器205a與一部分的目標(biāo)系統(tǒng)存儲(chǔ)器215的狀態(tài)的備份，以執(zhí)行預(yù)計(jì)的除錯(cuò)功能。于此，除錯(cuò)機(jī)制可能需要用于數(shù)據(jù)存取的存儲(chǔ)器空間。再者，一個(gè)相對(duì)簡單的實(shí)現(xiàn)方式是用硬件機(jī)制將除錯(cuò)信息存儲(chǔ)器220a映像至實(shí)體地址空間305a，然后通過主除錯(cuò)端225上的除錯(cuò)軟件進(jìn)行實(shí)體地址與虛擬地址之間的地址轉(zhuǎn)譯。此外，離開除錯(cuò)模式的時(shí)間點(diǎn)為當(dāng)一指令涉及除錯(cuò)信息存儲(chǔ)器220a的空間之外；或者，一特定指令被執(zhí)行，此特定指令通常為一中斷返回指令(Interrupt returninstruction，IRET instruction)，例如將一處理器的控制返回到當(dāng)初中斷發(fā)生以進(jìn)入除錯(cuò)模式之處。再者，在實(shí)作上為節(jié)省實(shí)體儲(chǔ)存裝置的大小，通常通過滑動(dòng)窗口(sliding window)，來進(jìn)行全部彈出的存儲(chǔ)器地址空間關(guān)于除錯(cuò)信息存儲(chǔ)器220a的映像，因此除錯(cuò)信息存儲(chǔ)器220a僅需一相對(duì)較小的儲(chǔ)存裝置空間。請(qǐng)注意，在本例中，除錯(cuò)信息存儲(chǔ)器220b～220d的設(shè)計(jì)與相同除錯(cuò)信息存儲(chǔ)器220a，故在此省略相關(guān)說明以求說明書的簡要。
然而，在另一例中，除錯(cuò)信息存儲(chǔ)器220的地址空間被映像至可同時(shí)支持指令擷取與數(shù)據(jù)存取的實(shí)體地址空間。請(qǐng)參閱圖4，圖4為將圖2B與圖2C所示的除錯(cuò)信息存儲(chǔ)器220a映像至實(shí)體地址空間405來同時(shí)支持指令擷取與數(shù)據(jù)存取的實(shí)施示意圖。簡單而言，此例的方式需要兩個(gè)分離的基地址緩存器。此外，為了結(jié)省除錯(cuò)信息存儲(chǔ)器220a的儲(chǔ)存裝置大小，因此以2個(gè)分離的小容量儲(chǔ)存裝置來實(shí)現(xiàn)除錯(cuò)信息存儲(chǔ)器220a，并以滑動(dòng)窗口(slidingwindow)的方式來將其映像至除錯(cuò)信息存儲(chǔ)器220a的全部空間，而該些儲(chǔ)存裝置分別用于指令擷取與數(shù)據(jù)存取。如此一來，并不需完整備份儲(chǔ)存于系統(tǒng)存儲(chǔ)器215的原始實(shí)體地址410的信息，而僅須對(duì)目標(biāo)系統(tǒng)200的內(nèi)部狀態(tài)進(jìn)行備份。故操作于除錯(cuò)信息存儲(chǔ)器220a中的該除錯(cuò)軟件可更全面，并且具有更多資源來儲(chǔ)存目標(biāo)系統(tǒng)200的狀態(tài)。對(duì)軟件而言，地址轉(zhuǎn)譯架構(gòu)需要交互地轉(zhuǎn)換實(shí)體地址與虛擬地址。請(qǐng)注意。本例中的除錯(cuò)信息存儲(chǔ)器220b～220d的設(shè)計(jì)均與除錯(cuò)信息存儲(chǔ)器220a相同，故在此省略相關(guān)說明。
在上述的例子中，除錯(cuò)信息存儲(chǔ)器220a的地址空間被映像至實(shí)體地址空間，對(duì)程序設(shè)計(jì)者而言，是相當(dāng)方便地來對(duì)運(yùn)作于實(shí)體地址空間上的程序代碼進(jìn)行除錯(cuò)，如核心程序代碼。為了能對(duì)運(yùn)作于虛擬地址空間的程序代碼進(jìn)行除錯(cuò)(如使用者程序代碼)，因此在其它例子中，除錯(cuò)信息存儲(chǔ)器220a的地址空間被映像至同時(shí)用于指令與數(shù)據(jù)的使用者虛空間，而非映像至實(shí)體地址空間。于此，該核心程序代碼僅作為說明對(duì)運(yùn)作于實(shí)體地址空間的程序代碼進(jìn)行除錯(cuò)的范例；在一些特殊的系統(tǒng)中，使用者程序代碼可能運(yùn)作于實(shí)體地址空間。此外，該使用者程序代碼僅作為說明對(duì)運(yùn)作于虛擬地址空間的程序代碼進(jìn)行除錯(cuò)的范例；在一些全面的系統(tǒng)中，核心程序代碼可能運(yùn)作于虛擬地址空間。該使用者程序代碼與該核心程序代碼并非本發(fā)明于運(yùn)用上的限制。
請(qǐng)?jiān)賲⒖紙D5，其為將圖2B與圖2C所示的除錯(cuò)信息存儲(chǔ)器220a映像至虛擬地址空間505來同時(shí)支持目標(biāo)處理器205a的指令擷取與數(shù)據(jù)存取的實(shí)施示意圖。在除錯(cuò)模式中，彈出的虛擬地址空間505對(duì)目標(biāo)處理器205a而言為可見的。這樣做的一個(gè)好處是讓存有除錯(cuò)信息的除錯(cuò)信息存儲(chǔ)器220a可以和儲(chǔ)存在原始存儲(chǔ)器地址空間510的除錯(cuò)目標(biāo)程序(例如使用者程序或核心程序)呈現(xiàn)在同一個(gè)虛擬地址空間。由此，該除錯(cuò)軟件可以直接利用該虛擬地址存取除錯(cuò)信息或直接對(duì)使用者空間程序代碼進(jìn)行除錯(cuò)，而不需額外的地址轉(zhuǎn)譯。請(qǐng)注意，在此例中除錯(cuò)信息存儲(chǔ)器220b～220d的設(shè)計(jì)皆與除錯(cuò)信息存儲(chǔ)器220a相同，在此省略其說明以求說明書的簡要。
此外，在本實(shí)施例中，在線除錯(cuò)系統(tǒng)200支持一種除錯(cuò)通知功能。由于在線除錯(cuò)系統(tǒng)200包含4個(gè)目標(biāo)處理器205a～205d，且這些目標(biāo)處理器形成在線除錯(cuò)鏈，因此若目標(biāo)處理器205a～205d中的達(dá)成一特定觸發(fā)狀況而進(jìn)入除錯(cuò)模式或主除錯(cuò)端225必需初始化除錯(cuò)通知來停止至少一個(gè)目標(biāo)處理器時(shí)，主除錯(cuò)端225需被除錯(cuò)通知所告知。舉例來說，當(dāng)目標(biāo)處理器205a～205d中的目標(biāo)處理器，藉由啟動(dòng)該在線除錯(cuò)特征所導(dǎo)致的除錯(cuò)例外，而首先被捕捉于除錯(cuò)模式中，除錯(cuò)通知會(huì)從該目標(biāo)處理器被傳輸至主除錯(cuò)端225。除錯(cuò)通知可能從目標(biāo)處理器所發(fā)送，如當(dāng)目標(biāo)處理器205a在除錯(cuò)模式中請(qǐng)求補(bǔ)充更多的除錯(cuò)指令，或目標(biāo)處理器205a已準(zhǔn)備好與主除錯(cuò)端225進(jìn)行數(shù)據(jù)轉(zhuǎn)移，則除錯(cuò)通知將由目標(biāo)處理器205a被發(fā)送至主除錯(cuò)端225。換言之，程序設(shè)計(jì)者可以設(shè)定各種不同的觸發(fā)狀況來分別進(jìn)入目標(biāo)除理器205a～205d的除錯(cuò)模式。當(dāng)目標(biāo)處理器滿足特定處發(fā)狀況時(shí)，該目標(biāo)處理器發(fā)送除錯(cuò)通知來告知主除錯(cuò)端225。當(dāng)然，對(duì)主除錯(cuò)端225而言，當(dāng)主除錯(cuò)端225即將停止目標(biāo)處理器205a的操作并且使目標(biāo)處理器205a處于除錯(cuò)模式時(shí)，除錯(cuò)通知可因使用者需求，由主除錯(cuò)端225來被發(fā)送至目標(biāo)處理器205a。承上所述，該除錯(cuò)通知功能為雙向通知功能，可由兩端中的任一端來發(fā)出除錯(cuò)通知。而雙向通知功能中的除錯(cuò)通知可以兩種不同型式來傳輸專用硬件信號(hào)或數(shù)據(jù)信號(hào)上的數(shù)據(jù)幀(data frame)，如圖6與圖7所示。應(yīng)注意的是，包含有4個(gè)目標(biāo)處理器205a～205d的在線除錯(cuò)系統(tǒng)200僅為一說明例；事實(shí)上，在線除錯(cuò)鏈上的目標(biāo)處理器的數(shù)目并非本發(fā)明的限制。此外，芯片中的目標(biāo)處理器的數(shù)目亦非本發(fā)明的限制。
在線除錯(cuò)系統(tǒng)200亦支持一種跨處理器(inter-processor)除錯(cuò)功能。該跨處理器除錯(cuò)系指運(yùn)作于該主除錯(cuò)端225上的該除錯(cuò)軟件可當(dāng)一處理器已處于除錯(cuò)模式時(shí)，立即使另一處理器處于除錯(cuò)模式。在實(shí)作上，該除錯(cuò)軟件單純地藉由在線除錯(cuò)中繼裝置，將一目標(biāo)處理器所發(fā)出的除錯(cuò)通知轉(zhuǎn)換為一轉(zhuǎn)換過后的除錯(cuò)通知予另一目標(biāo)處理器。請(qǐng)參考圖8，其為跨處理器除錯(cuò)功能的一范例的示意圖。在此范例中，在線除錯(cuò)鏈包含有3個(gè)目標(biāo)處理器805a、805b以及805c。當(dāng)目標(biāo)處理器805a、805b以及805c中的一個(gè)處于除錯(cuò)模式中，主除錯(cuò)端將會(huì)停止其它目標(biāo)處理器的運(yùn)作，并通過在線除錯(cuò)中繼裝置810使其它目標(biāo)處理器處于除錯(cuò)模式。在線除錯(cuò)中繼裝置810經(jīng)由在線除錯(cuò)連接方式(如一在線除錯(cuò)橋接器830)而由主除錯(cuò)端825所控制。亦即，主除錯(cuò)端825可發(fā)布命令至在線除錯(cuò)中繼裝置810，來請(qǐng)求停止至少一個(gè)目標(biāo)處理器的運(yùn)作。然后，在線除錯(cuò)中繼裝置810會(huì)驅(qū)動(dòng)對(duì)應(yīng)于該命令的信號(hào)至一個(gè)或多個(gè)目標(biāo)處理器，并且在處理器已被停止時(shí)，告知主除錯(cuò)端825。換言之，通過在線除錯(cuò)中繼裝置810，主除錯(cuò)端825可以選擇性地停止一個(gè)或多個(gè)處理器，而不須同時(shí)停止全部之處理器。當(dāng)然，主除錯(cuò)端所發(fā)布的通知亦可通過廣播來傳遞至所有的目標(biāo)處理器，來停止全部的目標(biāo)處理器，以上的操作方式亦屬本發(fā)明的范疇。舉例來說，對(duì)圖2A中所示的在線除錯(cuò)系統(tǒng)200而言，當(dāng)目標(biāo)處理器205a處于除錯(cuò)模式時(shí)，目標(biāo)處理器205a可傳輸除錯(cuò)通知至其它的目標(biāo)處理器205b、205c以及205d以使這些目標(biāo)處理器處于除錯(cuò)模式。
此外，本實(shí)施例中的在線除錯(cuò)系統(tǒng)200可達(dá)到“非侵入式除錯(cuò)”。非侵入式除錯(cuò)系強(qiáng)調(diào)完全分離了用于除錯(cuò)與正常模式的程序的信息與儲(chǔ)存裝置。在主除錯(cuò)端225上的除錯(cuò)軟件可于任一目標(biāo)處理器205a～205d上設(shè)定任何觸發(fā)狀況，而不需改變目標(biāo)處理器205a～205d的狀態(tài)。目標(biāo)系統(tǒng)200關(guān)聯(lián)于除錯(cuò)模式的狀態(tài)可在不妨礙目標(biāo)系統(tǒng)200的情況下被觀察。在實(shí)作上，在進(jìn)入除錯(cuò)模式時(shí)，存在于目標(biāo)處理器205a～205d中的除錯(cuò)緩存器會(huì)被轉(zhuǎn)化成只讓目標(biāo)處理器中的程序只讀而不能寫入。這樣的機(jī)制讓一般無法控制(runaway)的程序也不能妨礙由除錯(cuò)緩存器于除錯(cuò)模式所控制的除錯(cuò)程序。而一無法控制(runaway)的程序不可妨礙由除錯(cuò)緩存器于除錯(cuò)模式所控制的除錯(cuò)程序。因此，利用除錯(cuò)信息存儲(chǔ)器220a中的數(shù)據(jù)或指令來控制目標(biāo)處理器205a的除錯(cuò)程序不需要目標(biāo)系統(tǒng)存儲(chǔ)器或緩存器來儲(chǔ)存信息，故除錯(cuò)模式中的信息與儲(chǔ)存裝置與正常模式中的信息與儲(chǔ)存裝置已完全被分離，而不發(fā)生任何相互干擾。
再者，在線系統(tǒng)200提供了快速轉(zhuǎn)移區(qū)塊數(shù)據(jù)的能力。由于主除錯(cuò)端225上運(yùn)作的除錯(cuò)軟件所需的工作頻率不同于目標(biāo)處理器205a、205b、205c、205d所需的工作頻率，因此目標(biāo)處理器205a、205b、205c、205d并非永遠(yuǎn)處于準(zhǔn)備接收由主除錯(cuò)端225處所下載的數(shù)據(jù)的狀態(tài)。因此，在線除錯(cuò)系統(tǒng)200中需要一種再傳輸架構(gòu)。在本實(shí)施例中，主除錯(cuò)端225開啟于在線除錯(cuò)橋接器230的主除錯(cuò)模塊與該內(nèi)嵌除錯(cuò)模塊210a、210b、210c、210d間的快速區(qū)塊數(shù)據(jù)傳輸，以傳輸信息(包含數(shù)筆數(shù)據(jù))至附加于目標(biāo)處理器205a、205b、205c、205d的目標(biāo)系統(tǒng)存儲(chǔ)器215；該信息另包含一特定尾綴的位型樣(suffixbit pattern)，其用于當(dāng)主除錯(cuò)模塊235通過一通信信道(如JTAG鏈)與內(nèi)嵌除錯(cuò)模塊210a～210d進(jìn)行通信時(shí)，決定是否主除錯(cuò)端225所傳輸?shù)脑撔畔⒁殉晒Φ乇挥麄鬏數(shù)哪繕?biāo)處理器所接收。鑒于JTAG接口的特性，該特定尾綴的位型樣通過由內(nèi)嵌除錯(cuò)模塊210a～210d所組成的在線除錯(cuò)鏈來被傳輸。當(dāng)該信息成功地被欲傳輸?shù)哪繕?biāo)處理器中的內(nèi)嵌除錯(cuò)模塊所接收時(shí)(如目標(biāo)處理器205a的內(nèi)嵌除錯(cuò)模塊210a)，內(nèi)嵌除錯(cuò)模阻210a改變?cè)撐簿Y位型樣的內(nèi)容，并且將其回傳至主除錯(cuò)模塊235。然后，借著檢查該尾綴位型樣，主除錯(cuò)模塊235得以了解該信息已被欲傳輸?shù)哪繕?biāo)處理器所成功地接收。如此可減少再傳輸過程的往返時(shí)間。在此應(yīng)加以注意的是，由主除錯(cuò)模塊225所傳輸?shù)男畔橐粎^(qū)塊的數(shù)據(jù)(以下簡稱為區(qū)塊數(shù)據(jù))，用以更新目標(biāo)系統(tǒng)存儲(chǔ)器215的至少一部分。
此外，由主除錯(cuò)端225所下載的數(shù)據(jù)通常用以修正該程序代碼中的錯(cuò)誤，在最糟的情況下，甚至可能需要下載一段新的程序代碼以取代原本程序代碼中錯(cuò)誤的部分。在此種情形中，習(xí)知技術(shù)由主除錯(cuò)端下載相當(dāng)大量的新程序代碼至目標(biāo)處理器的操作，便顯得毫無效率。因此，在線除錯(cuò)系統(tǒng)200提供一種較有效率的機(jī)制來搬移大量的數(shù)據(jù)。尤其是，主除錯(cuò)端225每次傳輸一區(qū)塊數(shù)據(jù)，其中該區(qū)塊數(shù)據(jù)便對(duì)應(yīng)于一連續(xù)的地址空間，并且包含有多個(gè)指令。如此，主除錯(cuò)端225不再需要每次都通知該目標(biāo)處理器，關(guān)聯(lián)于那一特定指令的數(shù)據(jù)需依據(jù)一特定地址來存取。主除錯(cuò)端225僅需通知該目標(biāo)處理器使用一可程序化基地址緩存器來指出該區(qū)塊數(shù)據(jù)的起始地址。在實(shí)際中，自動(dòng)地址計(jì)數(shù)器被用來減少于JTAG接口上的數(shù)據(jù)傳輸所導(dǎo)致的工作負(fù)擔(dān)。在另一范例中，主除錯(cuò)端225只要發(fā)送一命令至在線除錯(cuò)橋接器230以開啟從一存儲(chǔ)器進(jìn)行快速數(shù)據(jù)搬移的操作，然后，在線除錯(cuò)橋接器230設(shè)法由該存儲(chǔ)器取出一區(qū)塊數(shù)據(jù)至主除錯(cuò)端225，此亦屬本發(fā)明的范疇。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種在線除錯(cuò)系統(tǒng)，包含
至少一個(gè)第一目標(biāo)處理器，具有內(nèi)嵌除錯(cuò)模塊，其中該第一目標(biāo)處理器在正常模式中執(zhí)行一程序代碼，并且該第一內(nèi)嵌除錯(cuò)模塊在除錯(cuò)模式中控制該第一目標(biāo)處理器；
除錯(cuò)信息存儲(chǔ)器，該除錯(cuò)信息存儲(chǔ)器在該除錯(cuò)模式中，儲(chǔ)存用以除錯(cuò)的除錯(cuò)信息，其中當(dāng)該第一目標(biāo)處理器運(yùn)作于該正常模式中時(shí)，該除錯(cuò)信息存儲(chǔ)器對(duì)該第一目標(biāo)處理器而言為不可見；
主除錯(cuò)端，具有除錯(cuò)軟件，該主除錯(cuò)端在該除錯(cuò)模式中利用該除錯(cuò)信息以對(duì)該程序代碼進(jìn)行除錯(cuò)；以及
在線除錯(cuò)橋接器，具有耦接至該第一內(nèi)嵌除錯(cuò)模塊的主除錯(cuò)模塊，該在線除錯(cuò)橋接器耦接于該第一目標(biāo)處理器與該主除錯(cuò)端之間，且用于橋接該第一目標(biāo)處理器與該主除錯(cuò)端之間所傳遞的信息。
2.如權(quán)利要求1所述的在線除錯(cuò)系統(tǒng)，還包含有
目標(biāo)系統(tǒng)存儲(chǔ)器，附加于該第一目標(biāo)處理器，在正常模式中該目標(biāo)系統(tǒng)存儲(chǔ)器用以儲(chǔ)存該程序代碼，其中，在該除錯(cuò)模式中，處理器地址空間的一部分被配置予該除錯(cuò)信息存儲(chǔ)器，并且在離開該除錯(cuò)模式時(shí)，該處理器地址空間的該部分再被映像回該目標(biāo)系統(tǒng)存儲(chǔ)器。
3.如權(quán)利要求1所述的在線除錯(cuò)系統(tǒng)，其中該除錯(cuò)信息存儲(chǔ)器被映像至對(duì)該第一目標(biāo)處理器為可見的實(shí)體地址空間，并且該除錯(cuò)信息存儲(chǔ)器僅用于指令擷取。
4.如權(quán)利要求1所述的在線除錯(cuò)系統(tǒng)，其中該除錯(cuò)信息存儲(chǔ)器被映像至對(duì)該第一目標(biāo)處理器為可見的實(shí)體地址空間，并且該除錯(cuò)信息存儲(chǔ)器用于指令擷取與數(shù)據(jù)存取。
5.如權(quán)利要求1所述的在線除錯(cuò)系統(tǒng)，其中該除錯(cuò)信息存儲(chǔ)器被映像至對(duì)該第一目標(biāo)處理器系為可見的虛擬地址空間，并且該除錯(cuò)軟件不需額外的地址轉(zhuǎn)譯即直接使用可通過該虛擬地址空間或除錯(cuò)使用者空間程序代碼存取的信息。
6.如權(quán)利要求1項(xiàng)所述的在線除錯(cuò)系統(tǒng)，另包含有
至少一個(gè)第二目標(biāo)處理器，每一第二目標(biāo)處理器分別具有第二內(nèi)嵌除錯(cuò)模塊，該至少一個(gè)第二目標(biāo)處理器通過在線除錯(cuò)鏈來耦接于該第一目標(biāo)處理器與該主除錯(cuò)模塊，其中該至少一個(gè)第二目標(biāo)處理器用來在正常模式中執(zhí)行該程序代碼中的程序代碼區(qū)段，并且每一第二目標(biāo)處理器的該第二內(nèi)嵌除錯(cuò)模塊用來在該除錯(cuò)模式中控制該第二目標(biāo)處理器；
其中該第一目標(biāo)處理器與該第二目標(biāo)處理器形成在線除錯(cuò)鏈；以及當(dāng)該第一目標(biāo)處理器處于該除錯(cuò)模式時(shí)，該第一目標(biāo)處理器傳輸一通知至該至少一個(gè)第二目標(biāo)處理器中的一個(gè)或多個(gè)第二目標(biāo)處理器以使該一個(gè)或多個(gè)第二目標(biāo)處理器處于該除錯(cuò)模式中。
7.如權(quán)利要求6所述的在線除錯(cuò)系統(tǒng)，其中該主除錯(cuò)端傳輸該通知至該第一目標(biāo)處理器以使該第一目標(biāo)處理器處于該除錯(cuò)模式中。
8.如權(quán)利要求6所述的在線除錯(cuò)系統(tǒng)，其中該第一目標(biāo)處理器在進(jìn)入該除錯(cuò)模式時(shí)、在除錯(cuò)模式中請(qǐng)求除錯(cuò)指令時(shí)、或者在被用來進(jìn)行該第一目標(biāo)處理器與該主除錯(cuò)端之間的數(shù)據(jù)轉(zhuǎn)移時(shí)，傳輸該通知至該主除錯(cuò)端。
9.如權(quán)利要求1所述的在線除錯(cuò)系統(tǒng)，其中該主除錯(cuò)端開啟該在線除錯(cuò)橋接器的該主除錯(cuò)模塊以及該第一目標(biāo)處理器的該內(nèi)嵌除錯(cuò)模塊之間的數(shù)據(jù)轉(zhuǎn)移，以傳輸信息至附加于該第一目標(biāo)處理器的目標(biāo)系統(tǒng)存儲(chǔ)器，并且該信息包含一特定尾綴的位型樣，其用以決定是否該主除錯(cuò)端所傳輸?shù)男畔⒁驯辉摰谝荒繕?biāo)處理器所接收。
10.如權(quán)利要求9所述的在線除錯(cuò)系統(tǒng)，其中該第一目標(biāo)處理器的該內(nèi)嵌除錯(cuò)模塊改變?cè)撎囟ㄎ簿Y的位型樣的內(nèi)容，并且當(dāng)該主除錯(cuò)端所傳輸?shù)男畔⒁殉晒Φ乇辉摰谝荒繕?biāo)處理器所接收時(shí)，回傳該特定尾綴的位型樣至該主除錯(cuò)模塊。
11.如權(quán)利要求9所述的在線除錯(cuò)系統(tǒng)，其中該主除錯(cuò)端所傳輸?shù)男畔橐粎^(qū)塊的數(shù)據(jù)，用以更新該目標(biāo)系統(tǒng)存儲(chǔ)器的至少一部分。
12.如權(quán)利要求1所述的在線除錯(cuò)系統(tǒng)，其中該第一目標(biāo)處理器另包含有至少一除錯(cuò)緩存器，以及在除錯(cuò)模式中，該除錯(cuò)緩存器對(duì)于該第一目標(biāo)處理器而言為只讀。
13.一種在線除錯(cuò)方法，包含有
提供至少一個(gè)第一目標(biāo)處理器，其具有內(nèi)嵌除錯(cuò)模塊與用以于實(shí)體與虛擬地址之間轉(zhuǎn)換地址的地址轉(zhuǎn)譯功能，其中，在正常模式中該第一目標(biāo)處理器執(zhí)行一程序代碼，以及在除錯(cuò)模式中使用該內(nèi)嵌除錯(cuò)模塊來控制該第一目標(biāo)處理器；
提供除錯(cuò)信息存儲(chǔ)器，以在該除錯(cuò)模式中儲(chǔ)存用以除錯(cuò)的除錯(cuò)信息，其中當(dāng)該第一目標(biāo)處理器運(yùn)作于該正常模式中時(shí)，該除錯(cuò)信息存儲(chǔ)器對(duì)該第一目標(biāo)處理器而言為不可見；
利用主除錯(cuò)端的除錯(cuò)軟件，并藉由使用該除錯(cuò)信息，在該除錯(cuò)模式中對(duì)該程序代碼進(jìn)行除錯(cuò)；以及
橋接該第一目標(biāo)處理器與該主除錯(cuò)端之間所傳遞的信息。
14.如權(quán)利要求13所述的在線除錯(cuò)方法，還包含有
提供在該正常模式中用以儲(chǔ)存該程序代碼的目標(biāo)系統(tǒng)存儲(chǔ)器，其中，在該除錯(cuò)模式中，處理器地址空間的一部分被配置予該除錯(cuò)信息存儲(chǔ)器，并且當(dāng)離開該除錯(cuò)模式時(shí)，該處理器地址空間的該部分再被映像回該目標(biāo)系統(tǒng)存儲(chǔ)器。
15.如權(quán)利要求13所述的在線除錯(cuò)方法，還包含有
映像該除錯(cuò)信息存儲(chǔ)器至對(duì)該第一目標(biāo)處理器為可見的實(shí)體地址空間，其中該除錯(cuò)信息存儲(chǔ)器僅用于指令擷取。
16.如權(quán)利要求13所述的在線除錯(cuò)方法，還包含有
映像該除錯(cuò)信息存儲(chǔ)器至對(duì)該第一目標(biāo)處理器為可見的實(shí)體地址空間，其中該除錯(cuò)信息存儲(chǔ)器系用于指令擷取與數(shù)據(jù)存取。
17.如權(quán)利要求13所述的在線除錯(cuò)方法，還包含有
映像該除錯(cuò)信息存儲(chǔ)器至對(duì)該第一目標(biāo)處理器為可見的虛擬地址空間；以及
不通過額外的地址轉(zhuǎn)譯來直接使用可通過該虛擬存儲(chǔ)器空間或除錯(cuò)使用者空間程序代碼存取的信息。
18.如權(quán)利要求13所述的在線除錯(cuò)方法，還包含有
提供至少一個(gè)第二目標(biāo)處理器，每一第二目標(biāo)處理器分別具有第二內(nèi)嵌除錯(cuò)模塊，其中該至少一個(gè)第二目標(biāo)處理器在該正常模式中執(zhí)行該程序代碼中的程序代碼區(qū)段，每一第二目標(biāo)處理器的該第二除錯(cuò)模塊在該除錯(cuò)模式中控制該第二目標(biāo)處理器，并且該第一目標(biāo)處理器與該第二目標(biāo)處理器通過在線除錯(cuò)鏈來耦接；以及
當(dāng)該第一目標(biāo)處理器處于該除錯(cuò)模式時(shí)，使用該第一目標(biāo)處理器來傳輸一通知至該至少一個(gè)第二目標(biāo)處理器中的一個(gè)或多個(gè)第二目標(biāo)處理器以使該一個(gè)或多個(gè)第二目標(biāo)處理器處于該除錯(cuò)模式中。
19.如權(quán)利要求18所述的在線除錯(cuò)方法，還包含有
利用該主除錯(cuò)端傳輸該通知至該第一目標(biāo)處理器以使該第一目標(biāo)處理器處于該除錯(cuò)模式中。
20.如權(quán)利要求18所述的在線除錯(cuò)方法，還包含有
利用該第一目標(biāo)處理器在進(jìn)入該除錯(cuò)模式時(shí)、在除錯(cuò)模式中請(qǐng)求除錯(cuò)指令時(shí)、或者在被用來進(jìn)行該第一目標(biāo)處理器與該主除錯(cuò)端之間的數(shù)據(jù)轉(zhuǎn)移時(shí)，傳輸該通知至該主除錯(cuò)端。
21.如權(quán)利要求13所述的在線除錯(cuò)方法，還包含有
初始化該在線除錯(cuò)橋接器的該主除錯(cuò)模塊以及該第一目標(biāo)處理器的該內(nèi)嵌除錯(cuò)模塊之間的數(shù)據(jù)轉(zhuǎn)移，以傳輸信息至附加于該第一目標(biāo)處理器的目標(biāo)系統(tǒng)存儲(chǔ)器，并且該信息包含一特定尾綴的位型樣，其用于決定是否該主除錯(cuò)端所傳輸?shù)脑撔畔⒁驯辉摰谝荒繕?biāo)處理器所接收。
22.如權(quán)利要求21所述的在線除錯(cuò)方法，還包含有
改變?cè)撎囟ㄎ簿Y的位型樣的內(nèi)容，并且當(dāng)該主除錯(cuò)端所傳輸?shù)脑撔畔⒁殉晒Φ乇辉摰谝荒繕?biāo)處理器所接收時(shí)，回傳該特定尾綴的位型樣至該主除錯(cuò)模塊。
23.如權(quán)利要求21所述的在線除錯(cuò)方法，其中該主除錯(cuò)端所傳輸?shù)脑撔畔⑾禐橐粎^(qū)塊的數(shù)據(jù)，用以更新該目標(biāo)系統(tǒng)存儲(chǔ)器的至少一部分。
24.如權(quán)利要求13所述的在線除錯(cuò)方法，其中該第一目標(biāo)處理器還包含有至少一個(gè)除錯(cuò)緩存器，以及于該除錯(cuò)模式中，該除錯(cuò)緩存器對(duì)于該第一目標(biāo)處理器而言為只讀。
全文摘要
本發(fā)明提供一種在線除錯(cuò)系統(tǒng)，包含至少一個(gè)第一目標(biāo)處理器、除錯(cuò)信息存儲(chǔ)器、主除錯(cuò)端以及在線除錯(cuò)橋接器。該第一目標(biāo)處理器具有內(nèi)嵌除錯(cuò)模塊，且該第一目標(biāo)處理器在正常模式中，執(zhí)行程序代碼，其中該第一內(nèi)嵌除錯(cuò)模塊在除錯(cuò)模式中，控制該第一目標(biāo)處理器。該除錯(cuò)信息存儲(chǔ)器在除錯(cuò)模式中儲(chǔ)存用以進(jìn)行除錯(cuò)的信息。該主除錯(cuò)端具有除錯(cuò)軟件，利用除錯(cuò)信息，對(duì)該程序代碼進(jìn)行除錯(cuò)。該在線除錯(cuò)橋接器具有主除錯(cuò)模塊，且該在線除錯(cuò)橋接器耦接于該第一目標(biāo)處理器與該主除錯(cuò)端之間，用以橋接該第一目標(biāo)處理器與該主除錯(cuò)端間所傳遞的信息。
文檔編號(hào)G06F11/36GK101727387SQ200910004438
公開日2010年6月9日 申請(qǐng)日期2009年2月25日 優(yōu)先權(quán)日2008年10月15日
發(fā)明者施淵源, 賴吉昌 申請(qǐng)人:晶心科技股份有限公司