專利名稱：高幀頻高分辨率cmos成像系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高幀頻高分辨率成像系統(tǒng)，尤其涉及一種具有圖像存儲 功能的高分辨率高幀頻成像系統(tǒng)。
背景技術(shù)：
高幀頻成像系統(tǒng)可以很好反映出研究對象的細節(jié)運動過程，從而獲得一 些有價值的信息，在碰撞試驗研究、等離子體物理研究、爆炸現(xiàn)象研究、戰(zhàn) 場偵查等領(lǐng)域有廣泛應(yīng)用。要獲得高速影像， 一般釆用兩種途徑， 一種是通 過精確同步控制技術(shù)，拍攝感興趣時間發(fā)生時刻的單幀圖像。另一種是在連 續(xù)的膠片或底片上，以非常高的速度進行曝光，記錄時間發(fā)生的全過程。利
用膠片作為記錄介質(zhì)的方式就是高速攝影方式。除少數(shù)對于空間分辨率要求 極高的應(yīng)用外，目前發(fā)展的CCD (Charge Coupled Device,電荷耦合器件)、 CMOS (Complementary Meta卜0xide-Semiconductor,互補型金屬氧化物)數(shù) 字式圖像釆集技術(shù)已經(jīng)成為主流來代替膠片進行圖像數(shù)據(jù)的獲取。
目前，攝像機的關(guān)鍵光學(xué)器件有CCD與CMOS兩種，高分辨率的以CMOS 為主流，高靈敏度的以CCD為主流。CCD器件比CMOS器件的量子效率高，并 比CMOS器件更容易做到100%填充，因而CCD具有更高的靈敏度，但CCD在 電荷輸出時都需要經(jīng)過一個"放大器"或幾個"放大器"(單端口輸出與多端 口輸出)，大大制約了其工作速度，影響幀頻的提高。CMOS器件的每個成像 單元都有自己的轉(zhuǎn)換輸出電路,直接輸出數(shù)字化圖像數(shù)據(jù)，可以極大的提高 數(shù)據(jù)輸出速度并簡化視頻處理電路，適于高分辨率高幀頻成像系統(tǒng)的應(yīng)用。高幀頻成像系統(tǒng)的海量數(shù)據(jù)存儲與釆集一直是設(shè)計的技術(shù)瓶頸。對于
500幀以上的高速成像系統(tǒng)，它要求在2ms以內(nèi)處理一整幀的圖像數(shù)據(jù)，在分辨率大于1000 x 1000時，其數(shù)據(jù)量超過5Gbps，實時處理難度很大，需要采用其它方法。目前巿場上的高幀頻攝像機的圖像數(shù)據(jù)釆集一般是先釆用高速海量數(shù)據(jù)緩存單元對圖像數(shù)據(jù)進行緩存，而后通過計算機慢速釆集，最后進行處理顯示的方法完成的，這種方法原理簡單，雖不能實時處理高幀頻圖像，對于高分辨率高速成像系統(tǒng)是唯一可行的方法。

發(fā)明內(nèi)容
為解決現(xiàn)有高幀頻攝像機的分辨率不高且海量數(shù)據(jù)無法實時處理的問題，本發(fā)明利用高分辨率CMOS圖像傳感器建立高幀頻成像系統(tǒng)，利用高速圖像存儲單元實時存儲高幀頻高分辨率圖像數(shù)據(jù)，從而提供一種具有全分辨、幀頻達到500幀/秒的高幀頻高分辨率CMOS成像系統(tǒng)。
本發(fā)明的技術(shù)解決方案是
一種高幀頻高分辨率CMOS成像系統(tǒng)，包括鏡頭、CMOS攝像機和計算機，其特點在于所述CMOS攝像機包括高速CMOS傳感器芯片、緩沖與電源單元、CPLD控制單元、地址與數(shù)據(jù)總線單元、高速存儲單元，所述CPLD控制單元產(chǎn)生驅(qū)動時序用于驅(qū)動高速CMOS傳感器芯片，所述CPLD控制單元產(chǎn)生同步控制信號用于控制緩沖與電源單元和地址與數(shù)據(jù)總線單元的數(shù)據(jù)傳輸，所述CPLD控制單元用于控制高速存儲單元的存儲陣列數(shù)據(jù)端口狀態(tài)；所述高速CMOS傳感器芯片產(chǎn)生的數(shù)字圖像數(shù)據(jù)送入緩沖與電源單元，所述緩沖與電源單元用于將緩沖后的數(shù)字圖像數(shù)據(jù)送入地址與數(shù)據(jù)總線單元，所述地址與數(shù)據(jù)總線單元用于將緩沖與電源單元送來的數(shù)字圖像數(shù)據(jù)傳輸?shù)礁咚俅鎯卧?；所述緩沖與電源單元用于將220V交流電源變?yōu)?V直流電源后向高速CMOS傳感器芯片供電；所述地址與數(shù)據(jù)總線單元包括地址總線和數(shù)據(jù)總線，所述地址總線用于對高速存儲單元進行尋址從而進行讀寫的操作，所述數(shù)據(jù)總線用于連接計算機和CMOS攝像機以及傳輸數(shù)字圖像數(shù)據(jù)和同步控制信
號；所述高速存儲單元用于CMOS成像單元輸出數(shù)據(jù)的高速存儲，其寫時序
由控制單元產(chǎn)生，其讀時序由計算機軟件進行配置產(chǎn)生。
上述高速CMOS傳感器芯片可釆用高速CMOS傳感器器件PB-MV13; CPLD控制單元為CPLD器件XC95144XL;高速存儲單元為SRAM器件61LV12816-15存儲陣列；緩沖單元為74LVTH16244芯片。
本發(fā)明所具有的優(yōu)點
1、 本發(fā)明通過釆用高速高分辨率CMOS芯片實現(xiàn)了高幀頻CMOS攝像機的高分辨率，分辨率為1280 x 1024，解決了高幀頻攝像機分辨率較低的難題，使高分辨率高速圖像診斷成為可能。
2、 本發(fā)明在全分辨(1280 x 1024)時可以達到500幀/秒的工作速度，在ROI方式工作時幀頻可以達到10000幀/秒以上(分辨率小于51 x 1280時)，幀頻與分辨率有關(guān)，為1024 +垂直分辨率>< 500幀/秒，例如，在分辨率為1280 x 128時，幀頻為1024 + 128 x 500 - 4000幀/秒。兩種工作方式可以通
過選擇系統(tǒng)模式實現(xiàn)，使用簡單方便。
3、 通過釆用高速圖像存儲單元實時存儲高幀頻圖像數(shù)據(jù)，解決了高速圖像數(shù)據(jù)存儲的困難，并設(shè)計了易于擴展功能的接口，可根據(jù)需要設(shè)計不同功能的高幀頻高分辨率CMOS攝像機，如外部同步觸發(fā)，曝光時間選擇，窗
口區(qū)域選擇等，具有更好的使用靈活性。附圖及其說明
附

圖1是本發(fā)明高幀頻髙分辨率CMOS成像系統(tǒng)的總體結(jié)構(gòu)示意圖；附圖2是本發(fā)明CMOS攝像機的電路結(jié)構(gòu)示意其中1-鏡頭，2-CMOS攝像機，21-高速CMOS傳感器芯片，22-緩沖與電源單元，23-CPLD控制單元，24-地址與數(shù)據(jù)總線單元，241-數(shù)據(jù)總線，
25-高速存儲單元，3-電源接口， 5-計算機。
具體實施例方式
本發(fā)明高幀頻高分辨率CMOS成像系統(tǒng)參見附圖1，包括鏡頭、CM0S攝像機、計算機及系統(tǒng)軟件組成，鏡頭與CMOS攝像機連接，220V電源通過電源接口 3與CMOS攝像機2連接以提供電源，圖像數(shù)據(jù)通過數(shù)據(jù)總線241與計算機5相連，把圖像數(shù)據(jù)傳輸?shù)接嬎銠C5，計算機通過數(shù)據(jù)采集卡釆集所需要的圖像數(shù)據(jù)。CMOS攝像機的結(jié)構(gòu)參見附圖2,包括高速CMOS傳感器芯片、緩沖與電源單元、CPLD控制單元、地址與數(shù)據(jù)總線單元、高速存儲單元。高速CMOS傳感器芯片是系統(tǒng)的成像部件，它是系統(tǒng)的"眼睛"，能夠捕獲高速運動物體的圖像，其電路輸出為數(shù)字信號圖像數(shù)據(jù)。CPLD控制單元23是系統(tǒng)的"大腦，，，由它協(xié)調(diào)整個成像系統(tǒng)的工作。高速存儲單元25主要由靜態(tài)存儲器SRAM與緩沖電路組成，它負責記錄高速CMOS傳感器芯片21輸出的圖像數(shù)據(jù)，為計算機釆集、處理圖像數(shù)據(jù)做準備。計算機內(nèi)設(shè)置有數(shù)據(jù)釆集卡與釆集接口電路，其完成對高速存儲單元存儲的圖像數(shù)據(jù)的釆集與傳輸控制指令的工作。系統(tǒng)軟件完成對硬件電路控制并把數(shù)據(jù)釆集卡與釆集接口電路釆集到的數(shù)據(jù)進行處理與顯示，重現(xiàn)成像單元捕獲的圖像。
高速CMOS傳感器芯片由CMOS圖像傳感器、控制電路、電源和外圍電路組成，其中CMOS圖像傳感器使用原PhotoBit公司的高速CMOS傳感器器件PB-MV13，它能提供500fps (frame per second)的工作速度，具有高速、高分辨率和髙速圖像釆集能力；其驅(qū)動時序由CPLD控制單元產(chǎn)生；控制電路由Xilinx公司的CPLD器件XC95144XL-10構(gòu)成，電源釆用TI公司的UCC383提供3. 3V的標準數(shù)字與模擬電源，用以提供CMOS圖像傳感器所需的電源，外圍電路提供CMOS傳感器的電氣連接、數(shù)據(jù)輸出接口和控制信號接口，構(gòu)
6成成像單元的硬件結(jié)構(gòu)。
CPLD控制單元的CPLD器件采用Xilinx公司的XC95144XL器件，時序 軟件利用Xilinx ISE8. 1編寫。圖像傳感器產(chǎn)生的數(shù)字圖像數(shù)據(jù)經(jīng)緩沖單元 傳輸至地址與數(shù)據(jù)總線單元，在控制單元的控制下傳輸?shù)礁咚俅鎯卧?br> 緩沖與電源單元的緩沖電路釆用TI公司的74LVTH16244芯片，由控制單 元進行同步控制，主要作用為減少數(shù)據(jù)總線及后端電路對CMOS傳感器的沖擊 與影響，達到保護圖像傳感器的目的；緩沖與電源單元的電源電路使用220V 交流輸入開關(guān)電源模塊，輸出為5V直流電源，經(jīng)濾波后提供給CMOS攝像機。
地址與數(shù)據(jù)總線單元包括地址總線與數(shù)據(jù)總線，地址總線用于對高速存 儲單元進行尋址從而進行讀寫的操作，數(shù)據(jù)總線主要用于傳輸圖像數(shù)據(jù)與同 步控制信號，同時計算機也通過數(shù)據(jù)總線與CMOS攝像機相連。
高速存儲單元由存儲器、同步控制電路與外圍電路組成；高速存儲單元 釆用ISSI公司SRAM器件61LV12816-15組成存儲陣列完成對高速CM0S傳感 器芯片輸出數(shù)據(jù)的存儲。存儲陣列數(shù)據(jù)端口與數(shù)據(jù)總線相連，通過控制單元 控制其端口狀態(tài)。存儲單元的寫時序由控制單元產(chǎn)生，讀時序通過計算機軟 件進行配置產(chǎn)生。
釆集軟件釆用VO+編寫，具有以下幾個功能l.傳輸計算機指令到采集 單元，對系統(tǒng)硬件進行控制；2.配置數(shù)據(jù)釆集卡，釆集處理SRAM存儲的數(shù)據(jù)； 3進行簡單的圖像處理與分析；4.對所釆集數(shù)據(jù)的硬盤存儲與圖像恢復(fù)顯示。
權(quán)利要求
1、一種高幀頻高分辨率CMOS成像系統(tǒng)，包括鏡頭(1)、CMOS攝像機(2)和計算機(5)，其特征在于所述CMOS攝像機(2)包括高速CMOS傳感器芯片(21)、緩沖與電源單元(22)、CPLD控制單元(23)、地址與數(shù)據(jù)總線單元(24)、高速存儲單元(25)，所述CPLD控制單元(23)產(chǎn)生驅(qū)動時序用于驅(qū)動高速CMOS傳感器芯片(21)，所述CPLD控制單元(23)產(chǎn)生同步控制信號用于控制緩沖與電源單元(22)和地址與數(shù)據(jù)總線單元(24)的數(shù)據(jù)傳輸，所述CPLD控制單元(23)用于控制高速存儲單元(25)的存儲陣列數(shù)據(jù)端口狀態(tài)；所述高速CMOS傳感器芯片(21)產(chǎn)生的數(shù)字圖像數(shù)據(jù)送入緩沖與電源單元(22)，所述緩沖與電源單元(22)用于將緩沖后的數(shù)字圖像數(shù)據(jù)送入地址與數(shù)據(jù)總線單元(24)，所述地址與數(shù)據(jù)總線單元(24)用于將緩沖與電源單元(22)送來的數(shù)字圖像數(shù)據(jù)傳輸?shù)礁咚俅鎯卧?25)；所述緩沖與電源單元(22)用于將220V交流電源變?yōu)?V直流電源后向高速CMOS傳感器芯片(21)供電；所述地址與數(shù)據(jù)總線單元(24)包括地址總線和數(shù)據(jù)總線(241)，所述地址總線(242)用于對高速存儲單元(25)進行尋址從而進行讀寫的操作，所述數(shù)據(jù)總線(241)用于連接計算機(5)和CMOS攝像機(2)以及傳輸數(shù)字圖像數(shù)據(jù)和同步控制信號；所述高速存儲單元(25)用于CMOS成像單元輸出數(shù)據(jù)的高速存儲，其寫時序由控制單元產(chǎn)生，其讀時序由計算機軟件進行配置產(chǎn)生。
2、 根據(jù)權(quán)利要求l所述的成像系統(tǒng)，其特征在于所述高速CMOS傳感 器芯片(21)采用高速CMOS傳感器器件PB-MV13; CPLD控制單元(")為 CPLD器件XC95144XL;高速存儲單元為SRAM器件61LV12816-15存儲陣列； 緩沖單元為74LVTH16244芯片。
全文摘要
本發(fā)明高分辨率高幀頻成像系統(tǒng)，包括鏡頭、CMOS攝像機和計算機，CMOS攝像機包括高速CMOS傳感器芯片、緩沖與電源單元、CPLD控制單元、地址與數(shù)據(jù)總線單元和高速存儲單元，通過采用高速高分辨率CMOS芯片實現(xiàn)了CMOS攝像機1280×1024的分辨率，通過采用高速圖像存儲單元實時存儲高幀頻圖像數(shù)據(jù)，具有高分辨率和高速圖像數(shù)據(jù)存儲的優(yōu)點；另外，本發(fā)明在全分辨(1280×1024)時可以達到500幀/秒的工作速度，在ROI方式工作時幀頻可以達到10000幀/秒以上(分辨率小于51×1280時)，兩種工作方式可以通過選擇系統(tǒng)模式實現(xiàn)，使用簡單方便。
文檔編號G06T1/00GK101540825SQ20091002120
公開日2009年9月23日 申請日期2009年2月20日 優(yōu)先權(quán)日2009年2月20日
發(fā)明者夏驚濤, 孫鳳榮, 李斌康, 楊少華, 郭明安, 陳彥麗 申請人:西北核技術(shù)研究所