專利名稱：無(wú)源超高頻射頻識(shí)別芯片模擬前端電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子電路技術(shù)領(lǐng)域，涉及無(wú)源超高頻射頻識(shí)別(UHF RFID)芯片模擬 前端電路，可用于無(wú)源超高頻射頻識(shí)別芯片。
背景技術(shù)：
射頻識(shí)別(RFID)包括將唯一的識(shí)別信息存儲(chǔ)到IC芯片中，以及使用射頻識(shí)別、 追蹤或者管理附著于此IC芯片的物體的技術(shù)。RFID系統(tǒng)基本結(jié)構(gòu)包括RFID標(biāo)簽，用 于存儲(chǔ)唯一的識(shí)別信息；以及RFID讀取器，用于讀取或?qū)懭氪鎯?chǔ)于標(biāo)簽的信息。
圖1是現(xiàn)有的RFID系統(tǒng)的基本結(jié)構(gòu)，其中讀寫器按照一定的編碼方式發(fā)送包含命 令的激勵(lì)信號(hào)，標(biāo)簽從激勵(lì)信號(hào)中獲取能量并解碼來(lái)自讀寫器的信息，同時(shí)根據(jù)解碼 結(jié)果對(duì)讀寫器命令做出響應(yīng)，以反向散射的方式將信號(hào)傳遞給讀寫器。讀寫器接收并 解碼標(biāo)簽的反向散射信號(hào)，從而完成和芯片的一次通信。
在IS0/IEC18000-6C標(biāo)準(zhǔn)中對(duì)讀寫器發(fā)送命令的編碼方式以及標(biāo)簽的響應(yīng)方式都 做了詳細(xì)的規(guī)定。讀寫器R》標(biāo)簽T鏈路應(yīng)采用PIE編碼方式。Tari為讀寫器對(duì)標(biāo)簽 發(fā)信的基準(zhǔn)時(shí)間間隔，其值即為數(shù)據(jù)0的持續(xù)時(shí)間。讀寫器應(yīng)以前同步碼或幀同步開(kāi) 始所有I^〉T通信。前同步碼應(yīng)先于Query命令，表明盤存周期的開(kāi)始。其它命令則以 幀同步開(kāi)始。
圖2示出了 ISO/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的PIE編碼，其中數(shù)據(jù)0和數(shù)據(jù)1由不 同長(zhǎng)度的高電平和一定長(zhǎng)度的低電平PW構(gòu)成。數(shù)據(jù)0的長(zhǎng)度為Tari，數(shù)據(jù)1的長(zhǎng)度 介于1. 5Tari與2Tari之間。Tari的長(zhǎng)度介于6. 5us與25us之間，該長(zhǎng)度與讀寫器 的具體實(shí)現(xiàn)有關(guān)。
圖3示出了 IS0/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的前同步碼和幀同步。其中，圖(a)為 前同步碼，由固定長(zhǎng)度的起始分界符(delimiter )、數(shù)據(jù)0 (Tari )、 R=〉T校準(zhǔn)符(RTcal) 和Tz〉R校準(zhǔn)符(TRcal)組成；圖(b)為幀同步，由固定長(zhǎng)度的起始分界符(delimiter)、 數(shù)據(jù)0 (Tari)和R=〉T校準(zhǔn)符(RTcal)組成。讀寫器利用啟動(dòng)盤存周期的Query命令 的前同步碼中的TRcal和有效載荷中的分頻率(DR)來(lái)規(guī)定標(biāo)簽的反向散射鏈路頻率。 公式(1)規(guī)定了反向散射鏈路頻率(BLF)、 TRcal和DR之間的關(guān)系。標(biāo)簽測(cè)定TRcal的 長(zhǎng)度，計(jì)算BLF,并將其T》R鏈路速率調(diào)節(jié)至等于BLF。目前，公知的無(wú)源UHF RFID芯片基本結(jié)構(gòu)由模擬前端電路、數(shù)字基帶電路、存儲(chǔ) 器構(gòu)成。圖4是傳統(tǒng)的無(wú)源UHF RFID芯片基本結(jié)構(gòu)。
參照?qǐng)D4，傳統(tǒng)的無(wú)源UHF RFID芯片結(jié)構(gòu)包括模擬前端電路410、數(shù)字基帶電 路420和存儲(chǔ)器430。其中，模擬前端電路410包括電荷泵電路411、電源管理電路 412、解調(diào)電路413、調(diào)制電路414和時(shí)鐘產(chǎn)生電路415;數(shù)字基帶電路420包括邏 輯控制單元421、反向散射時(shí)鐘判斷模塊422、計(jì)數(shù)器423和數(shù)字比較器424;存儲(chǔ)器 430，通常為讀寫的EEPROM或者M(jìn)TP。
電荷泵電路411從天線所接收的讀寫器發(fā)射的高頻載波中獲取能量，并通過(guò)電源 管理電路412為芯片其它電路提供電源；時(shí)鐘產(chǎn)生電路415利用電源管理電路412提 供的電源產(chǎn)生頻率為1.92M或1.28M的時(shí)鐘信號(hào)，提供給數(shù)字基帶電路420;同時(shí)， 解調(diào)電路413從天線接收的高頻載波中將讀寫器發(fā)送的信號(hào)解調(diào)出來(lái)，并將解調(diào)出的 PIE信號(hào)傳遞給計(jì)數(shù)器423;計(jì)數(shù)器423在時(shí)鐘產(chǎn)生電路415產(chǎn)生的時(shí)鐘信號(hào)的控制下， 對(duì)解調(diào)電路413解調(diào)出的信號(hào)進(jìn)行計(jì)數(shù)，并將計(jì)數(shù)結(jié)果通過(guò)數(shù)字比較器424進(jìn)行判斷， 完成對(duì)解調(diào)電路413所解調(diào)出的信號(hào)的解碼；反向散射時(shí)鐘判斷模塊422根據(jù)數(shù)字比 較器的比較結(jié)果以及邏輯控制單元的控制，對(duì)時(shí)鐘產(chǎn)生電路415產(chǎn)生的時(shí)鐘信號(hào)進(jìn)行 分頻，產(chǎn)生符合IS0/IEC18000-6C標(biāo)準(zhǔn)的反向散射鏈路頻率BLF;邏輯控制單元421 根據(jù)數(shù)字比較器424的解碼結(jié)果來(lái)判斷讀寫器所發(fā)送的命令，并根據(jù)判斷的命令利用 BLF對(duì)需要返回給讀寫器的數(shù)據(jù)進(jìn)行編碼，產(chǎn)生反向散射編碼信號(hào)，來(lái)控制調(diào)制電路 414，通過(guò)改變芯片的阻抗來(lái)改變天線返回至讀寫器的信息，從而完成和讀寫器的一次 通信。
這種結(jié)構(gòu)的電路存在的問(wèn)題是
1) 利用頻率為1. 92M或1. 28M的時(shí)鐘信號(hào)對(duì)解調(diào)電路413解調(diào)出的PIE信號(hào)進(jìn) 行計(jì)數(shù)來(lái)實(shí)現(xiàn)解碼，導(dǎo)致芯片功耗較大，降低了芯片的讀寫距離；
2) 在芯片中時(shí)鐘產(chǎn)生電路415產(chǎn)生的時(shí)鐘頻率與制造工藝以及芯片工作環(huán)境有 關(guān)，不同批次的芯片在不同的工作環(huán)境下產(chǎn)生的時(shí)鐘頻率會(huì)有不同。這會(huì)導(dǎo)致不同芯 片或同一芯片在不同工作環(huán)境下對(duì)于同一 TRcal計(jì)數(shù)得到的計(jì)數(shù)值不同，由此判斷得 到的BLF會(huì)有不同。這需要在讀寫器與芯片的通信開(kāi)始時(shí)利用起始定界符delimiter 對(duì)時(shí)鐘電路進(jìn)行頻率校準(zhǔn)，會(huì)降低芯片的讀寫速率。本發(fā)明的目的在于克服上述已有技術(shù)的不足，提出了一種無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，以降低芯片功耗，提高芯片讀取速率以及讀寫距離，增強(qiáng)芯片對(duì)制造工藝以及不同環(huán)境的適應(yīng)能力。
為實(shí)現(xiàn)上述目的，本發(fā)明的無(wú)源超高頻射頻識(shí)別芯片模擬前端電路包括電荷泵電路、電源管理電路、解調(diào)電路和調(diào)制電路，該電荷泵電路、解調(diào)電路和調(diào)制電路的輸入端與天線連接，電荷泵電路的輸出端與電源管理電路連接，電源管理電路的輸出端與芯片的其它電路相連，解調(diào)電路的輸出端連接有模擬解碼控制電路，以產(chǎn)生控制邏輯；模擬解碼控制電路的輸出端連接有解碼及反向散射鏈路頻率生成電路，以完成PIE信號(hào)的解碼以及產(chǎn)生反向散射鏈路頻率。
所述的解碼與反向散射鏈路頻率生成電路包括弛張振蕩器、第二積分器、反相器
和第二比較器，該弛張振蕩器的輸入端連接有第三積分器和第一寄存器；第一寄存器的輸入端連接有第二寄存器和第一比較器；第一比較器的輸入端連接有第一積分器；弛張振蕩器的輸出端、第二寄存器的輸出端和第二比較器的輸出端作為模擬前端電路的輸出；
所述的第一積分器的輸入端與模擬解碼控制電路的第二輸出端相連，第一積分器的第一輸出端與第一比較器的反向輸入端相連，第一積分器的第二輸出端與第二比較器的反向輸入端相連；
所述的第二積分器的第一輸入端與輸入的PIE信號(hào)相連，第二積分器的第二輸入端與反相器的輸出端相連，第二積分器的輸出端與第一比較器的同相輸入端以及第二比較器的同相輸入端相連；
所述的第一比較器的輸出端與第一寄存器的第二輸入端以及第二寄存器的第二輸入端相連；
所述的第三積分器的輸入端與模擬解碼控制電路的第一輸出端相連，第三積分器的輸出端與弛張振蕩器的第一輸入端相連；
所述的弛張振蕩器的第二輸入端與第一寄存器的輸出端相連；
所述的模擬解碼控制電路的第三輸出端與第二寄存器的第一輸入端相連，模擬解碼控制電路的第四輸出端與第一寄存器的第一輸入端相連；所述的模擬解碼控制電路產(chǎn)生的控制邏輯如下
1)檢測(cè)到讀寫器發(fā)送命令的第一個(gè)下降沿，判定檢測(cè)到起始分界符delimiter,命令開(kāi)始，將第一寄存器以及第二寄存器置O;2) 檢測(cè)到起始分界符delimiter之后的第一個(gè)上升沿，在其第二輸出端產(chǎn)生使能信號(hào)；
3) 檢測(cè)到起始分界符delimiter之后的第一個(gè)下降沿，將其第二輸出端的使能信號(hào)取反；
4) 檢測(cè)到起始分界符delimiter之后的第二個(gè)下降沿，在其第一輸出端產(chǎn)生使能信號(hào)；
5) 檢測(cè)到起始分界符delimiter之后的第三個(gè)下降沿，將其第一輸出端的使能信號(hào)取反；若此時(shí)第一比較器的輸出為1，則將第一比較器的輸出分別寫入第一寄存器和第二寄存器；若此時(shí)第一比較器的輸出為0，則檢測(cè)第二寄存器保存的數(shù)據(jù)，如果第二寄存器保存的數(shù)據(jù)為0，則將第一比較器的輸出結(jié)果分別寫入第一寄存器和第二寄存器；如果第二寄存器保存的數(shù)據(jù)為1，則將第一比較器的輸出結(jié)果寫入第一寄存器。
本發(fā)明由于利用模擬解碼控制電路檢測(cè)PIE信號(hào)產(chǎn)生控制邏輯控制第一積分器在設(shè)定的時(shí)間內(nèi)積分產(chǎn)生與Tari的高電平長(zhǎng)度相關(guān)的兩個(gè)電壓，通過(guò)PIE信號(hào)控制第二積分器在PIE信號(hào)的高電平時(shí)積分，在PIE信號(hào)的低電平時(shí)復(fù)位，并將第二積分器的積分產(chǎn)生的電壓與第一積分器積分產(chǎn)生的兩個(gè)電壓進(jìn)行比較，完成了對(duì)PIE信號(hào)的解碼以及對(duì)前同步碼和幀同步的判斷，因而無(wú)需高頻時(shí)鐘對(duì)PIE信號(hào)進(jìn)行計(jì)數(shù)來(lái)解碼，降低了電路的功耗，增加了芯片的工作距離；同時(shí)由于采用模擬解碼控制電路控制第三積分器在設(shè)定的時(shí)間內(nèi)積分，并根據(jù)第一比較器的結(jié)果產(chǎn)生使能信號(hào)寫入第一寄存器，通過(guò)第三積分器積分產(chǎn)生的電壓以及第一寄存器保存的數(shù)據(jù)控制弛張振蕩器，因而可以在模擬前端電路的輸出端直接得到符合IS0/IEC18000-6C標(biāo)準(zhǔn)的反向散射鏈路頻率，無(wú)需進(jìn)行頻率校準(zhǔn)，提高了芯片的讀取速率，增強(qiáng)了芯片對(duì)不同工作環(huán)境的適應(yīng)能力。


圖1是現(xiàn)有RFID系統(tǒng)的基本結(jié)構(gòu)圖2是IS0/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的PIE編碼圖；圖3是ISO/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定同步碼圖；圖4是現(xiàn)有的UHF RFID芯片的整體結(jié)構(gòu)圖；圖5是本發(fā)明應(yīng)用的無(wú)源UHF RFID芯片整體結(jié)構(gòu)圖6是本發(fā)明的模擬解碼控制電路與解碼及反向散射鏈路頻率生成電路的結(jié)構(gòu)圖；圖7是圖5中模擬解碼控制電路產(chǎn)生的模擬解碼控制邏輯示意圖；圖8是圖6中第三積分器的結(jié)構(gòu)圖；圖9是圖6中弛張振蕩器的結(jié)構(gòu)圖。
具體實(shí)施例方式
參照?qǐng)D5，本發(fā)明應(yīng)用的無(wú)源UHF RFID芯片結(jié)構(gòu)包括模擬前端電路510、數(shù)字基帶電路520和存儲(chǔ)器530。其中
模擬前端電路510用于產(chǎn)生芯片工作電源，完成對(duì)讀寫器發(fā)送命令的解碼以及生成反向散射鏈路頻率BLF，同時(shí)根據(jù)數(shù)字基帶電路520的控制來(lái)改變芯片阻抗，該電路包括電荷泵電路511、電源管理電路512、解調(diào)電路513、調(diào)制電路514、模擬解碼控制電路515和解碼及反向散射鏈路頻率生成電路516,該電荷泵電路511的輸入端與天線相連；電源管理電路512的輸入端與電荷泵電路511的輸出端相連，電源管理電路512的輸出端與芯片其它所有電路相連；解調(diào)電路513的輸入端與天線相連，解調(diào)電路513的輸出端和模擬解碼控制電路515的輸入端以及解碼及反向散射鏈路頻率生成電路516的輸入端相連。電荷泵電路511從天線所接收的來(lái)自讀寫器發(fā)射的高頻載波中獲取能量，并通過(guò)電源管理電路512為芯片其它電路提供電源；解調(diào)電路513從天線接收的高頻載波中將讀寫器發(fā)送的命令解調(diào)出來(lái)，并將解調(diào)出的P工E信號(hào)傳遞給模擬解碼控制電路515和解碼及反向散射鏈路頻率生成電路516;解碼及反向散射鏈路頻率生成電路516在模擬解碼控制電路515的控制下，完成對(duì)解調(diào)電路513所解調(diào)出的PIE信號(hào)的解碼，同時(shí)產(chǎn)生讀寫器要求的反向散射鏈路頻率BLF，提供給數(shù)字基帶電路520。
數(shù)字基帶電路520，用于根據(jù)模擬前端電路510解碼出來(lái)的數(shù)據(jù)判斷命令并在BLF控制下產(chǎn)生相應(yīng)的反向散射編碼數(shù)據(jù)；該數(shù)字基帶電路520的第一輸入端、第二輸入端和第三輸入端分別與反向散射鏈路頻率生成電路516的第一輸出端0UT1、第二輸出端0UT2和第三輸出端OUT3相連，該數(shù)字基帶電路520的輸出端與調(diào)制電路514的輸出端相連；該數(shù)字基帶電路520用于根據(jù)解碼及反向散射鏈路頻率生成電路516產(chǎn)生的解碼數(shù)據(jù)來(lái)判斷讀寫器發(fā)送的命令，同時(shí)在解碼及反向散射鏈路頻率生成電路516產(chǎn)生的BLF的控制下，根據(jù)所判斷出的命令生成相應(yīng)的反向散射編碼數(shù)據(jù)控制調(diào)制電路514，改變芯片的阻抗，從而改變天線反向散射至讀寫器的信號(hào)，完成和讀寫器的通信；
存儲(chǔ)器530，采用可讀寫的EEPROM或者M(jìn)TP，用于存儲(chǔ)信息或由數(shù)字基帶電路520寫入信息。
參照?qǐng)D6，本發(fā)明的解碼及反向散射鏈路頻率生成電路516包括第一積分器611、
第二積分器612、第三積分器613、反相器614、第一比較器615、第二比較器616、第一寄存器617、第二寄存器618和弛張振蕩器619。其中
第一積分器611的輸入端與模擬解碼控制電路515的第二輸出端C2相連，第一積分器611的第一輸出端A1與第一比較器615的反向輸入端相連，第一積分器611的第二輸出端A2和第二比較器616的反向輸入端相連；
第二積分器612的第一輸入端Bl與輸入的PIE信號(hào)相連，第二積分器612的第二輸入端B2與反相器614的輸出端相連，第二積分器612的輸出端與第一比較器615的同相輸入端以及第二比較器616的同相輸入端相連；
第一比較器615的輸出端與第一寄存器617的第二輸入端F2以及第二寄存器618的第二輸入端E2相連；
第三積分器613的輸入端與模擬解碼控制電路515的第一輸出端C1相連，第三積分器613的輸出端與弛張振蕩器619的第一輸入端Dl相連；
第二寄存器618的第一輸入端El與模擬解碼控制電路515的第三輸出端C3相連，第一寄存器617的第一輸入端Fl與模擬解碼控制電路515的第四輸出端C4相連；
弛張振蕩器619的輸出端0UT1、第二寄存器618的輸出端0UT2和第二比較器616的輸出端0UT3作為該電路的輸出。
弛張振蕩器619的第二輸入端D2與第一寄存器617的輸出端相連。
參照?qǐng)D7，模擬解碼控制電路515的控制邏輯如下
時(shí)刻701，檢測(cè)到下降沿，將所有電路復(fù)位；
時(shí)刻702，檢測(cè)到命令開(kāi)始后的第一個(gè)上升沿，在其第二輸出端C2產(chǎn)生使能信號(hào)；時(shí)刻703，將其第二輸出端C2的使能信號(hào)取反；
時(shí)刻704，檢測(cè)到命令開(kāi)始后的第二個(gè)下降沿，在其第一輸出端Cl產(chǎn)生使能信號(hào)；時(shí)刻706，將其第一輸出端C1的使能信號(hào)取反；同時(shí)檢測(cè)第一寄存器617所保存的數(shù)據(jù)；如果第一寄存器617所保存的數(shù)據(jù)為1，則將第一比較器615的輸出寫入第二寄存器618;如果第一寄存器617所保存的數(shù)據(jù)為0，則將第一比較器615的輸出分別寫入第一寄存器617和第二寄存器618。
時(shí)刻708，命令結(jié)束，將第一寄存器617以及第二寄存器618復(fù)位。
參照?qǐng)D8，第三積分器613由電流源801、開(kāi)關(guān)管803和電容802依次串聯(lián)連接構(gòu)成。參照?qǐng)D9，弛張振蕩器619由電流源913、第一充放電回路911、第二充放電回路912、第一電容914、第二電容915、開(kāi)關(guān)管916、第三比較器921、第四比較器922和RS觸發(fā)器930構(gòu)成。如果電流源913的電流大小為I"第一電容914和第二電容915的大小均為C,，第三比較器921的反相輸入端和第四比較器922的反相輸入端D1的電壓為Vref3，則該結(jié)構(gòu)產(chǎn)生的時(shí)鐘頻率f滿足-
<formula>formula see original document page 10</formula>
在IS0/IEC18000-6C標(biāo)準(zhǔn)中，對(duì)圖2以及圖3中所示的命令中的各部分的長(zhǎng)度關(guān)系做了詳細(xì)的規(guī)定，它們滿足以下公式所列出的關(guān)系<formula>formula see original document page 10</formula>
其中，Tari、 data」、data—0、 TRcal、 RTcal和PW分別代表命令中對(duì)應(yīng)部分的長(zhǎng)度。
在ISO/IEC18000-6C標(biāo)準(zhǔn)中規(guī)定的PW的長(zhǎng)度與Tari長(zhǎng)度的關(guān)系為
<formula>formula see original document page 10</formula>
根據(jù)公式(3) - (7)，可以得到命令的各個(gè)部分之間的高電平長(zhǎng)度滿足公式(8)和公式(9)所示的關(guān)系。其中，Tari-PW、 data—1-PW、 TRcal-PW分別代表數(shù)據(jù)0、數(shù)據(jù)1和TRcal的高電平長(zhǎng)度。<formula>formula see original document page 10</formula>根據(jù)模擬解碼控制電路515的控制邏輯，本發(fā)明的模擬前端電路510的工作過(guò)程 如下-
電荷泵電路511從天線所接收的來(lái)自讀寫器發(fā)射的高頻載波中獲取能量，并通過(guò) 電源管理電路512為芯片其它電路提供電源；解調(diào)電路513從天線接收的高頻載波中 將讀寫器發(fā)送的命令解調(diào)出來(lái)，并將解調(diào)出的PIE信號(hào)傳遞給模擬解碼控制電路515 和解碼及反向散射鏈路頻率生成電路516;
時(shí)刻701，模擬解碼控制電路515檢測(cè)到解調(diào)電路513解調(diào)出的信號(hào)的下降沿， 判定檢測(cè)到delimiter,命令開(kāi)始，將所有電路復(fù)位；
時(shí)刻702，模擬解碼控制電路515檢測(cè)到delimiter之后的第一個(gè)上升沿，在其 第二輸出端C2產(chǎn)生使能信號(hào)，控制第一積分器611開(kāi)始積分；
同時(shí)，PIE信號(hào)控制第二積分器612在PIE信號(hào)的高電平期間積分；
時(shí)刻703，模擬解碼控制電路515檢測(cè)到delimiter之后的第一個(gè)下降沿，將其 第二輸出端C2的使能信號(hào)取反，控制第一積分器611停止積分；此時(shí)，第一積分器 611的第一輸出端Al與第二輸出端A2的輸出電壓分別為Vref2、 V工ef;此時(shí)第二積分 器612的輸出電壓為Vtari。根據(jù)公式(10)和公式(11)，設(shè)置Vref 、 Vref2和Vtari 滿足如下關(guān)系
(12)
3.脂"'< Fre/2 < 3.4FitoW
(13) 。
同時(shí)，PIE信號(hào)控制第二積分器612在PIE信號(hào)的低電平期間復(fù)位； 時(shí)刻704，模擬解碼控制電路515檢測(cè)到delimiter之后的第二個(gè)下降沿，在其 第一輸出端Cl產(chǎn)生使能信號(hào)，控制第三積分器613開(kāi)始積分；
時(shí)刻706，模擬解碼控制電路515檢測(cè)到delimiter之后的第三個(gè)下降沿，將其 第一輸出端Cl的使能信號(hào)取反，控制第三積分器613停止積分；若此時(shí)第一比較器 615的輸出為1，則判定檢測(cè)到TRCal，并將第一比較器615的輸出分別寫入第一寄存 器617和第二寄存器618;若此時(shí)第一比較器615的輸出為0，則檢測(cè)第二寄存器618 保存的數(shù)據(jù)，如果第二寄存器618保存的數(shù)據(jù)為0，則將第一比較器615的輸出分別 寫入第一寄存器617和第二寄存器618;如果第二寄存器618保存的數(shù)據(jù)為1，則將第 一比較器615的輸出寫入第一寄存器617。如果比較器的輸出結(jié)果為1時(shí)，第三積分 器613的電流-源801的電流大小為12，第三積分器613的電容802的大小為C2，第三 積分器613的輸出端的電壓為Vref3，則Vref3滿足Fi^/ 3 = ~^-
C2 (14)。
當(dāng)判斷到TRcal之后，設(shè)置弛張振蕩器的電流源電流L與第三積分器613的電流 源電流12滿足
/1=2><1^></2 (15)，
其中，DR為讀寫器發(fā)送的Query命令中的有效載荷中的分頻率；
設(shè)置弛張振蕩器中的充放電電容C,與第三積分器613的充電電容C2滿足
C'=C2 (16),
根據(jù)公式(2)和公式(14)-公式(16)，弛張振蕩器的輸出端0UT1的信號(hào)頻率f￡lk
輛足
C2 (17);
時(shí)刻706之后的PIE信號(hào)的每個(gè)下降沿，數(shù)字基帶電路520根據(jù)第二比較器616 的輸出端0UT3的輸出來(lái)判斷數(shù)據(jù)；如果第二比較器616的輸出端0UT3的輸出結(jié)果為 1，則判斷當(dāng)前碼元為數(shù)據(jù)l;如果第二比較器616的輸出端OUT3的輸出結(jié)果為0，則 判斷當(dāng)前碼元為數(shù)據(jù)0;同時(shí)，數(shù)字基帶電路520利用模擬前端電路510的輸出端OUT2 來(lái)判斷命令中所包含的是前同步碼還是幀同步，即可完成對(duì)讀寫器發(fā)送命令的判斷。 數(shù)字基帶電路520根據(jù)判斷出的命令利用模擬前端電路510的輸出端0UT1輸出的信號(hào) 生成相應(yīng)的反向散射編碼數(shù)據(jù)，來(lái)控制調(diào)制電路,514，改變芯片的阻抗，從而改變天 線反向散射至讀寫器的信號(hào)，完成和讀寫器的通信。
上述電路是本發(fā)明的一個(gè)具體實(shí)例，并不構(gòu)成對(duì)本發(fā)明的任何限制，顯然，本領(lǐng) 域的技術(shù)人員可以根據(jù)本發(fā)明的思想做出各種形式上的修改，但這些均在本發(fā)明的保 護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，包括電荷泵電路(511)、電源管理電路(512)、解調(diào)電路(513)和調(diào)制電路(514)，電荷泵電路(511)、解調(diào)電路(513)和調(diào)制電路(514)的輸入端與天線連接，電荷泵電路(511)的輸出端與電源管理電路(512)連接，電源管理電路(512)的輸出端與芯片的其它電路相連，其特征在于，解調(diào)電路(513)的輸出端連接有模擬解碼控制電路(515)，以產(chǎn)生控制邏輯；模擬解碼控制電路(515)的輸出端連接有解碼及反向散射鏈路頻率生成電路(516)，以完成PIE信號(hào)的解碼以及產(chǎn)生反向散射鏈路頻率。
2. 根據(jù)權(quán)利要求1所述的無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，其特征在于 解碼與反向散射鏈路頻率生成電路(516)，包括弛張振蕩器(619)、第二積分器(612)、 反相器(614)和第二比較器(616)，該弛張振蕩器(619)的輸入端連接有第三積分 器(613)和第一寄存器(617);第一寄存器(617)的輸入端連接有第二寄存器(618) 和第一比較器(615);第一比較器(615)的輸入端連接有第一積分器(611);弛張 振蕩器(619)的輸出端0UT1、第二寄存器(618)的輸出端0UT2和第二比較器(616) 的輸出端0UT3作為模擬前端電路的輸出。
3. 根據(jù)權(quán)利要求1或2所述的無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，其特征 在于第一積分器(611)的輸入端與模擬解碼控制電路(515)的第二輸出端(C2) 相連，第一積分器(611)的第一輸出端(Al)與第一比較器(615)的反向輸入端相 連，第一積分器(611)的第二輸出端(A2)與第二比較器(616)的反向輸入端相連。
4. 根據(jù)權(quán)利要求1或2所述的無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，其特征 在于第二積分器(612)的第一輸入端(Bl)與輸入的PIE信號(hào)相連，第二積分器(612)的第二輸入端(B2)與反相器(614)的輸出端相連，第二積分器(612)的 輸出端與第一比較器(615)的同相輸入端以及第二比較器(616)的同相輸入端相連。
5. 根據(jù)權(quán)利要求1或2所述的無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，其特征 在于第一比較器(615)的輸出端與第一寄存器(617)的第二輸入端(F2)以及第 二寄存器(618)的第二輸入端(E2)相連。
6. 根據(jù)權(quán)利要求1或2所述的無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，其特征 在于第三積分器(613)的輸入端與模擬解碼控制電路(515)的第一輸出端(Cl) 相連，第三積分器(613)的輸出端與弛張振蕩器(619)的第一輸入端(Dl)相連。
7. 根據(jù)權(quán)利要求1或2所述的無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，其特征在于弛張振蕩器(619)的第二輸入端(D2)與第一寄存器(617)的輸出端相連。
8. 根據(jù)權(quán)利要求1或2所述的無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，其特征 在于模擬解碼控制電路(515)的第三輸出端(C3)與第二寄存器(618)的第一輸 入端(El)相連，模擬解碼控制電路(515)的第四輸出端(C4)與第一寄存器(617) 的第一輸入端(Fl)相連。
9. 根據(jù)權(quán)利要求l所述的所述的無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，其特 征在于模擬解碼控制電路(515)產(chǎn)生的控制邏輯如下1) 檢測(cè)到讀寫器發(fā)送命令的第一個(gè)下降沿，判定檢測(cè)到起始分界符delimiter, 命令開(kāi)始，將第一寄存器(617)以及第二寄存器(618)置0;2) 檢測(cè)到起始分界符delimiter之后的第一個(gè)上升沿，在其第二輸出端(C2) 產(chǎn)生使能信號(hào)；3) 檢測(cè)到起始分界符delimiter之后的第一個(gè)下降沿，將其第二輸出端(C2) 的使能信號(hào)取反；4) 檢測(cè)到起始分界符delimiter之后的第二個(gè)下降沿，在其第--輸出端(Cl) 產(chǎn)生使能信號(hào)；5) 檢測(cè)到起始分界符delimiter之后的第三個(gè)下降沿，將其第一輸出端(Cl) 的使能信號(hào)取反；若此時(shí)第一比較器(615)的輸出為1，則將第一比較器(615)的 輸出分別寫入第一寄存器(617)和第二寄存器(618);若此時(shí)第一比較器(615)的 輸出為0，則檢測(cè)第二寄存器(618)保存的數(shù)據(jù)，如果第二寄存器(618)保存的數(shù) 據(jù)為0，則將第一比較器(615)的輸出結(jié)果分別寫入第一寄存器(617)和第二寄存 器(618);如果第二寄存器(618)保存的數(shù)據(jù)為1，則將第一比較器(615)的輸出 結(jié)果寫入第一寄存器(617)。
全文摘要
本發(fā)明公開(kāi)了一種無(wú)源超高頻射頻識(shí)別芯片模擬前端電路，主要解決現(xiàn)有電路解碼功耗較大及生成反向散射鏈路頻率時(shí)需要對(duì)時(shí)鐘頻率進(jìn)行校準(zhǔn)的問(wèn)題。本發(fā)明通過(guò)模擬解碼控制電路檢測(cè)輸入的PIE信號(hào)，控制第一積分器、第二積分器和第三積分器分別在設(shè)定的時(shí)間內(nèi)積分，并將第一積分器和第二積分器的積分結(jié)果通過(guò)比較器進(jìn)行比較，完成對(duì)PIE信號(hào)的解碼；在起始定界符delimiter之后的第三個(gè)下降沿，根據(jù)第一寄存器保存的數(shù)據(jù)以及第一比較器的輸出來(lái)產(chǎn)生使能信號(hào)，與第三積分器產(chǎn)生的電壓共同來(lái)控制弛張振蕩器，可得到讀寫器要求的反向散射鏈路頻率。本發(fā)明具有功耗低及無(wú)需進(jìn)行頻率校準(zhǔn)的優(yōu)點(diǎn)，可用于無(wú)源超高頻射頻識(shí)別芯片設(shè)計(jì)。
文檔編號(hào)G06K19/073GK101655923SQ20091002388
公開(kāi)日2010年2月24日 申請(qǐng)日期2009年9月11日 優(yōu)先權(quán)日2009年9月11日
發(fā)明者劉偉峰, 唐龍飛, 莊奕琪, 李小明, 釗 靳 申請(qǐng)人:西安電子科技大學(xué)