專利名稱：一種優(yōu)化數(shù)字信號(hào)處理芯片數(shù)據(jù)訪問(wèn)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)訪問(wèn)的方法，尤其是針對(duì)基于數(shù)字信號(hào)處理(DSP)芯片的實(shí) 時(shí)圖像處理系統(tǒng)提供的一種優(yōu)化數(shù)字信號(hào)處理芯片數(shù)據(jù)訪問(wèn)的方法。
背景技術(shù)：
隨著人們需求的不斷提高，視頻處理要求更高的分辨率、更快的運(yùn)算速度，隨之而 來(lái)的問(wèn)題是需要更高的算法實(shí)現(xiàn)效率以及更大視頻數(shù)據(jù)的存儲(chǔ)空間。尤其是對(duì)于高分辨 率的圖像，其本身數(shù)據(jù)量龐大，而DSP芯片的片上存儲(chǔ)空間的資源又是有限的，所以必 然無(wú)法將所有圖像數(shù)據(jù)都存儲(chǔ)在DSP芯片的片上空間，必須將大量的視頻數(shù)據(jù)放在DSP 芯片的片外存儲(chǔ)空間上。這樣就導(dǎo)致在系統(tǒng)運(yùn)行時(shí)必須不斷地重復(fù)如下操作先將數(shù)據(jù) 讀入片內(nèi)存儲(chǔ)空間，然后才能進(jìn)行數(shù)據(jù)處理，處理完成后又需要將數(shù)據(jù)寫回片外存儲(chǔ)空 間。大量的讀寫操作導(dǎo)致系統(tǒng)浪費(fèi)大量時(shí)間等待數(shù)據(jù)，從而大大降低了系統(tǒng)的性能。這 一問(wèn)題的主要原因與系統(tǒng)的存儲(chǔ)結(jié)構(gòu)密切相關(guān)。
目前，針對(duì)這個(gè)問(wèn)題，許多DSP芯片中提供了兩級(jí)高速緩存(Cache)結(jié)構(gòu)，利用 片上內(nèi)存作為第二級(jí)緩存，從而提高訪問(wèn)片外存儲(chǔ)空間中數(shù)據(jù)的速度。與不利用兩級(jí) Cache結(jié)構(gòu)、直接訪問(wèn)片外存儲(chǔ)器相比，該方法確實(shí)令系統(tǒng)性能有所提高。但是，上述 方法的效果依賴于數(shù)據(jù)的分布特性，當(dāng)Cache中不包含所需的數(shù)據(jù)(即Cache無(wú)法命中) 時(shí)，系統(tǒng)同樣會(huì)浪費(fèi)很多時(shí)間在數(shù)據(jù)的訪問(wèn)上。故采用兩級(jí)Cache結(jié)構(gòu)時(shí)，系統(tǒng)性能依 舊不是非常理想
發(fā)明內(nèi)容
發(fā)明目的
本發(fā)明的目的正是為了解決現(xiàn)有的圖像處理系統(tǒng)的性能無(wú)法滿足人們?nèi)找嫣岣叩?需求的實(shí)際情況，針對(duì)現(xiàn)有一般技術(shù)的主要問(wèn)題，克服兩級(jí)Cache命中率不理想導(dǎo)致的 數(shù)據(jù)等待時(shí)間過(guò)長(zhǎng)、系統(tǒng)處理速度大打折扣的缺點(diǎn)。本發(fā)明根據(jù)圖像數(shù)據(jù)處理的特點(diǎn)， 提供了一種應(yīng)用于實(shí)時(shí)圖像處理系統(tǒng)中，優(yōu)化數(shù)字信號(hào)處理芯片數(shù)據(jù)訪問(wèn)的方法。技術(shù)方案
在圖像處理系統(tǒng)中，程序在執(zhí)行和處理數(shù)據(jù)時(shí)通常存在著明顯的順序性、局部性和 排他性，尤其是對(duì)于一些特定的算法，其數(shù)據(jù)訪問(wèn)特點(diǎn)具有特定的規(guī)律。本發(fā)明基于圖 像處理上述的特點(diǎn)，利用直接存儲(chǔ)器訪問(wèn)(DMA)方式優(yōu)化系統(tǒng)對(duì)數(shù)據(jù)訪問(wèn)的方法， 從而減少CPU由于數(shù)據(jù)訪問(wèn)而被迫延時(shí)等待的幾率和時(shí)間，采用以下技術(shù)方案
本發(fā)明的優(yōu)化數(shù)字信號(hào)處理芯片數(shù)據(jù)訪問(wèn)的方法，包括如下步驟
Al、在DSP芯片的片外存儲(chǔ)空間中，根據(jù)數(shù)據(jù)的分布特性將一幅待處理圖像數(shù)據(jù) 分成n個(gè)平均大小的數(shù)據(jù)塊，n為自然數(shù)；
A2、在DSP芯片的片內(nèi)存儲(chǔ)空間內(nèi)，根據(jù)Al步驟中所述待處理圖像數(shù)據(jù)的數(shù)據(jù) 塊的大小開(kāi)辟均等大小的第一輸入緩沖區(qū)A、第二輸入緩沖區(qū)B、第一輸出緩沖區(qū)C 和第二輸出緩沖區(qū)D;
A3、利用DMA將DSP芯片的片外存儲(chǔ)空間中的一個(gè)數(shù)據(jù)塊傳輸?shù)降谝惠斎刖彌_
區(qū)A中；
A4、 CPU處理第一輸入緩沖區(qū)A中的數(shù)據(jù)塊，處理完后將處理結(jié)果寫入到第一輸 出緩沖區(qū)C中，DMA將第一輸出緩沖區(qū)C中處理結(jié)果輸出至DSP芯片的片外存儲(chǔ)空 間中；
A5、在A4步驟中，CPU處理第一輸入緩沖區(qū)A中的數(shù)據(jù)塊的同時(shí)，DMA將下一 個(gè)數(shù)據(jù)塊傳輸?shù)降诙斎刖彌_區(qū)B中，當(dāng)CPU處理完第一輸入緩沖區(qū)A中的數(shù)據(jù)塊后 轉(zhuǎn)向處理第二輸入緩沖區(qū)B中的數(shù)據(jù)塊時(shí)，第二輸入緩沖區(qū)B中的數(shù)據(jù)已經(jīng)全部準(zhǔn)備 好；
A6、 CPU輸入第二處理緩沖區(qū)B中的數(shù)據(jù)塊，處理完后將處理結(jié)果寫入到第二輸 出緩沖區(qū)D中，DMA將第二輸出緩沖區(qū)C中處理結(jié)果輸出至DSP芯片的片外存儲(chǔ)空 間中；；
A7、在CPU處理第二緩沖區(qū)B中的數(shù)據(jù)塊的同時(shí)，DMA將下一個(gè)數(shù)據(jù)塊傳輸?shù)?第一緩沖區(qū)A中，當(dāng)CPU處理完第二緩沖區(qū)B中的數(shù)據(jù)塊后轉(zhuǎn)向處理第一緩沖區(qū)A 中的數(shù)據(jù)塊時(shí)，第一緩沖區(qū)A中的數(shù)據(jù)已經(jīng)全部準(zhǔn)備好；
A8、反復(fù)執(zhí)行步驟A3—A7，直到待處理圖像數(shù)據(jù)全部處理完成。
本發(fā)明的優(yōu)化數(shù)字信號(hào)處理芯片數(shù)據(jù)訪問(wèn)的方法，在所述A1步驟中將一幅待處理 圖像分成n個(gè)處理塊時(shí)，合理的分割原則如下
(l)將圖像分割成的待處理塊的大小要滿足除了讀寫數(shù)據(jù)所需的存儲(chǔ)空間外，DSP 芯片的片上存儲(chǔ)空間的剩余容量要能夠保證程序堆棧等存儲(chǔ)區(qū)以及運(yùn)行時(shí)存放代碼的 要求；(2)根據(jù)DSP處理芯片的運(yùn)行速度，當(dāng)DSP芯片的運(yùn)行處理速度較快，將待處理圖 像分成n個(gè)較大的待處理塊；當(dāng)DSP芯片的運(yùn)行處理速度較慢，將待處理圖像分成n 個(gè)較小的待處理塊，原則是不能出現(xiàn)CPU等待DMA搬移數(shù)據(jù)的現(xiàn)象。
如上所述，方法的主要特征在于在DSP芯片的片上存儲(chǔ)空間內(nèi)實(shí)現(xiàn)一個(gè)"乒乓 操作"，不斷的交換片外和片內(nèi)存儲(chǔ)器的數(shù)據(jù)。從DSP芯片的處理器的角度來(lái)看，所有 被訪問(wèn)的數(shù)據(jù)都是在DSP芯片的片上存儲(chǔ)空間的。
技術(shù)效果
首先，本發(fā)明基于圖像處理程序訪問(wèn)數(shù)據(jù)的順序性和局部性，利用DMA在DSP芯片 的片上存儲(chǔ)空間內(nèi)實(shí)現(xiàn)數(shù)據(jù)的"乒乓操作"，從而使得程序訪問(wèn)圖像數(shù)據(jù)時(shí)，只需要不 斷的從DSP芯片的片上存儲(chǔ)空間的緩沖區(qū)中讀取，而不需直接讀取DSP芯片的片外存儲(chǔ) 空間的數(shù)據(jù)從而，避免了系統(tǒng)的長(zhǎng)時(shí)間等待讀寫片外存儲(chǔ)器數(shù)據(jù)現(xiàn)象的出現(xiàn)，克服了讀 寫片外存儲(chǔ)器速度慢的缺點(diǎn)，減少了系統(tǒng)的數(shù)據(jù)等待時(shí)間，大幅提高了系統(tǒng)的性能。
其次，通過(guò)利用本發(fā)明中方法，還可以在此基礎(chǔ)上對(duì)一級(jí)Cache的性能實(shí)現(xiàn)進(jìn)一步 優(yōu)化，減少Cache沖突產(chǎn)生的次數(shù)，從而進(jìn)一步提升系統(tǒng)性能。
理論分析和實(shí)際測(cè)試都顯示，與現(xiàn)有的利用兩級(jí)Cache結(jié)構(gòu)的數(shù)據(jù)訪問(wèn)方式相比較， 采用本發(fā)明所述方法，實(shí)時(shí)圖像處理系統(tǒng)的處理速度更快、性能更優(yōu)。


圖l是TI公司DSP芯片兩級(jí)Cache結(jié)構(gòu)框圖(以TI6416為例)。
圖中101是增強(qiáng)的DMA通道連接到外部接口和總線；102是連接101和103的數(shù)據(jù) 總線， 一般其傳輸速度為2.4GB/s; 103是二級(jí)高速緩存，104是一級(jí)程序高速緩存(L1P Cache); 105是DSP芯片的中央處理器CPU; 106是一級(jí)數(shù)據(jù)高速緩沖(LID Cache); 107 是數(shù)據(jù)總線其傳輸速度是9.6GB/s; 108是連接104和105的數(shù)據(jù)總線其速度是19.2GB/s。
圖2是圖l兩級(jí)Cache結(jié)構(gòu)的工作流程框圖，即現(xiàn)有一般方法的流程圖。
圖3是本發(fā)明方法中緩沖區(qū)工作結(jié)構(gòu)框圖。
圖中301是進(jìn)行數(shù)據(jù)傳送的DMA裝置；302是在片上存儲(chǔ)空間開(kāi)辟的第一輸入緩 沖區(qū)A; 303是在片上存儲(chǔ)空間開(kāi)辟的第二輸入緩沖區(qū)B; 304是DSP的處理模塊，通常 指CPU; 305是在片上存儲(chǔ)空間開(kāi)辟的第一輸出緩沖區(qū)C; 306是在片上存儲(chǔ)空間開(kāi)辟的 第二輸出緩沖區(qū)D; 307是將數(shù)據(jù)傳送到片外存儲(chǔ)空間的DMA裝置。
圖4是系統(tǒng)使用本發(fā)明方法運(yùn)行的具體流程圖。具體實(shí)施方案
下面結(jié)合附圖對(duì)技術(shù)方案的實(shí)施作進(jìn)一步的詳細(xì)描述-
圖1所示是TI公司采用的DSP芯片兩級(jí)Cache結(jié)構(gòu)，其數(shù)據(jù)訪問(wèn)方式如圖2所示。 圖1中103所占用的就是片內(nèi)存儲(chǔ)空間。兩級(jí)Cache結(jié)構(gòu)使用方便，相比直接訪問(wèn)片外 存儲(chǔ)器，性能有很大的提升，但是其缺點(diǎn)是，不能對(duì)其進(jìn)一步進(jìn)行優(yōu)化，故當(dāng)此時(shí)系統(tǒng) 性能仍然無(wú)法滿足需求時(shí)，則不能再進(jìn)行性能的提升。本發(fā)明的方法克服了上述缺點(diǎn)， 能夠使得系統(tǒng)性能在此基礎(chǔ)上進(jìn)一步獲得提升，使用本發(fā)明的方法時(shí)不需要配置二級(jí) Cache,需要在片上存儲(chǔ)空間開(kāi)辟數(shù)據(jù)緩沖區(qū)，以存儲(chǔ)片外數(shù)據(jù)，下面討論本方法的具 體實(shí)現(xiàn)
本發(fā)明基于圖像處理系統(tǒng)的特點(diǎn)，故首先分析程序在執(zhí)行時(shí)數(shù)據(jù)的順序性和局部 性，在此基礎(chǔ)上，綜合考慮DSP片內(nèi)存儲(chǔ)空間的大小，以及CPU的處理速度將待處理圖 像分成多個(gè)待處理塊。在分割多個(gè)處理塊時(shí)，需要綜合考慮下面幾個(gè)要求 Bl.將圖像分割成的待處理塊的大小要適中，因?yàn)闉榱颂幚硪粔K數(shù)據(jù)，相應(yīng)的如果同時(shí)
考慮讀寫，那么在片上存儲(chǔ)空間需要的緩沖區(qū)大小是一個(gè)處理塊的4倍，剩下的片
上存儲(chǔ)空間要能夠保證程序堆棧等存儲(chǔ)區(qū)以及運(yùn)行時(shí)存放代碼的要求； B2.劃分處理塊有時(shí)還需考慮CPU的處理速度，因?yàn)椴煌腄SP處理芯片其運(yùn)行速度不
同，原則是不能出現(xiàn)CPU等待DMA搬移數(shù)據(jù)的現(xiàn)象，這一點(diǎn)也可以通過(guò)合理的分割
處理塊大小解決。
圖像處理塊的分割是實(shí)現(xiàn)本發(fā)明方法的基礎(chǔ)，下面結(jié)合圖，討論本方案的具體實(shí)現(xiàn)。 假設(shè)DSP系統(tǒng)需要對(duì)一幅圖像進(jìn)行處理，且圖像數(shù)據(jù)保存在片外存儲(chǔ)器上，此時(shí)DSP 首先需要獲得圖像數(shù)據(jù)，處理完成后需要將處理結(jié)果寫回，采用本方法，其結(jié)構(gòu)如圖3 所示。從圖中可以看到，處理程序直接從緩沖區(qū)中讀取數(shù)據(jù)，而在處理程序的過(guò)程中， 另一塊緩沖區(qū)也開(kāi)始填充數(shù)據(jù)。在處理完緩沖區(qū)數(shù)據(jù)后，程序轉(zhuǎn)向另一塊緩沖區(qū)前，另 一塊緩沖區(qū)的數(shù)據(jù)也已經(jīng)準(zhǔn)備完畢，如此往復(fù)，保證程序的順利執(zhí)行。
現(xiàn)結(jié)合圖3、圖4，說(shuō)明方案具體步驟 Cl.首先，按照B1、 B2所選擇的緩沖區(qū)大小在片上存儲(chǔ)空間內(nèi)開(kāi)辟四個(gè)緩沖區(qū)，分別
為302、 303、 305和306，(其中302、 303用于存儲(chǔ)待處理圖像數(shù)據(jù)，305、 306用
于存儲(chǔ)程序處理的結(jié)果)，緊接著進(jìn)行系統(tǒng)初始化(DMA設(shè)備初始化等)工作后； C2.然后，先控制DMA將第一塊待處理圖像數(shù)據(jù)傳送到緩沖區(qū)302，系統(tǒng)再開(kāi)始處理； C3.完成上述步驟后，CPU開(kāi)始對(duì)緩沖區(qū)302的數(shù)據(jù)進(jìn)行處理，同時(shí)，操作DMA將下一
6待處理數(shù)據(jù)塊搬運(yùn)至緩沖區(qū)303,以供CPU在下一階段處理； C4. CPU將處理結(jié)果寫入緩沖區(qū)305， 一旦寫入操作完成，DMA將處理結(jié)果傳送回片外存 儲(chǔ)器上；
C5. CPU處理完緩沖區(qū)302數(shù)據(jù)后，轉(zhuǎn)向緩沖區(qū)303繼續(xù)處理數(shù)據(jù)，與上述步驟C3類似， 在CPU處理數(shù)據(jù)的同時(shí)，DMA將下一個(gè)待處理塊搬運(yùn)至緩沖區(qū)302，同樣在得到處 理結(jié)果后也將處理結(jié)果數(shù)據(jù)傳送回片外存儲(chǔ)器內(nèi)； C6.重復(fù)上述步驟C3-C5，直到數(shù)據(jù)處理結(jié)束，程序退出。
在上述步驟C3-C5中，由于DMA的操作不需要CPU的介入，故CPU進(jìn)行的數(shù)據(jù)處 理和DMA進(jìn)行的數(shù)據(jù)搬移這兩個(gè)工作是同時(shí)進(jìn)行的。并且CPU從緩沖區(qū)302轉(zhuǎn)換到303 讀取數(shù)據(jù)是一個(gè)平滑的過(guò)程，不會(huì)造成CPU延時(shí)等待。從CPU的角度出發(fā)，每次讀取數(shù) 據(jù)都是直接從片上存儲(chǔ)空間，且中間緩沖區(qū)之間的過(guò)渡過(guò)程不會(huì)造成CPU的延時(shí)，故而 數(shù)據(jù)訪問(wèn)的速度與傳統(tǒng)方法相比獲得提升。
上述過(guò)程闡述了應(yīng)用本方法的一種情況，通過(guò)上述歩驟，可以實(shí)現(xiàn)圖3所示的乒乓 操作結(jié)構(gòu)，從而避免CPU直接從片外存儲(chǔ)器訪問(wèn)數(shù)據(jù)的情況。在此基礎(chǔ)上，若系統(tǒng)性能 仍達(dá)不到需求，則可以繼續(xù)優(yōu)化一級(jí)Cache,減少Cache訪問(wèn)沖突的次數(shù)，以進(jìn)一歩提 高系統(tǒng)性能。
本發(fā)明提供了一種在圖像處理系統(tǒng)中，解決DSP片上內(nèi)存空間不足的方法。通過(guò)合 理的安排，可以使CPU無(wú)需花費(fèi)很長(zhǎng)的時(shí)間等待完成對(duì)片外存儲(chǔ)區(qū)數(shù)據(jù)的訪問(wèn)，使DSP 更高效地應(yīng)用于圖像處理系統(tǒng)中。以上詳細(xì)說(shuō)明了本發(fā)明方法在一種圖像處理系統(tǒng)中的 具體應(yīng)用，但這不應(yīng)被視為是對(duì)本發(fā)明范圍的限制。本發(fā)明方法同時(shí)還可適用于其它需 要處理較大數(shù)據(jù)的非圖像處理系統(tǒng)。
權(quán)利要求
1、一種優(yōu)化數(shù)字信號(hào)處理芯片數(shù)據(jù)訪問(wèn)的方法，其特征在于包括如下步驟A1、在DSP芯片的片外存儲(chǔ)空間中，根據(jù)數(shù)據(jù)的分布特性將一幅待處理圖像數(shù)據(jù)分成n個(gè)平均大小的數(shù)據(jù)塊，n為自然數(shù)；A2、在DSP芯片的片內(nèi)存儲(chǔ)空間內(nèi)，根據(jù)A1步驟中所述待處理圖像數(shù)據(jù)的數(shù)據(jù)塊的大小開(kāi)辟均等大小的第一輸入緩沖區(qū)A、第二輸入緩沖區(qū)B、第一輸出緩沖區(qū)C和第二輸出緩沖區(qū)D；A3、利用DMA將DSP芯片的片外存儲(chǔ)空間中的一個(gè)數(shù)據(jù)塊傳輸?shù)降谝惠斎刖彌_區(qū)A中；A4、CPU處理第一輸入緩沖區(qū)A中的數(shù)據(jù)塊，處理完后將處理結(jié)果寫入到第一輸出緩沖區(qū)C中，DMA將第一輸出緩沖區(qū)C中處理結(jié)果輸出至DSP芯片的片外存儲(chǔ)空間中；A5、在A4步驟中，CPU處理第一輸入緩沖區(qū)A中的數(shù)據(jù)塊的同時(shí)，DMA將下一個(gè)數(shù)據(jù)塊傳輸?shù)降诙斎刖彌_區(qū)B中，當(dāng)CPU處理完第一輸入緩沖區(qū)A中的數(shù)據(jù)塊后轉(zhuǎn)向處理第二輸入緩沖區(qū)B中的數(shù)據(jù)塊時(shí)，第二輸入緩沖區(qū)B中的數(shù)據(jù)已經(jīng)全部準(zhǔn)備好；A6、CPU輸入第二處理緩沖區(qū)B中的數(shù)據(jù)塊，處理完后將處理結(jié)果寫入到第二輸出緩沖區(qū)D中，DMA將第二輸出緩沖區(qū)C中處理結(jié)果輸出至DSP芯片的片外存儲(chǔ)空間中；；A7、在CPU處理第二緩沖區(qū)B中的數(shù)據(jù)塊的同時(shí)，DMA將下一個(gè)數(shù)據(jù)塊傳輸?shù)降谝痪彌_區(qū)A中，當(dāng)CPU處理完第二緩沖區(qū)B中的數(shù)據(jù)塊后轉(zhuǎn)向處理第一緩沖區(qū)A中的數(shù)據(jù)塊時(shí)，第一緩沖區(qū)A中的數(shù)據(jù)已經(jīng)全部準(zhǔn)備好；A8、反復(fù)執(zhí)行步驟A3-A7，直到待處理圖像數(shù)據(jù)全部處理完成。
2、 根據(jù)權(quán)利要求1中所述的優(yōu)化數(shù)字信號(hào)處理芯片數(shù)據(jù)訪問(wèn)的方法，其特征在于， 在所述Al歩驟中將一幅待處理圖像分成n個(gè)處理塊時(shí)，合理的分割原則如下(1) 將圖像分割成的待處理塊的大小要滿足除了讀寫數(shù)據(jù)所需的存儲(chǔ)空間外，DSP 芯片的片上存儲(chǔ)空間的剩余容量要能夠保證程序堆棧等存儲(chǔ)區(qū)以及運(yùn)行時(shí)存放代碼的 要求；(2) 根據(jù)DSP處理芯片的運(yùn)行速度，當(dāng)DSP芯片的運(yùn)行處理速度較快，將待處理圖 像分成n個(gè)較大的待處理塊；當(dāng)DSP芯片的運(yùn)行處理速度較慢，將待處理圖像分成n 個(gè)較小的待處理塊，原則是不能出現(xiàn)CPU等待DMA搬移數(shù)據(jù)的現(xiàn)象。
全文摘要
本發(fā)明提供一種優(yōu)化數(shù)字信號(hào)處理芯片數(shù)據(jù)訪問(wèn)的方法，基于圖像處理程序訪問(wèn)數(shù)據(jù)的順序性和局部性，在DSP芯片的片上存儲(chǔ)空間分配兩個(gè)輸入緩沖區(qū)——第一輸入緩沖區(qū)A、第二輸入緩沖區(qū)B和兩個(gè)輸出緩沖區(qū)——第一輸出緩沖區(qū)C、第二輸出緩沖區(qū)B，利用直接存儲(chǔ)器訪問(wèn)(DMA)方式在緩沖區(qū)A和B之間、C和D之間實(shí)現(xiàn)數(shù)據(jù)的“乒乓操作”，從而使得程序訪問(wèn)圖像數(shù)據(jù)時(shí)，只需要不斷的從DSP芯片的片上存儲(chǔ)空間的緩沖區(qū)中讀取，而不需直接讀取DSP芯片的片外存儲(chǔ)空間的數(shù)據(jù)，避免了系統(tǒng)的長(zhǎng)時(shí)間等待讀寫片外存儲(chǔ)器數(shù)據(jù)現(xiàn)象的出現(xiàn)，克服了讀寫片外存儲(chǔ)器速度慢的缺點(diǎn)，減少了系統(tǒng)的數(shù)據(jù)等待時(shí)間和Cache沖突產(chǎn)生的次數(shù)，從而大幅提高了系統(tǒng)的性能。
文檔編號(hào)G06F12/08GK101526924SQ20091002640
公開(kāi)日2009年9月9日 申請(qǐng)日期2009年4月22日 優(yōu)先權(quán)日2009年4月22日
發(fā)明者印芷漪, 斌 張, 偉 衡 申請(qǐng)人:東南大學(xué)