專利名稱：一種降低cpu功耗的方法和一種cpu的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及嵌入式系統(tǒng)技術(shù)領(lǐng)域，特別是涉及一種降低CPU功耗的方 法，以及一種低功耗的CPU。
背景技術(shù)：
CPU應(yīng)用非常廣泛，例如，CPU作為重要器件應(yīng)用在各種SOC (System OnChip，片上系統(tǒng))中。
在芯片設(shè)計(jì)和應(yīng)用中，功耗是一個必須考慮的問題，而CPU作為重要 器件，如何降低其功耗也是現(xiàn)有技術(shù)一直渴望改進(jìn)的一個方向。例如，公開 號為CN101162405的中國專利就公開了一種動態(tài)降低CPU功耗的方法。該 方法可以依據(jù)CPU占有率動態(tài)調(diào)整CPU的指令運(yùn)行速度。在CPU運(yùn)行過 程中，如果CPU的占有率低于設(shè)定的下限值就將CPU的指令運(yùn)行速度降低， 如果CPU的占有率高于設(shè)定的上限值就將CPU的指令運(yùn)行速度提高，其中 CPU的指令運(yùn)行速度的調(diào)整主要通過開關(guān)數(shù)據(jù)高速緩存器接口和指令高速 存器接口，以及改變傳輸時延來實(shí)現(xiàn)的。
上述改進(jìn)方案是針對CPU整體進(jìn)行的，那么是否還存在其他的改進(jìn)角 度？我們將CPU器件作進(jìn)一步的細(xì)分，其可能包括控制部分、運(yùn)算部分和 存儲部分，那么是否可以針對CPU器件的某個或者多個部件進(jìn)行改進(jìn)，或 者對某個或者多個部件的運(yùn)行過程進(jìn)行改進(jìn)，以進(jìn)一步降低CPU的功耗？
因?yàn)樵趯?shí)際的設(shè)計(jì)和應(yīng)用中，本領(lǐng)域技術(shù)人員對于功耗的追求是越低越好， 任何能夠降低功耗的方法都是需要的。
總之，目前需要本領(lǐng)域技術(shù)人員迫切解決的一個技術(shù)問題就是如何能 夠進(jìn)一步降低CPU器件的功耗。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種能夠進(jìn)一步降低CPU器件功 耗的解決方案以及應(yīng)用該解決方案的CPU器件，以降低CPU器件中存儲 部分在運(yùn)行中的功耗，從而降低整個CPU器件的功耗。為了解決上述技術(shù)問題，本發(fā)明實(shí)施例公開了一種CPU，包括數(shù)據(jù) 存儲陣列，包括多個陣列塊，用于存儲數(shù)據(jù)；指令存儲器，用于存儲指令； 數(shù)據(jù)存儲管理器，用于管理指向所述數(shù)據(jù)存儲陣列的訪問請求；指令存儲管 理器，用于管理指向所述指令存儲器的訪問請求；控制器，用于控制并協(xié)調(diào) 各個功能部件運(yùn)行；運(yùn)算器，用于完成各種算術(shù)和邏輯運(yùn)算；
還包括位于數(shù)據(jù)存儲管理器中的時鐘控制模塊，用于針對所述數(shù)據(jù)存 儲陣列中的各個陣列塊，判斷下一時鐘周期中，是否有針對該陣列塊的訪問 請求；如果有，則在下一個時鐘周期輸出時鐘信號至該陣列塊，否則，在下 一個時鐘周期禁止時鐘信號輸出至該陣列塊。
優(yōu)選的，所述數(shù)據(jù)存儲陣列為緊耦合物理存儲模塊TCM，其包括4個 或4個以上的扇區(qū)block,每個扇區(qū)block包括4個或4個以上的陣列塊bank。
優(yōu)選的，當(dāng)所述時鐘控制模塊控制時鐘信號輸出至一陣列塊時，時鐘控 制模塊還用于控制針對該陣列塊的數(shù)據(jù)使能信號為有效狀態(tài)；當(dāng)所述時鐘控 制模塊禁止時鐘信號輸出至一陣列塊時，時鐘控制模塊還用于控制針對該陣 列塊的數(shù)據(jù)使能信號為無效狀態(tài)。
優(yōu)選的，所述指向所述數(shù)據(jù)存儲陣列的訪問請求為CPU外部設(shè)備通過 數(shù)據(jù)總線發(fā)送至數(shù)據(jù)存儲管理器的。
優(yōu)選的，所述CPU還可以包括加載Load/存儲Store部件；所述指向所 述數(shù)據(jù)存儲陣列的訪問請求為CPU控制器通過加載Load/存儲Store部件向 數(shù)據(jù)存儲管理器發(fā)出的。
依據(jù)本發(fā)明的另 一實(shí)施例，還公開了 一種降低CPU功耗的方法，該CPU 包括數(shù)據(jù)存儲陣列，包括以下步驟接收指向所述數(shù)據(jù)存儲陣列的訪問請求； 針對所述數(shù)據(jù)存儲陣列中的各個陣列塊，判斷下一時鐘周期中，是否有針對 該陣列塊的訪問請求；如果有，則在下一個時鐘周期輸出時鐘信號至該陣列 塊，否則，在下一個時鐘周期禁止時鐘信號輸出至該陣列塊。
優(yōu)選的，當(dāng)控制時鐘信號輸出至一陣列塊時，上述方法還可以包括控 制針對該陣列塊的數(shù)據(jù)使能信號為有效狀態(tài)；當(dāng)禁止時鐘信號輸出至一陣列 塊時，上述方法還可以包括控制針對該陣列塊的數(shù)據(jù)使能信號為無效狀態(tài)。
優(yōu)選的，所述指向所述數(shù)據(jù)存儲陣列的訪問請求為CPU外部設(shè)備通過數(shù)據(jù)總線發(fā)送至數(shù)據(jù)存儲管理器的。
優(yōu)選的，所述指向所述數(shù)據(jù)存儲陣列的訪問請求為CPU控制器通過加 載Load/存儲Store部件向數(shù)據(jù)存儲管理器發(fā)出的。
優(yōu)選的，所述數(shù)據(jù)存儲陣列為緊耦合物理存儲模塊TCM，其包括4個 或4個以上的扇區(qū)block，每個扇區(qū)block包括4個或4個以上的陣列塊bank。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
本專利的發(fā)明人從整個CPU器件選擇了數(shù)據(jù)存儲部件進(jìn)行改進(jìn)，由于 存儲部件的功耗占整個CPU器件功耗的比例也較高，所以本發(fā)明可以較好 的降低CPU器件功耗。
具體的，由于現(xiàn)有的數(shù)據(jù)存儲器件一般都采用了陣列存儲結(jié)構(gòu)， 一個數(shù) 據(jù)存儲器可能包括多個存儲體(例如，陣列塊bank)，當(dāng)讀取或者寫數(shù)據(jù)時， 時鐘信號加載在整個數(shù)據(jù)存儲器件上，但是在該數(shù)據(jù)存儲器件中，可能僅有 少數(shù)的幾個存儲體正在被讀寫，而該數(shù)據(jù)存儲器件中的所有存儲體的時鐘信 號和數(shù)據(jù)使能信號都是有效的，即此時的每個存儲體都在消耗能量，即使并 沒有對該存儲體的訪問。也就是說，此時，該數(shù)據(jù)存儲器件中的其他存儲體 (非訪問對象)就處于功耗浪費(fèi)的狀態(tài)。本發(fā)明就是通過時鐘信號的開關(guān)將 這部分功耗浪費(fèi)避免了 ，從而降低了整個CPU器件的功耗。


圖1是本發(fā)明一種CPU器件實(shí)施例的部件結(jié)構(gòu)示意圖2是本發(fā)明一種數(shù)據(jù)存儲陣列的內(nèi)部結(jié)構(gòu)示意圖3是本發(fā)明另 一種CPU器件實(shí)施例的部件結(jié)構(gòu)示意圖4是本發(fā)明 一種降低CPU功耗的方法實(shí)施例的步驟流程圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合 附圖和具體實(shí)施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明。
本發(fā)明實(shí)施例的核心構(gòu)思之一在于針對數(shù)據(jù)存儲部件，在CPU芯 片中增加時鐘信號控制器，當(dāng)識別出數(shù)據(jù)存儲器件全部或者部分處于空閑狀態(tài)時，針對沒有訪問需求的陣列塊停止提供時鐘信號，由于在COMS (Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)電路 中，功耗與時鐘成正比；所以在空閑時刻停止提供時鐘信號，就可以去掉 此時空閑陣列塊的能量消耗，以達(dá)到降低功耗的目的。
參照圖1，示出了本發(fā)明一種CPU器件實(shí)施例的部件結(jié)構(gòu)，具體可 以包括
數(shù)據(jù)存儲陣列101，包括多個陣列塊，用于存儲數(shù)據(jù)； 指令存儲器102,用于存儲指令；
數(shù)據(jù)存儲管理器103,用于管理指向所述數(shù)據(jù)存儲陣列的訪問請求； 指令存儲管理器104,用于管理指向所述指令存儲器的訪問請求； 控制器105,用于控制并協(xié)調(diào)各個功能部件運(yùn)行； 運(yùn)算器106，用于完成各種算術(shù)和邏輯運(yùn)算； 還包括
位于數(shù)據(jù)存儲管理器中的時鐘控制模塊107，用于針對所述數(shù)據(jù)存儲陣 列中的各個陣列塊，判斷下一時鐘周期中，是否有針對該陣列塊的訪問請求； 如果有，則在下一個時鐘周期輸出時鐘信號至該陣列塊，否則，在下一個時 鐘周期禁止時鐘信號輸出至該陣列塊。簡單的情況就是，針對每個陣列塊， 都有連線引入時鐘信號，則時鐘控制模塊107控制該連線關(guān)閉，中斷時鐘信 號的輸入，即可達(dá)到減小功耗的效果。具體的，時鐘信號可以由專門的時鐘 發(fā)生器產(chǎn)生。
圖1所示的實(shí)施例采用的是哈佛體系結(jié)構(gòu)，將數(shù)據(jù)和指令分開存儲和調(diào) 用，即CPU包括數(shù)據(jù)通道(數(shù)據(jù)存儲陣列101和數(shù)據(jù)存儲管理器103 )和指 令通道(指令存儲器102和指令存儲管理器104)。
本發(fā)明的重要改進(jìn)之處就在于在數(shù)據(jù)存儲管理器103中增加了時鐘控制 模塊107。數(shù)據(jù)存儲管理器103用于接收和管理指向所述數(shù)據(jù)存儲陣列的訪 問請求。具體的，數(shù)據(jù)存儲管理器接收訪問請求，首先根據(jù)這些請求判斷其 指向CPU數(shù)據(jù)存儲陣列中哪一個陣列塊，如果有多個訪問請求竟?fàn)幫粋€ 塊，則進(jìn)行仲裁，找出優(yōu)先級最高的訪問請求；之后處理優(yōu)先級最高的訪問， 對該陣列塊進(jìn)行訪問(包括讀/寫請求)。
7圖1所示的CPU器件可以應(yīng)用在各種嵌入式系統(tǒng)開發(fā)中。例如，其可 以應(yīng)用到ARM嵌入式系統(tǒng)中，ARM體系結(jié)構(gòu)中一般會采用RISC(精簡指令 集處理器)結(jié)構(gòu)的CPU。當(dāng)然，本發(fā)明并不限于RISC結(jié)構(gòu)，CISC(復(fù)雜指令 集處理器)也是可行的。
在ARM嵌入式系統(tǒng)中，數(shù)據(jù)存儲管理器(MMU， Memory Management Unit)可以完成存儲器訪問權(quán)限的控制以及虛擬存儲空間到物理存儲空間的 映射(因?yàn)樵贏RM中采用了頁式虛擬存儲管理)。正是由于數(shù)據(jù)存儲管理器 會接收所有針對存儲陣列的訪問請求(指向陣列塊)，并具有權(quán)限控制、仲 裁管理等能力，所以基于這些信息，在數(shù)據(jù)存儲管理器中增加一個功能模塊， 就可以準(zhǔn)確判斷在下一時鐘周期是否有針對某個陣列塊的訪問請求，從而實(shí) 現(xiàn)針對每個陣列塊的時鐘信號控制功能。
參照圖2，示出了一種常用數(shù)據(jù)存儲陣列的內(nèi)部結(jié)構(gòu)圖，其包括4個扇 區(qū)block0, blockl， block2， block3，每個扇區(qū)block包括4個陣列塊bankO, bankl， bank2, bank3。在針對數(shù)據(jù)存儲陣列的讀寫訪問中，在某一時刻， 可能僅僅針對16個陣列塊中的一個或者多個陣列塊；本發(fā)明關(guān)斷在該時鐘 周期內(nèi)沒有訪問請求的陣列塊的時鐘信號，以P爭低功耗。上述圖2所示的結(jié) 構(gòu)僅僅是現(xiàn)在比較常用的陣列結(jié)構(gòu)，實(shí)際上，采用更多的扇區(qū)block,以及 每個扇區(qū)采用更用的陣列塊bank都是可行的。
優(yōu)選的，當(dāng)所述時鐘控制模塊控制時鐘信號輸出至一陣列塊時，時鐘控 制模塊還用于控制針對該陣列塊的數(shù)據(jù)使能信號為有效狀態(tài)；即在有訪問請 求時，保證針對該陣列塊的時鐘信號和數(shù)據(jù)使能信號都是有效的。
當(dāng)所述時鐘控制模塊禁止時鐘信號輸出至一陣列塊時，時鐘控制模塊還 用于控制針對該陣列塊的數(shù)據(jù)使能信號為無效狀態(tài)；即在沒有訪問請求時， 保證針對該陣列塊的時鐘信號和數(shù)據(jù)使能信號都是無效的。
參照圖3,示出了另 一個CPU實(shí)施例，其采用現(xiàn)階段比較常用的RISC 結(jié)構(gòu)實(shí)現(xiàn)。
RISC和CISC(復(fù)雜指令集處理器)的區(qū)別在于RISC不必像CISC那樣 設(shè)置微程序控制存儲器，可以通過簡單的操作(例如，僅通過Load和Store
8完成指令執(zhí)行。 一般的，每條指令中訪問的內(nèi)存地址不會超 過l個，訪問內(nèi)存的操作不會與算術(shù)操作混在一起，大部分指令能在一個時
鐘周期內(nèi)完成；并且通過采用指令流水線操作，可以實(shí)現(xiàn)指令的并行操作。 本發(fā)明采用RISC或CISC結(jié)構(gòu)都是可行的，因?yàn)楸景l(fā)明改進(jìn)的是它們 都有的內(nèi)部數(shù)據(jù)存儲部件。 一般的，CPU的內(nèi)部數(shù)據(jù)存儲部件可以包括Cache (高速緩沖存儲器)和TCM (緊耦合物理存儲模塊)，由于本發(fā)明是針對具 有陣列存儲結(jié)構(gòu)的存儲部件進(jìn)行的改進(jìn)，所以本發(fā)明在具體應(yīng)用時，內(nèi)部數(shù) 據(jù)存儲部件需要采用(或者至少包括)緊耦合物理存儲模塊TCM。
實(shí)際上，TCM是一個固定大小的RAM(Random Access Memory隨機(jī)存 貯器)，緊密地耦合至CPU內(nèi)核，提供與cache相當(dāng)?shù)男阅?。其相比于cache 的優(yōu)點(diǎn)是，程序代碼可以精確地控制什么函數(shù)或代碼放在那兒(RAM里)。其 中，RAM是指通過指令可以隨機(jī)地、個別地對每個存儲單元進(jìn)行訪問、訪 問所需時間基本固定的存儲器。
圖3所示的CPU實(shí)施例，其部件結(jié)構(gòu)更為詳細(xì)，具體可以包括 數(shù)據(jù)存儲陣列301,包括多個陣列塊，用于存儲數(shù)據(jù)； 指令存儲器302，用于存儲指令；
數(shù)據(jù)存儲管理器303,用于管理指向所述數(shù)據(jù)存^f渚陣列的訪問請求；
指令存儲管理器304，用于管理指向所述指令存儲器的訪問請求；
指令讀取部件305,用于通過指令存儲管理器304從指令存儲器302讀 取所需執(zhí)行的指令；所述指令讀取部件還可以用于對指令進(jìn)行譯碼或測試， 產(chǎn)生相應(yīng)的操作控制信號，以便啟動規(guī)定的動作；
Load/Store部件306,用于發(fā)出加載或存儲指令，通過數(shù)據(jù)存儲管理器 303從數(shù)據(jù)存儲陣列301讀取或者寫入所需的數(shù)據(jù)；
運(yùn)算部件307，用于完成各種算術(shù)和邏輯運(yùn)算；所執(zhí)行的運(yùn)算會與所需 執(zhí)行的指令和/或所讀寫的數(shù)據(jù)有關(guān)；
控制部件308,用于控制并協(xié)調(diào)各個功能部件運(yùn)行；由于控制器是CPU 器件中的基本部件，屬于本領(lǐng)域的熟知技術(shù)，并且其功能會隨著其他部件的 變化而變化。本發(fā)明對此幾乎沒有改進(jìn)，所以在此就不再贅述了；
還包括
9位于數(shù)據(jù)存儲管理器中的時鐘控制模塊309，用于針對所述數(shù)據(jù)存儲陣 列301中的各個陣列塊，判斷下一時鐘周期中，是否有針對該陣列塊的訪問 請求；如果有，則在下一個時鐘周期輸出時鐘信號至該陣列塊，否則，在下 一個時鐘周期禁止時鐘信號輸出至該陣列塊。
圖3所示的實(shí)施例還包括指令總線310和數(shù)據(jù)總線311, 二者僅是邏輯 劃分，實(shí)際上，如果總線分時復(fù)用的話，二者在物理上是同一的。
對于指向所述數(shù)據(jù)存儲陣列的訪問請求， 一種情況是，由CPU內(nèi)部發(fā) 起的，則在RISC結(jié)構(gòu)中，都會通過加載Load/存儲Store部件向數(shù)據(jù)存儲管 理器發(fā)出。然后由數(shù)據(jù)存儲管理器完成相應(yīng)的讀寫操作；如果涉及到運(yùn)算的， 則調(diào)用運(yùn)算部件完成即可。具體的訪問請求通?？梢园ǖ刂沸畔ⅲx或 寫操作的控制信息；對于寫纟乘作而言，還可以包括所需寫入的數(shù)據(jù)。
另一種情況是，所述指向所述數(shù)據(jù)存儲陣列的訪問請求是CPU外部發(fā) 起的，例如，對于DMA (Direct Memory Access,直接存儲器存取)而言， 其可以暫時占用數(shù)據(jù)總線，直接向數(shù)據(jù)存儲管理器發(fā)出針對數(shù)據(jù)存儲陣列的 訪問請求。
實(shí)際上，由于CPU內(nèi)部結(jié)構(gòu)比較復(fù)雜，細(xì)分下去還有^f艮多未涉及的地
方，但是由于其大部分功能都可以歸于控制器，所以本發(fā)明就不——詳述了。 簡單舉例如下
為保證指令能夠周而復(fù)始、有條不紊地執(zhí)行下去，CPU可能還需要使用 指令計(jì)數(shù)器來保證在執(zhí)行完當(dāng)前指令時能知道下一條指令的地址。指令計(jì)數(shù) 器工作通常分兩種情況， 一是順序執(zhí)行，二是轉(zhuǎn)移執(zhí)行。在程序開始執(zhí)行前， 將程序的起始地址送入指令計(jì)數(shù)器；當(dāng)執(zhí)行指令時，指令讀取部件或者控制 器將自動修改指令計(jì)數(shù)器的內(nèi)容，以便使其保持的總是將要執(zhí)行的下一條指 令的地址。由于大多數(shù)指令都是按順序來執(zhí)行的，所以修改的過程通常只是 簡單加1即可。當(dāng)遇到轉(zhuǎn)移指令如JMP指令時，后繼指令的地址(即指令 計(jì)數(shù)器的內(nèi)容)不能像通常一樣按順序來取得，而是根據(jù)當(dāng)前指令的地址加 上一個向前或向后轉(zhuǎn)移的位移量相加的和得到，或者根據(jù)轉(zhuǎn)移指令給出的直 接轉(zhuǎn)移的地址得到。
10由于在數(shù)據(jù)存儲陣列和CPU之間存在著操作速度上的判別，所以可能
還需要使用地址寄存器來保持地址信息，直到內(nèi)存的讀/寫操作完成為止。而 且地址線和數(shù)據(jù)線大多數(shù)是分時復(fù)用的，所以也要地址存儲器來暫時保存有
關(guān)的地址數(shù)據(jù)。即，當(dāng)CPU和數(shù)據(jù)存儲陣列進(jìn)行信息交換(如，讀寫數(shù)據(jù))，
需要使用地址寄存器。
參照圖4，示出了一種降低CPU功耗的方法實(shí)施例，該CPU包括數(shù)據(jù) 存儲陣列，包括
步驟401、接收指向CPU中數(shù)據(jù)存儲陣列的訪問請求；所述指向所述數(shù) 據(jù)存儲陣列的訪問請求可以為CPU外部設(shè)備通過數(shù)據(jù)總線發(fā)送至數(shù)據(jù)存儲 管理器的外部訪問請求；所述指向所述數(shù)據(jù)存儲陣列的訪問請求也可以為 CPU控制器通過加載Load/存儲Store部件向數(shù)據(jù)存儲管理器發(fā)出的內(nèi)部訪 問請求；
步驟402、針對所述數(shù)據(jù)存儲陣列中的各個陣列塊，判斷下一時鐘周期
中，是否有針對該陣列塊的訪問請求；
步驟403、如果有，則在下一個時鐘周期輸出時鐘信號至該陣列塊； 步驟404、否則，在下一個時鐘周期禁止時鐘信號輸出至該陣列塊。 在本發(fā)明的一個優(yōu)選實(shí)施例中，所述CPU的數(shù)據(jù)存儲陣列為緊耦合物
理存儲模塊TCM，其包括4個或4個以上的扇區(qū)block,每個扇區(qū)block包
括4個或4個以上的陣列塊bank，即包括16個陣列塊。
優(yōu)選的，對于步驟403，當(dāng)控制時鐘信號輸出至一陣列塊時，還包括
控制針對該陣列塊的數(shù)據(jù)使能信號為有效狀態(tài)。對于步驟404，當(dāng)禁止時鐘
信號輸出至一陣列塊時，還包括控制針對該陣列塊的數(shù)據(jù)使能信號為無效狀態(tài)。
總之，為保證指令得以順利執(zhí)行，在現(xiàn)有技術(shù)中，任何時刻的時鐘信號 和數(shù)據(jù)使能信號都是恒定有效的，因而CPU的功耗較大。而本領(lǐng)域技術(shù)人 員 一般僅從改變指令執(zhí)行優(yōu)先級的角度來考慮降低CPU功耗，即在同樣CPU 功耗的條件下，如何盡可能多地執(zhí)行指令，從而提高CPU的利用率，間接 降低CPU功耗，這種設(shè)計(jì)往往需要都對指令系統(tǒng)做出較大、較復(fù)雜地改動。本發(fā)明另辟蹊徑，直接降低了數(shù)據(jù)存儲器件的功耗，對CPU結(jié)構(gòu)和運(yùn)行過 程的改動最小，而同樣卻也達(dá)到了降低CPU功耗的目的。
本說明書中的各個實(shí)施例均采用遞進(jìn)的方式描述，每個實(shí)施例重點(diǎn)說明 的都是與其他實(shí)施例的不同之處，各個實(shí)施例之間相同相似的部分互相參見 即可。
以上對本發(fā)明所提供的一種降低CPU功耗的方法以及一種應(yīng)用上述 方法的CPU器件，進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本發(fā)明的
原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)
明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā) 明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會有改變之處，綜上所述， 本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
權(quán)利要求
1、一種CPU，其特征在于，包括數(shù)據(jù)存儲陣列，包括多個陣列塊，用于存儲數(shù)據(jù)；指令存儲器，用于存儲指令；數(shù)據(jù)存儲管理器，用于管理指向所述數(shù)據(jù)存儲陣列的訪問請求；指令存儲管理器，用于管理指向所述指令存儲器的訪問請求；控制器，用于控制并協(xié)調(diào)各個功能部件運(yùn)行；運(yùn)算器，用于完成各種算術(shù)和邏輯運(yùn)算；還包括位于數(shù)據(jù)存儲管理器中的時鐘控制模塊，用于針對所述數(shù)據(jù)存儲陣列中的各個陣列塊，判斷下一時鐘周期中，是否有針對該陣列塊的訪問請求；如果有，則在下一個時鐘周期輸出時鐘信號至該陣列塊，否則，在下一個時鐘周期禁止時鐘信號輸出至該陣列塊。
2、 如權(quán)利要求1所述的CPU，其特征在于，所述數(shù)據(jù)存儲陣列為緊耦 合物理存儲模塊TCM，其包括4個或4個以上的扇區(qū)block,每個扇區(qū)block 包括4個或4個以上的陣列塊bank。
3、 如權(quán)利要求1或2所述的CPU,其特征在于，當(dāng)所述時鐘控制模塊控制時鐘信號輸出至一陣列塊時，時鐘控制模塊還 用于控制針對該陣列塊的數(shù)據(jù)使能信號為有效狀態(tài)；當(dāng)所述時鐘控制模塊禁止時鐘信號輸出至一陣列塊時，時鐘控制模塊還 用于控制針對該陣列塊的數(shù)據(jù)使能信號為無效狀態(tài)。
4、 如權(quán)利要求3所述的CPU，其特征在于，所述指向所述數(shù)據(jù)存儲陣列的訪問請求為CPU外部設(shè)備通過數(shù)據(jù)總線 發(fā)送至數(shù)據(jù)存儲管理器的。
5、 如權(quán)利要求3所述的CPU,其特征在于，還包括加載Load/存儲Store 部件；所述指向所述數(shù)據(jù)存儲陣列的訪問請求為CPU控制器通過加載Load/ 存儲Store部件向數(shù)據(jù)存儲管理器發(fā)出的。
6、 一種降低CPU功耗的方法，該CPU包括數(shù)據(jù)存儲陣列，其特征在 于，包括接收指向所述數(shù)據(jù)存儲陣列的訪問請求；針對所述數(shù)據(jù)存儲陣列中的各個陣列塊，判斷下一時鐘周期中，是否有 針對該陣列塊的訪問請求；如果有，則在下一個時鐘周期輸出時鐘信號至該陣列塊，否則，在下一 個時鐘周期禁止時鐘信號輸出至該陣列塊。
7、 如權(quán)利要求6所述的方法，其特征在于當(dāng)控制時鐘信號輸出至一陣列塊時，還包括控制針對該陣列塊的數(shù)據(jù) 使能信號為有效狀態(tài)；當(dāng)禁止時鐘信號輸出至一陣列塊時，還包括控制針對該陣列塊的數(shù)據(jù) 使能信號為無效狀態(tài)。
8、 如權(quán)利要求6或7所述的方法，其特征在于所述指向所述數(shù)據(jù)存儲陣列的訪問請求為CPU外部設(shè)備通過數(shù)據(jù)總線 發(fā)送至數(shù)據(jù)存儲管理器的。
9、 如權(quán)利要求6或7所述的方法，其特征在于所述指向所述數(shù)據(jù)存儲陣列的訪問請求為CPU控制器通過加載Load/ 存儲Store部件向數(shù)據(jù)存儲管理器發(fā)出的。
10、 如權(quán)利要求6所述的方法，其特征在于，所述數(shù)據(jù)存儲陣列為緊耦 合物理存儲模塊TCM，其包括4個或4個以上的扇區(qū)block,每個扇區(qū)block 包括4個或4個以上的陣列塊bank。
全文摘要
本發(fā)明公開了一種CPU，包括以下部件包括多個陣列塊的數(shù)據(jù)存儲陣列和指令存儲器；數(shù)據(jù)存儲管理器，用于管理指向所述數(shù)據(jù)存儲陣列的訪問請求；指令存儲管理器，用于管理指向所述指令存儲器的訪問請求；控制器，用于控制并協(xié)調(diào)各個功能部件運(yùn)行；運(yùn)算器，用于完成各種算術(shù)和邏輯運(yùn)算；該CPU還包括位于數(shù)據(jù)存儲管理器中的時鐘控制模塊，用于針對所述數(shù)據(jù)存儲陣列中的各個陣列塊，判斷下一時鐘周期中，是否有針對該陣列塊的訪問請求；如果有，則在下一個時鐘周期輸出時鐘信號至該陣列塊，否則，在下一個時鐘周期禁止時鐘信號輸出至該陣列塊。本發(fā)明通過時鐘信號的開關(guān)，避免了處于非訪問狀態(tài)的存儲器的功耗浪費(fèi)，進(jìn)而降低了整個CPU器件的功耗。
文檔編號G06F1/32GK101504566SQ20091007681
公開日2009年8月12日 申請日期2009年1月21日 優(yōu)先權(quán)日2009年1月21日
發(fā)明者艷 石 申請人:北京紅旗勝利科技發(fā)展有限責(zé)任公司