專利名稱：一種32通道同步信號(hào)采集板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種32通道同步信號(hào)采集板，屬于數(shù)據(jù)采集技術(shù)領(lǐng)域。
背景技術(shù)：
多通道同步信號(hào)釆集板主要應(yīng)用于陣列信號(hào)采集領(lǐng)域，集中在陣列雷達(dá)、 陣列聲納、電子偵察、智能天線、高清晰醫(yī)學(xué)成像等方面。目前雷達(dá)、聲納、 移動(dòng)通信等多陣元的陣列信號(hào)處理算法和許多高分辨方法都基于多個(gè)通道陣元 信號(hào)，因此工程上需要對(duì)多個(gè)通道陣元的模擬信號(hào)進(jìn)行同步采集，且對(duì)這多個(gè) 通道模擬信號(hào)的幅度一致性和相位一致性要求很高。目前國(guó)內(nèi)外公司和研究機(jī) 構(gòu)在多通道采集系統(tǒng)上進(jìn)行了大量研究與開發(fā)，但在采集通道數(shù)和采樣率提高 上很難兼顧，部分信號(hào)采集板采集通道數(shù)達(dá)到256個(gè)，但采樣率最高幾KSPS， 應(yīng)用的范圍有限；另一些信號(hào)采集板可以工作在GSPS采樣率，但是單板通道數(shù) 較少，如果對(duì)天線數(shù)目比較多的陣列進(jìn)行高速采集，需要的信號(hào)采集板數(shù)目會(huì) 很多，導(dǎo)致整個(gè)系統(tǒng)的功耗增加、體積增大，并使采集處理系統(tǒng)復(fù)雜，穩(wěn)定性 變差。并且當(dāng)采樣通道數(shù)變多，采樣速率提高后，采集通道的同步、數(shù)據(jù)的實(shí) 時(shí)存儲(chǔ)、采集數(shù)據(jù)的預(yù)處理以及傳輸、時(shí)鐘網(wǎng)絡(luò)分布都變得非常難于實(shí)現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服在信號(hào)采集領(lǐng)域，當(dāng)采樣率提高時(shí)，采集通道數(shù) 較少且難于實(shí)現(xiàn)多通道同步采樣的問題，本發(fā)明所涉及的一種32通道同步信號(hào) 采集板實(shí)現(xiàn)了高采樣率和較多的通道數(shù)，并且易于實(shí)現(xiàn)多塊板卡更多通道的同 步采集，能夠靈活地實(shí)現(xiàn)信號(hào)采集、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)處理、數(shù)據(jù)傳輸?shù)墓δ堋?br> 一種32通道同步信號(hào)采集板包括模擬信號(hào)輸入接口模塊、多路時(shí)鐘分配 模塊、數(shù)模轉(zhuǎn)換模塊、采集控制和處理傳輸模塊、存儲(chǔ)模塊l、存儲(chǔ)模塊2和電
源模塊。圖1描述了本發(fā)明包含的各個(gè)模塊之間的連接關(guān)系
輸入接口模塊包括2個(gè)多路同軸小型連接器，每個(gè)連接器包括16路模擬信 號(hào)輸入通道，輸入接口模塊將外部輸入的32路模擬信號(hào)輸出給模數(shù)轉(zhuǎn)換模塊；時(shí)鐘分配模塊包括功分器和變壓器，負(fù)責(zé)將外部輸入的時(shí)鐘信號(hào)分成4路
同步采樣時(shí)鐘提供給模數(shù)轉(zhuǎn)換模塊；
模數(shù)轉(zhuǎn)換模塊包括4片AD9222型ADC芯片，每片具有8個(gè)模數(shù)轉(zhuǎn)換通道， 模數(shù)轉(zhuǎn)換模塊共提供32路模數(shù)轉(zhuǎn)換通道，負(fù)責(zé)將輸入接口模塊提供的32路模 擬信號(hào)高速地轉(zhuǎn)換為數(shù)字信號(hào)并輸出給采集控制和處理傳輸模塊；
采集控制和處理傳輸模塊包括2片F(xiàn)PGA和1片DSP芯片，每片F(xiàn)PGA芯片 控制模數(shù)轉(zhuǎn)換模塊中的2片ADC芯片，來完成ADC芯片同步采集、數(shù)據(jù)接收， 并完成通道校正、信號(hào)預(yù)處理和數(shù)據(jù)轉(zhuǎn)發(fā)的工作，DSP芯片為上位機(jī)與內(nèi)部控制 模塊通信的媒介，通過PCI總線與上位機(jī)通信，接受上位機(jī)的指令從而控制采 集板上各功能模塊的工作或者把模數(shù)轉(zhuǎn)換模塊傳輸?shù)牟杉瘮?shù)據(jù)以及狀態(tài)信息傳 輸給上位機(jī)。在FPGA中對(duì)數(shù)字信號(hào)實(shí)時(shí)預(yù)處理后，既可以將數(shù)據(jù)存儲(chǔ)在存儲(chǔ)模 塊中，也可通過自定義總線和DSP的PCI總線、RapidIO總線向板外傳輸；
存儲(chǔ)模塊1和存儲(chǔ)模塊2均采用大容量DDR2芯片作為存儲(chǔ)介質(zhì)，存儲(chǔ)模塊 1與采集控制處理傳輸模塊中的FPGA芯片相連；存儲(chǔ)模塊2與采集控制處理傳 輸模塊中的DSP芯片相連。
有益效果
本發(fā)明所涉及的一種32通道同步信號(hào)采集板，具有最高65MSPS的采樣率， 325MHz的模擬輸入帶寬，可同時(shí)對(duì)32路中頻模擬信號(hào)進(jìn)行同步采集和預(yù)處理， 多種對(duì)外高速接口包括PCI總線、自定義總線和RapidIO總線，容易實(shí)現(xiàn)多塊 板卡更多通道的同步采集，并且具有很強(qiáng)的信號(hào)處理能力。該信號(hào)采集板實(shí)現(xiàn) 了高采樣率和多通道同步信號(hào)采集，并解決了高速數(shù)據(jù)傳輸和大容量數(shù)據(jù)存儲(chǔ) 困難的問題。


圖1是本發(fā)明的功能模塊框圖2是本發(fā)明一種具體實(shí)施方式
的多路時(shí)鐘分發(fā)模塊原理框圖。
具體實(shí)施例方式
下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明做詳細(xì)說明。一種32通道同步信號(hào)采集板基于CPCI 6U標(biāo)準(zhǔn)板型，工作在工控計(jì)算機(jī)平 臺(tái)，包括以下功能模塊-
模擬信號(hào)輸入接口模塊該模塊包括2個(gè)多路同軸小型連接器J62G16T，每 個(gè)連接器可以接收16路模擬信號(hào)輸入，通過該模擬信號(hào)輸入接口模塊把32路 模擬信號(hào)輸入到模數(shù)轉(zhuǎn)換模塊中。
模數(shù)轉(zhuǎn)換模塊該模塊包括4片ADI公司的ADC芯片AD9222，該型芯片單 片集成8路并行模數(shù)轉(zhuǎn)換，4片ADC芯片完成32路模數(shù)轉(zhuǎn)換的功能。
多路時(shí)鐘分發(fā)模塊該模塊包括1個(gè)Mini-Circuits公司的功分器AD4PS-1 和4個(gè)變壓器ADT4-1WT，將板外提供的1路采樣時(shí)鐘在采集板內(nèi)部轉(zhuǎn)換為4路， 分發(fā)到模數(shù)轉(zhuǎn)換模塊的4片ADC中，并保持這4路時(shí)鐘同步。該模塊原理框圖 如圖2所示。
采集控制處理傳輸模塊該模塊包括兩片Xilinx公司的型號(hào)為 VC4SX55-FF1148的FPGA、 一片TI公司型號(hào)為TMS320C6455的DSP。其中FPGA 是控制核心，主要完成采集開始和結(jié)束控制、觸發(fā)控制，并且可以對(duì)數(shù)據(jù)進(jìn)行 實(shí)時(shí)預(yù)處理并轉(zhuǎn)存到存儲(chǔ)模塊中，也可以選擇將采集數(shù)據(jù)通過自定義總線由 CPCI接插件J4、 J5向板外傳輸，或者通過EMIF接口將數(shù)據(jù)傳輸給DSP。 DSP通 過PCI總線與上位機(jī)進(jìn)行數(shù)據(jù)和命令通信，該P(yáng)CI總線定義在CPCI接插件Jl 上。DSP通過EMIF接口與板卡內(nèi)部的2片F(xiàn)PGA通信，此外DSP也可以通過CPCI 接插件J3上定義的RapidIO總線將FPGA傳來的數(shù)據(jù)傳輸給外部其他板卡。DSP 本身也可直接對(duì)采集到的信號(hào)做各種算法處理。
存儲(chǔ)模塊1包括有8片Micron公司的型號(hào)為MT47H128M16的DDR2芯片， 與采集控制處理傳輸模塊中的FPGA相連；存儲(chǔ)模塊2包括有2片DDR2，型號(hào)為 MT47H128M16，與DSP相連；整個(gè)存儲(chǔ)模塊容量為20Gbits。
電源模塊該模塊包括3個(gè)TI公司的電源模塊，型號(hào)為PTH08T200W和 PTH05000W以及2個(gè)Linear公司的電源芯片，型號(hào)為L(zhǎng)T1764AEQ-1. 8，負(fù)責(zé)給 整個(gè)系統(tǒng)提供數(shù)字和模擬電壓。
權(quán)利要求
1.一種32通道同步信號(hào)采集板，其特征在于包括模擬信號(hào)輸入接口模塊、多路時(shí)鐘分配模塊、數(shù)模轉(zhuǎn)換模塊、采集控制和處理傳輸模塊、存儲(chǔ)模塊1、存儲(chǔ)模塊2和電源模塊。其中輸入接口模塊包括2個(gè)多路同軸小型連接器，每個(gè)連接器包括16路模擬信號(hào)輸入通道，輸入接口模塊將外部輸入的32路模擬信號(hào)輸出給模數(shù)轉(zhuǎn)換模塊；時(shí)鐘分配模塊包括功分器和變壓器，負(fù)責(zé)將外部輸入的時(shí)鐘信號(hào)分成4路同步采樣時(shí)鐘提供給模數(shù)轉(zhuǎn)換模塊；模數(shù)轉(zhuǎn)換模塊包括4片AD9222型ADC芯片，每片具有8個(gè)模數(shù)轉(zhuǎn)換通道，模數(shù)轉(zhuǎn)換模塊共提供32路模數(shù)轉(zhuǎn)換通道，負(fù)責(zé)將輸入接口模塊提供的32路模擬信號(hào)高速地轉(zhuǎn)換為數(shù)字信號(hào)并輸出給采集控制和處理傳輸模塊；采集控制和處理傳輸模塊包括2片F(xiàn)PGA和1片DSP芯片，每片F(xiàn)PGA芯片控制模數(shù)轉(zhuǎn)換模塊中的2片ADC芯片，來完成ADC芯片同步采集、數(shù)據(jù)接收，并完成通道校正、信號(hào)預(yù)處理和數(shù)據(jù)轉(zhuǎn)發(fā)的工作，DSP芯片為上位機(jī)與內(nèi)部控制模塊通信的媒介，通過PCI總線與上位機(jī)通信，接受上位機(jī)的指令從而控制采集板上各功能模塊的工作或者把模數(shù)轉(zhuǎn)換模塊傳輸?shù)牟杉瘮?shù)據(jù)以及狀態(tài)信息傳輸給上位機(jī)。在FPGA中對(duì)數(shù)字信號(hào)實(shí)時(shí)預(yù)處理后，既可以將數(shù)據(jù)存儲(chǔ)在存儲(chǔ)模塊中，也可通過自定義總線和DSP的PCI總線、RapidIO總線向板外傳輸；存儲(chǔ)模塊1和存儲(chǔ)模塊2均采用大容量DDR2芯片作為存儲(chǔ)介質(zhì)，存儲(chǔ)模塊1與采集控制處理傳輸模塊中的FPGA芯片相連；存儲(chǔ)模塊2與采集控制處理傳輸模塊中的DSP芯片相連。
2. 根據(jù)權(quán)利要求1所述的一種32通道同步信號(hào)采集板，其特征在于使 用CPCI 6U標(biāo)準(zhǔn)板型，工作在工控計(jì)算機(jī)平臺(tái)上，輸入接口模塊所使用的多路 同軸小型連接器型號(hào)為J62G16T，時(shí)鐘分配模塊使用Mini-Circuits公司的功分 器AD4PS-1和變壓器ADT4-1WT，采集控制和處理傳輸模塊使用兩片Xilinx公 司的VC4SX55-FF1148型FPGA、 一片TI公司的TMS320C6455型DSP，存儲(chǔ)模塊 使用10片Micron公司的MT47H128M16型DDR2芯片。
全文摘要
本發(fā)明涉及一種32通道同步信號(hào)采集板，屬于數(shù)據(jù)采集技術(shù)領(lǐng)域。該采集板包括模擬信號(hào)輸入接口模塊、多路時(shí)鐘分配模塊、數(shù)模轉(zhuǎn)換模塊、采集控制和處理傳輸模塊、存儲(chǔ)模塊和電源模塊，具有最高65MSPS的采樣率，325MHz的模擬輸入帶寬，可同時(shí)對(duì)32路中頻模擬信號(hào)進(jìn)行同步采集和預(yù)處理，實(shí)現(xiàn)了高采樣率和多通道同步信號(hào)采集，并解決了高速數(shù)據(jù)傳輸和大容量數(shù)據(jù)存儲(chǔ)困難的問題。
文檔編號(hào)G06F13/38GK101604225SQ200910087848
公開日2009年12月16日 申請(qǐng)日期2009年6月24日 優(yōu)先權(quán)日2009年6月24日
發(fā)明者傅雄軍, 劉國(guó)滿, 偉 張, 方秋均, 高梅國(guó) 申請(qǐng)人:北京理工大學(xué)