專利名稱：：光學(xué)微縮技術(shù)節(jié)點(diǎn)中的集成電路設(shè)計(jì)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體技術(shù)，具體地說，涉及光學(xué)微縮技術(shù)節(jié)點(diǎn)中的集成電路設(shè)計(jì)。
背景技術(shù)：
：半導(dǎo)體制造服務(wù)機(jī)構(gòu)(例如，代工廠)提供標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)的光學(xué)(或者光刻)微縮工藝，所謂的"半節(jié)點(diǎn)"工藝。光學(xué)微縮技術(shù)節(jié)點(diǎn)("半節(jié)點(diǎn)")工藝可包括具有在國際半導(dǎo)體技術(shù)路線圖(InternationalTechnologyRoadmapforSemiconductors)上的技術(shù)節(jié)點(diǎn)之間尺寸的工藝。典型光學(xué)微縮工藝的例子包括40,55，80，和110納米節(jié)點(diǎn)工藝，然而任何光學(xué)縮放比例因子也可以的。這些典型的光學(xué)微縮工藝分別是45，65,90，和130納米標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)工藝的光學(xué)微縮。光學(xué)微縮工藝包括在沒有重新設(shè)計(jì)電路的情況下，為了適合更小的面積而減小電路或芯片尺寸的任何工藝。因此，光學(xué)微縮工藝的供應(yīng)允許設(shè)計(jì)者改善集成電路的性能和減小集成電路的尺寸。還可以通過，例如，增加每個(gè)晶圓可利用的管芯的數(shù)量來降低成本。由于不需要在新節(jié)點(diǎn)中設(shè)計(jì)，光學(xué)微縮工藝的使用還能允許快速實(shí)現(xiàn)那些使用由標(biāo)準(zhǔn)(非光學(xué)微縮)節(jié)點(diǎn)提供的設(shè)計(jì)(例如，繪制)的益處。換言之，在標(biāo)準(zhǔn)節(jié)點(diǎn)中為集成電路(IC)所做的設(shè)計(jì)可用于在更小(微縮)技術(shù)節(jié)點(diǎn)(例如，半節(jié)點(diǎn))中制造IC。然而，為了確保將使用光學(xué)微縮技術(shù)節(jié)點(diǎn)制造的電路的適當(dāng)?shù)目芍圃煨院托阅埽呻娐返脑O(shè)計(jì)者需要進(jìn)行各種動(dòng)作。因此，設(shè)計(jì)者渴望為減少操作而提供的設(shè)計(jì)工藝和系統(tǒng)以在光學(xué)微縮工藝中提供電路。
發(fā)明內(nèi)容在一個(gè)實(shí)施例中，本發(fā)明提供了一種設(shè)計(jì)電路的方法。該方法包括提供與^殳計(jì)相關(guān)的第一組設(shè)計(jì)數(shù)據(jù)。第一組設(shè)計(jì)數(shù)據(jù)在第一技術(shù)節(jié)點(diǎn)中。使用包括嵌入的比例因子的模型仿真該設(shè)計(jì)。從仿真的^:計(jì)中生成布圖。布圖可在第一技術(shù)節(jié)點(diǎn)尺寸中。用布圖生成第二組設(shè)計(jì)數(shù)據(jù)。第二組數(shù)據(jù)在第二4支術(shù)節(jié)點(diǎn)中。第二技術(shù)節(jié)點(diǎn)是第一技術(shù)節(jié)點(diǎn)的光學(xué)微縮。在實(shí)施例中，第二組數(shù)據(jù)包括將在光掩膜上形成的圖案。本發(fā)明還提供了一種包括提供設(shè)計(jì)布圖的設(shè)計(jì)電路的方法。布圖在第一技術(shù)節(jié)點(diǎn)中。使用具有嵌入的比例因子的布圖參數(shù)提取(LPE)工具從第一技術(shù)節(jié)點(diǎn)中的布圖中提取參數(shù)。所提取的參數(shù)與第二技術(shù)節(jié)點(diǎn)中的布圖相關(guān)。本發(fā)明還提供了設(shè)計(jì)電路的方法的另一實(shí)施例。提供設(shè)計(jì)的布圖。布圖在第一節(jié)點(diǎn)中。使用具有嵌入的比例因子的技術(shù)文件從布圖中提取參數(shù)。所提取的參數(shù)與第二技術(shù)節(jié)點(diǎn)中的布圖相關(guān)。在實(shí)施例中，該提取使用RC提取技術(shù)文件。在實(shí)施例中，第二技術(shù)節(jié)點(diǎn)是第一技術(shù)節(jié)點(diǎn)的光學(xué)微縮。除了上面所論述的方法以外，還提供了包括嵌入的比例因子的、包括系統(tǒng)和計(jì)算機(jī)可讀介質(zhì)的相似的實(shí)施例，例如在仿真模式中，提取技術(shù)文件和/或LPE(例如，LPE平臺)。當(dāng)結(jié)合相應(yīng)附圖閱讀下面的詳細(xì)描述時(shí)，得以最好的理解本發(fā)明的各方面。應(yīng)注意到，根據(jù)本行業(yè)中的標(biāo)準(zhǔn)操作，附圖中的各種特征不是按比例繪制的。實(shí)際上，為了論述清楚，圖示特征的尺寸是可任意增加或者減小的。圖1是示出了電路的設(shè)計(jì)流程的一個(gè)實(shí)施例的流程圖。圖2是示出了在電路設(shè)計(jì)工藝中使用的工具的實(shí)施例的表格。圖3是示出了用于電路設(shè)計(jì)系統(tǒng)的實(shí)施例的框圖。圖4是示出了芯片(襯底上的集成電^0的設(shè)計(jì)流程的實(shí)施例的流程圖。圖5是示出了在光學(xué)微縮技術(shù)節(jié)點(diǎn)中準(zhǔn)備設(shè)計(jì)數(shù)據(jù)的實(shí)施例的示意圖。圖6是示出了光學(xué)微縮技術(shù)節(jié)點(diǎn)中電路的透明設(shè)計(jì)流程的實(shí)施例的流程圖。圖7示出了在光學(xué)微縮技術(shù)節(jié)點(diǎn)中芯片的透明設(shè)計(jì)流程的實(shí)施例的流程圖。圖8示出了包括嵌入比例因子的技術(shù)文件的實(shí)施例。圖9示出了用于包括DFM的透明設(shè)計(jì)流程的系統(tǒng)的實(shí)施例的框圖。圖10示出了用于透明設(shè)計(jì)流程的系統(tǒng)實(shí)施例的框圖。圖11示出了用于植入設(shè)計(jì)流程的計(jì)算機(jī)系統(tǒng)的實(shí)施例的框圖。具體實(shí)施例方式應(yīng)當(dāng)理解，為了實(shí)現(xiàn)本發(fā)明的不同功能部件，下面的公開提供了很多不同的實(shí)施例，或者例子。下面描述組件和布置的具體例子以簡化本發(fā)明。當(dāng)然，這些僅僅是例子而不意圖限定本發(fā)明。另外，本發(fā)明在各種實(shí)例中可重復(fù)附圖標(biāo)記和/或字母。該重復(fù)是為了簡化和清楚的目的且其自身并不表示所論述的各種實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。應(yīng)當(dāng)理解，為了清楚，并且沒有按比例地提供所提供的附圖和某些元件。另外，提供具體實(shí)施例，或者例子來更好的描述更一般的發(fā)明構(gòu)思。很多工藝是本領(lǐng)域技術(shù)人員已知的，且僅描述其一般細(xì)節(jié)。此外，這里所描述的方法學(xué)僅僅是示例性的，且其可包括除了這里所描述的以外的附加的、少數(shù)的、和/或不同的工具和/或步驟?？稍谝粋€(gè)或多個(gè)設(shè)計(jì)工具(電子設(shè)計(jì)分析或者EDA工具)或者計(jì)算機(jī)可讀介質(zhì)裝置中提供所描述的方法學(xué)并且由包括，例如，無工廠的IC設(shè)計(jì)公司中的IC設(shè)計(jì)者、半導(dǎo)體代工廠中的電路設(shè)計(jì)者和/或其他可能的用戶所使用。使用本領(lǐng)域技術(shù)人員已知的術(shù)語(例如，Liberty,APICE，Verilog，Hercules等)提供這里所描述的EDA工具(以及它們的輸入/輸出)；本領(lǐng)域4支術(shù)人員還會(huì)認(rèn)識到由例如，其他賣主提供的所述工具的其它實(shí)施例。EDA工具包括用于實(shí)施(布局和布線)或者驗(yàn)收(流片之前的最后許可)的SPICE才莫擬、LPE、RC提取、電遷移和電阻壓降(IR-drop)分析工具、功率分析工具、時(shí)序分析工具、噪聲分析工具和/或其它與設(shè)計(jì)的電或者物理屬性相關(guān)的工具等在集成電路設(shè)計(jì)工藝的不同階段中所使用的工具(例如，模擬工具)。另外，正如這里所描述的，可以以各種形式和格式提出設(shè)計(jì)數(shù)據(jù)(例如，與設(shè)計(jì)相關(guān)的數(shù)據(jù))，例如，網(wǎng)表、原理圖、布圖文件、掩膜數(shù)據(jù)(例如，用于形成光掩膜的圖案)和/或描述電路或芯片或其一部分的其它數(shù)據(jù)的表征。參照附圖1,方法100示出了設(shè)計(jì)電^^的實(shí)施例。方法100可與下面參照圖4說明的方法400結(jié)合使用，其中方法400用于芯片級集成。方法100提供6在第一技術(shù)節(jié)點(diǎn)中繪制的、將在第二技術(shù)節(jié)點(diǎn)中制造的電路的設(shè)計(jì)和驗(yàn)證，該第二技術(shù)節(jié)點(diǎn)是第一技術(shù)節(jié)點(diǎn)的光學(xué)微縮(例如，半節(jié)點(diǎn))。包括在方法100的一個(gè)或多個(gè)步驟的描述中的是執(zhí)行這些步驟或其中一部分的傳統(tǒng)方法的描述。提供這些傳統(tǒng)方法以進(jìn)一步闡明這里所描述的包括附圖6和7中描述的那些內(nèi)容的系統(tǒng)和方法，且不意圖以任何方式進(jìn)行限定。此外，方法100(以及這里所提供的分別包括在，例如，附圖6和附圖7中的方法600和700)的一個(gè)或更多個(gè)描述被闡釋為在45nm(標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn))的第一技術(shù)節(jié)點(diǎn)中提供設(shè)計(jì)并且提供在第一技術(shù)節(jié)點(diǎn)一使用了比例因子0.9的40nm("半節(jié)點(diǎn)"或者所述45nm的光學(xué)微縮)技術(shù)節(jié)點(diǎn)的光學(xué)微縮中制造而待驗(yàn)證的設(shè)計(jì)。從上述描述中可以看出在本申請中的比例因子(包括后續(xù)實(shí)施例所提出的嵌入的比例因子)是由第一技術(shù)節(jié)點(diǎn)和第二技術(shù)節(jié)點(diǎn)決定的，例如比例因子可為0.9(N45—N40),也可為0.94(N90—N85),或者也可為0.86(C018—C152)等等，因此上述這些工藝節(jié)點(diǎn)僅僅是示例性的，且技術(shù)節(jié)點(diǎn)任何組合、光學(xué)微縮(半節(jié)點(diǎn))技術(shù)節(jié)點(diǎn)和/或比例因子都是可以的并在本發(fā)明的范圍內(nèi)。方法IOO始于提供原理圖的步驟102。該原理圖可生成自設(shè)計(jì)說明書和定義將在襯底上制造的電路。原理圖可被提供為(例如，轉(zhuǎn)換為)網(wǎng)表(提如，SPICE網(wǎng)表)?？墒褂冒üに噷I(yè)數(shù)據(jù)庫的工藝設(shè)計(jì)工具包(PDK)來生成網(wǎng)表。PDK可以包括由電路設(shè)計(jì)者使用的、以合適的技術(shù)文件格式的工藝模型和設(shè)計(jì)工具包。在傳統(tǒng)的設(shè)計(jì)流程中，IC制造商(例如，代工供應(yīng)商)提供與半節(jié)點(diǎn)工藝(例如，45nm工藝微縮)相關(guān)的PDK。在實(shí)施例中，在步驟102中生成的SPICE網(wǎng)表與半節(jié)點(diǎn)工藝相關(guān)。然后，所述方法IOO進(jìn)入到可在網(wǎng)表上執(zhí)行仿真的步驟104。該仿真可包括SPICE(SimulationProgramwithIntegratedCircuitEmphasis)模型等統(tǒng)計(jì)設(shè)計(jì)模型。SPICE是加州大學(xué)伯克利分校(UCBerkeley)開發(fā)的電路分析程序。SPICE可提供包括輸出信號失真，信號電平，和時(shí)間延遲的完整物理仿真。其它仿真工具也可能附加到或代替SPICE(包括各種SPICE的商業(yè)變形)。該仿真可確定所提供的網(wǎng)表是否滿足所述規(guī)格。該仿真(例如，SPICE模型)將包括半節(jié)點(diǎn)工藝(例如，40nm)中的幾何參數(shù)。在傳統(tǒng)的工藝流程中，電路設(shè)計(jì)者可提供將在步驟104中仿真的網(wǎng)表。所提供的網(wǎng)表環(huán)境需要包括用于仿真的比例因子(例如，0.9)以精確說明工藝的光學(xué)微縮。要求用戶明確地并手動(dòng)地設(shè)定所述比例因子(例如，通過確定地操作，例如，在軟件程序上或者通過數(shù)據(jù)處理來選擇選項(xiàng))。待設(shè)定的變量的例子包括仿真工具的"選擇比例(.optionscale)"參數(shù)。然后，方法100進(jìn)入到執(zhí)行定制或半定制布圖的步驟106。布圖可生成為GDS文件(例如，GDSII文件)，盡管其它格式也是可能的。在傳統(tǒng)實(shí)施例中的步驟106中，網(wǎng)表用于以光學(xué)微縮技術(shù)節(jié)點(diǎn)尺寸來提供布圖文件，即，與40nm工藝相關(guān)的布圖。使用光學(xué)微縮技術(shù)節(jié)點(diǎn)的PDK生成布圖。然后，方法100進(jìn)入到物理驗(yàn)證工序開始并且特別是進(jìn)行設(shè)計(jì)規(guī)則校驗(yàn)(DRC)的步驟108。DRC可確定是否存在對給定工藝相關(guān)的設(shè)計(jì)規(guī)則的違背。在實(shí)施例中，使用與所述光學(xué)微縮工藝(例如40nm)相關(guān)的DRC平臺。然后，方法100進(jìn)入到出現(xiàn)附加驗(yàn)證工序的步驟110。在實(shí)施例中，執(zhí)行布圖對原理圖(LVS)(例如，布圖與電路圖對照)、布圖寄生提取(LPE)(例如，為MOS、電阻器、電容器、電感器和/或其它半導(dǎo)體器件的布圖參數(shù)提取)和/或電阻和電容提取(RCX)(例如為了時(shí)序仿真的互聯(lián)寄生電阻和電容提取)，然而，也可以是其它驗(yàn)證步驟。步驟110使用布圖和網(wǎng)表(例如，SPICE網(wǎng)表)來執(zhí)行驗(yàn)證步驟中的一個(gè)或多個(gè)。步驟110判斷布圖和電路圖是否匹配。步驟110還生成與光學(xué)微縮工藝技術(shù)節(jié)點(diǎn)相關(guān)的LPE網(wǎng)表和與所學(xué)微縮技術(shù)節(jié)點(diǎn)相關(guān)的寄生參數(shù)(例如，導(dǎo)線寄生)。在傳統(tǒng)的實(shí)施例中，電路制造商(例如，代工廠)可提供與在驗(yàn)證中使用<table>tableseeoriginaldocumentpage8</column></row><table>的光學(xué)孩史縮工藝節(jié)點(diǎn)(例如，40nm)相關(guān)的LVS平臺和/或RCX技術(shù)文件。要求用戶(例如，電路設(shè)計(jì)者)在LVS、LPE、和/或RCX工具中的一個(gè)或多個(gè)中手動(dòng)設(shè)置比例因子(即，通過例如，確定操作來選擇對于軟件程序或者數(shù)據(jù)的處理的選項(xiàng))。下表示出了在所述LVS或者提取工具中設(shè)置的比例因子的實(shí)施例?？梢允抢?，由各種其它EDA工具所確定的多種其它實(shí)施例。然后，方法100進(jìn)入到執(zhí)行布圖后仿真的步驟112?？墒褂没旧吓c如上面參照步驟104所描述的相似的SPICE仿真模型來執(zhí)行布圖后仿真?？稍诎ü鈱W(xué)微縮技術(shù)節(jié)點(diǎn)的尺寸的布圖上執(zhí)行仿真。該仿真可確定電路的布圖是否滿足所規(guī)^各。對仿真模型的輸入可包括LPE網(wǎng)表(SPICE網(wǎng)表)。在傳統(tǒng)的實(shí)施例中，要求用戶(例如，電路設(shè)計(jì)者)將比例因子包括在LPE網(wǎng)表環(huán)境中以在光學(xué)微縮工藝中提供設(shè)計(jì)數(shù)據(jù)的準(zhǔn)確仿真。要求用戶手動(dòng)設(shè)定所述比例因子(例如，通過例如確定操作，來選擇關(guān)于軟件程序或者數(shù)據(jù)處理的選項(xiàng))。待設(shè)定的變量的例子包括插入在網(wǎng)表中的".選擇比例(.optionscale),，。然后，方法100進(jìn)入到執(zhí)行用于可制造性(DFM)增強(qiáng)的設(shè)計(jì)的步驟114。DFM可包括在將影響器件的電氣特性的布圖中相鄰器件的分析。DFM增強(qiáng)包括那些對電路設(shè)計(jì)的修改使其更易于制造從而，例如，增加電路的產(chǎn)量、可靠性和/或質(zhì)量。電路制造商可提供與光學(xué)微縮相關(guān)的DFM增強(qiáng)效用。DFM增強(qiáng)可包括光學(xué)臨近修正(OPC)和其它分辨率增強(qiáng)技術(shù)(RET)和其它工藝仿真等工具。DFM增強(qiáng)技術(shù)可說明層間應(yīng)力，多晶硅部件變圓，阱臨近，區(qū)域長度(例如，OD)等制造變化并確定這樣的工藝變化的電氣和/或物理結(jié)果。在步驟114中，在傳統(tǒng)實(shí)施例中，將光學(xué)微縮技術(shù)節(jié)點(diǎn)中的布圖提供給DFM增強(qiáng)效用。DFM增強(qiáng)效用可以提供光學(xué)微縮尺寸中的最終布圖。在方法100的實(shí)施例中，可以在該"最終，，布圖上執(zhí)行步驟108的DRC和/或LVS、LPE和步驟110的RCX等的一個(gè)或多個(gè)驗(yàn)證步驟。因此，在類似于方法100的設(shè)計(jì)流程的傳統(tǒng)的實(shí)施利中，在整個(gè)方法100中的各個(gè)步驟中，要求用戶(例如，電路設(shè)計(jì)者)聲明比例因子命令。尤其是，必須手動(dòng)地將比例因子插入到EDA工具，例如，插入到用于在步驟102中所描述的那樣的預(yù)仿真的仿真工具(例如，模型)中以及插入到如步驟114中所描述的后仿真中，并且插入到如在步驟110中提供的LPE和/或RC提取工具中?，F(xiàn)在參照示出了表200的附圖2，表格200示出了可以在電路設(shè)計(jì)中使用的工具的實(shí)施例的高水平圖，從而執(zhí)行上述方法100中的步驟。表格200示出了工具的相應(yīng)特征(技術(shù)節(jié)點(diǎn))。盡管作為45納米(N45)工藝和相關(guān)的40納米工藝(N40)的光學(xué)微縮技術(shù)節(jié)點(diǎn)來進(jìn)行說明，但是該表可說明任何工藝和該工藝的相應(yīng)的光學(xué)微縮。該表示出了例如，包括信息庫交換格式(LEF)的數(shù)據(jù)-格式的布圖和用于平面布局?jǐn)?shù)據(jù)的FRAM圖以及作為與45納米工藝相關(guān)的工具的如GDSII數(shù)據(jù)格式的掩膜圖案數(shù)據(jù)。本領(lǐng)域技術(shù)人員易于認(rèn)識到工具列表僅僅是示例性的并且可提供很多附加于或替代所列工具的工具?，F(xiàn)在參照附圖3,其示出用于提供與使用傳統(tǒng)設(shè)計(jì)工具和方法學(xué)的光學(xué)《敬縮工藝相關(guān)的設(shè)計(jì)的電路設(shè)計(jì)系統(tǒng)300的框圖。仿真系統(tǒng)302提供，如在參照附圖1所描述的步驟104中所描述的仿真。仿真系統(tǒng)302包括與N45工藝相關(guān)的原理圖304和用于光學(xué)微縮工藝(N45微縮)的仿真模型(SPICE模型)306。原理圖304包括具有比例因子設(shè)置為0.9的網(wǎng)表，該比例因子由上述i殳計(jì)者手動(dòng)提供的。將原理圖304提供給LVS工具320。電路設(shè)計(jì)系統(tǒng)300還包括所述N45尺寸的GDS布圖文件308。將該GDS布圖308提供給與N45微縮工藝(例如，半節(jié)點(diǎn)或所述45納米工藝的光學(xué)微縮工藝)的相關(guān)的DFM/LPE工具310。DFM/LPE工具310的運(yùn)行要求在，例如，上述參照附圖1的步驟110和/或114所描述的工具中設(shè)置比例因子0.9。在傳統(tǒng)的實(shí)施例中，比例因子是由系統(tǒng)300的用戶輸入的。還將布圖文件308提供給^是取工具312。提取工具312包括RCX技術(shù)文件。該技術(shù)文件與N45微縮工藝相關(guān)。提取工具312要求將比例因子提供給工具。在傳統(tǒng)實(shí)施例中，系統(tǒng)300的用戶輸入所述比例因子。驗(yàn)證工具310和312分別提供具有以N45尺寸中繪制的器件的LPE網(wǎng)表和N40導(dǎo)線寄生。將這些發(fā)送至仿真模塊314，其中使用具有N40導(dǎo)線RC316和N45微縮工藝模型(例如，用于光學(xué)微縮工藝的SPICE模型)318的N45尺寸原理圖來提供后布圖仿真。仿真模塊314要求比例因子。在傳統(tǒng)實(shí)施例中，系統(tǒng)300的用戶必須確定設(shè)置比例因子以說明所述N45尺寸原理圖。LVS工具320可執(zhí)行N45尺寸原理圖304和N45尺寸原理圖316的驗(yàn)證。因此，在實(shí)施例中，LVS工具320執(zhí)行兩個(gè)都與N45幾何圖形有關(guān)的文件的驗(yàn)證。現(xiàn)在參照示出用于芯片設(shè)計(jì)的方法400的實(shí)施例的流程圖的附圖4。方法400為用于包括芯片級集成的設(shè)計(jì)的步驟提供一般的說明。方法400提供繪制在第一技術(shù)節(jié)點(diǎn)中的、將在第二技術(shù)節(jié)點(diǎn)中制造芯片(例如，集成電路)的設(shè)計(jì)和驗(yàn)證，第二技術(shù)節(jié)點(diǎn)是第一技術(shù)節(jié)點(diǎn)的光學(xué)微縮(例如，半節(jié)點(diǎn))。包括在方法400的一個(gè)或多個(gè)步驟的描述中的是執(zhí)行一個(gè)步驟或其部分的傳統(tǒng)方法的描述。提供這些傳統(tǒng)方法以進(jìn)一步闡明這里描述的系統(tǒng)和方法而不是意圖以任何方式限定本發(fā)明。此外，將方法400描述為在第一技術(shù)節(jié)點(diǎn)一45m^支術(shù)節(jié)點(diǎn)中提供用于在使用比例因子0.9的第一技術(shù)節(jié)點(diǎn)一40nm("半節(jié)點(diǎn)"或者45nm的光學(xué)微縮)技術(shù)節(jié)點(diǎn)中制造而待設(shè)計(jì)和驗(yàn)證的設(shè)計(jì)。這些工藝節(jié)點(diǎn)僅僅是示例性的并且可以是技術(shù)節(jié)點(diǎn)、光學(xué)微縮技術(shù)節(jié)點(diǎn)(半節(jié)點(diǎn))和/或比例因子的任意組合并在所公開的范圍內(nèi)。方法400開始于執(zhí)行合成(例如，RTL合成或者邏輯合成)的步驟402。已提供了規(guī)格。在實(shí)施例中規(guī)格包括電路的寄存器轉(zhuǎn)移電平(RTL)。步驟402合成提供用于光學(xué)微縮工藝(例如，40nm工藝)提供門電平網(wǎng)表和預(yù)測的后布圖時(shí)序結(jié)果。為了產(chǎn)生門電平網(wǎng)表和預(yù)測的時(shí)序結(jié)果，設(shè)計(jì)者可使用包括例如，可使用方法IOO生成的1/0單元，SRAM單元，IP單元等單元的標(biāo)準(zhǔn)4支術(shù)節(jié)點(diǎn)(非光學(xué)微縮技術(shù)節(jié)點(diǎn)，例如，45nm)單元程序庫和/或本領(lǐng)域已知的包括在單元程序庫中的其它電路元件。然后，方法400進(jìn)入到使用由步驟402提供的門電平網(wǎng)表來執(zhí)行布圖和布線(P&R)工序的步驟404。P&R在標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)(例如，45nm尺寸)中生成芯片布圖。為提供布圖，設(shè)計(jì)者可使用上面參照步驟402所描述的所述單元程序庫、P&R技術(shù)文件、光學(xué)微縮技術(shù)節(jié)點(diǎn)時(shí)序和功率技術(shù)文件。在傳統(tǒng)實(shí)施例中，可使用與45nm尺寸工藝相關(guān)的程序庫工具包和40nm電氣特性來生成P&R布圖數(shù)據(jù)庫。在傳統(tǒng)的實(shí)施例中，可以使用包括45nm布線A見則和40nmRC技術(shù)文件的P&R技術(shù)文件來生成P&R布圖數(shù)據(jù)庫。在傳統(tǒng)的實(shí)施例中，用戶必須確定地提供P&R工具比例參數(shù)設(shè)置以提供i殳當(dāng)?shù)幕ミB比例(說明光學(xué)微縮工藝)。例如，設(shè)計(jì)者可輸入比例因子0.9來提供從45nm工藝到40nm工藝的光學(xué)微縮。在下表中提供P&R工具中的比例因子的例子。很多其它實(shí)施例也是可能的，例如，由各種其它EDA工具所確定的。<table>tableseeoriginaldocumentpage12</column></row><table>然后，方法400進(jìn)入到在步驟404里提供的芯片布圖上執(zhí)行RC提取、時(shí)序和/或竄擾(xtalk)的步驟406。尤其是，提供在整個(gè)技術(shù)節(jié)點(diǎn)(45nm)中的P&R布圖數(shù)據(jù)庫。工具生成與半節(jié)點(diǎn)技術(shù)節(jié)點(diǎn)(40nm)相關(guān)的STA定時(shí)和串?dāng)_結(jié)果?？墒褂门c光學(xué)微縮技術(shù)節(jié)點(diǎn)相關(guān)的RC技術(shù)文件和包括與光學(xué)微縮技術(shù)節(jié)點(diǎn)(40nm)相關(guān)的時(shí)序和串?dāng)_圖的程序庫工具包來生成結(jié)果。在傳統(tǒng)實(shí)施例中，為了執(zhí)行互連或者互連網(wǎng)格(net)的RC提取(RCX)，用戶使用用于微縮工藝的RCX技術(shù)文件并且手動(dòng)輸入比例因子(例如，0.9)以恰當(dāng)?shù)匕幢壤L制布圖。在傳統(tǒng)的實(shí)施例中，設(shè)計(jì)者必須確定地提供所述比例因子來說明光學(xué)微縮工藝。例如，設(shè)計(jì)者可輸入比例因子0.9來提供從45nm工藝到40nm工藝的光學(xué)樣i縮。在下表提供了RCX工具中的比例因子的例子。很多其它實(shí)施例也是可能的的，例如，由各種其它EDA工具所確定的。RCX工具Star-RCXTQRC輸入文件Milkyway數(shù)據(jù)庫或DEF文件DEF文件布圖縮放(在Star-RCXT命令文件中)magnification—factor:0.9(在Fire&Ice命令文件中)extraction—setup-layoutscale0.9Xtalk庫準(zhǔn)備AstroXtalkCeltic輸入文件匿SPICELPESPICE布圖縮放.optionscale=0.9.optionscale=0.9然后，方法400進(jìn)入到在芯片布圖上執(zhí)行進(jìn)一步分析來確定功率、IR(例如，電壓降)和與光學(xué)微縮技術(shù)節(jié)點(diǎn)相關(guān)的芯片布圖的電遷移(EM)特性的步驟408。例如，提供在45nm尺寸中的芯片布圖并且生成功率、IR和EM結(jié)果?？墒褂镁哂芯c光學(xué)微縮工藝相關(guān)的時(shí)序和功率柵格圖、RC技術(shù)文件和EM規(guī)則的程序庫來生成結(jié)果。生成的結(jié)果可包括與光學(xué)微縮工藝節(jié)點(diǎn)相關(guān)的芯片功率分析結(jié)果和/或與所述光學(xué)微縮工藝節(jié)點(diǎn)布圖環(huán)境相關(guān)的芯片IR/EM分析結(jié)果。在傳統(tǒng)的實(shí)施例中，用戶必須確定地(手動(dòng))將比例因子(例如，0.9)輸入到要被工具分析的IR/EM工具和/或設(shè)計(jì)數(shù)據(jù)(例如，布圖)中以確定在所述光學(xué)比例技術(shù)節(jié)點(diǎn)尺寸中的芯片的IR/EM和/或功率分析。例如，設(shè)計(jì)者輸入比例因子0.9來提供從45nm工藝到40nm工藝的光學(xué)微縮。在下表中提供了IR/EM工具中比例因子的例子。很多其它實(shí)施例也是可能的，例如，由各種其它EDA工具所確定的。<table>tableseeoriginaldocumentpage14</column></row><table>然后，方法400進(jìn)入到在布圖中設(shè)置虛擬特征和/或執(zhí)行設(shè)計(jì)規(guī)則校驗(yàn)(DRC)的步驟410。虛擬特征可包括虛擬多晶特征(DPO)、在有源區(qū)(DOD)中的虛擬特征、虛擬金屬特征(DM)和/或其它本領(lǐng)域中已知的虛擬圖案類型。用于提供虛擬特征圖案的虛擬特征效用可與光學(xué)微縮工藝相關(guān)?？墒褂门c所述光學(xué)微縮工藝相關(guān)的DRC平臺(deck)來執(zhí)行DRC。步驟410在包括虛擬特征和DRC結(jié)果的標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)(例如，45nm)中生成芯片布圖。然后，方法400進(jìn)入到執(zhí)行包括LVS的馬全證工序并且提取由LPE和RCX工具所包括的參數(shù)的步驟412。提供布圖并將其與網(wǎng)表(SPICE網(wǎng)表)進(jìn)行比較，其中布圖與網(wǎng)表都設(shè)置在標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)(例如，45nm)中提。LVS工具確定網(wǎng)表和布圖是否匹配。提取工具生成與在光學(xué)微縮技術(shù)節(jié)點(diǎn)(例如40nm)中的設(shè)計(jì)相關(guān)的寄生。LVS平臺可與光學(xué)微縮工藝相關(guān)。RCX技術(shù)文件也可與光學(xué)微縮工藝相關(guān)。生成具有光學(xué)微縮(40nm)寄生的標(biāo)準(zhǔn)寄生轉(zhuǎn)換格式(StandardParasiticExchangeFormatSPEF)網(wǎng)表。在傳統(tǒng)實(shí)施例中，為了確保所提供的布圖(例如，45nm布圖)的適當(dāng)提取，設(shè)計(jì)者將比例因子(例如,0.9)手動(dòng)地提供給RCX技術(shù)文件。這已通過上面參照方法100中的步驟U0詳細(xì)描述過。然后，方法400進(jìn)入到執(zhí)行后布圖仿真的步驟414。提供在步驟412中提供的SPEF門電平網(wǎng)表和與所述40nm工藝相關(guān)的SDF文件。仿真提供與光學(xué)微縮工藝(例如，40nm)相關(guān)的時(shí)序參數(shù)?？墒褂脝卧绦驇?、Verilog、和時(shí)序模型來執(zhí)行分析。在傳統(tǒng)實(shí)施例中，仿真要求用戶確定地輸入比例因子以說明光學(xué)微縮技術(shù)節(jié)點(diǎn)。例如，設(shè)計(jì)者必須輸入比例因子0.9以說明從45nm到40nm工藝的微縮。這已通過參照方法100中的步驟104和/或112詳細(xì)描述過。因此，如上面參照附圖1,2，3和4的描述，在設(shè)計(jì)電路和/或芯片的傳統(tǒng)實(shí)施例中，用戶需要在一個(gè)或多個(gè)設(shè)計(jì)步驟中手動(dòng)指定比例因子以說明向所述光學(xué)微縮技術(shù)節(jié)點(diǎn)工藝的轉(zhuǎn)移。上面描述的是要求微縮參數(shù)的手動(dòng)規(guī)格的設(shè)計(jì)步驟的例子，并且包括在使用用于仿真(例如，SPICE仿真前和后布圖)的EDA工具、布圖和布線(PR)、RC提取(RCX)、串?dāng)_和時(shí)序分析、IR和EM分析和DFM的EDA工具當(dāng)中的手動(dòng)規(guī)J各。用于比例因子的手動(dòng)插入的這些要求增加了設(shè)計(jì)工藝的出錯(cuò)風(fēng)險(xiǎn)。例如，忽略了準(zhǔn)確地設(shè)置微縮參數(shù)的設(shè)計(jì)者可能會(huì)錯(cuò)誤地建模其電路模型并發(fā)現(xiàn)解決所導(dǎo)致的錯(cuò)誤是困難的。因此，希望有用于光學(xué)微縮技術(shù)節(jié)點(diǎn)(半節(jié)點(diǎn)工藝)的、不易出錯(cuò)并容易控制設(shè)計(jì)質(zhì)量的工藝。此外，在電路制造商是向電路設(shè)計(jì)者(無工廠設(shè)計(jì)公司)提供的服務(wù)的代工廠的情況下，要求電路設(shè)計(jì)者考慮更少的工藝改善了客戶服務(wù)?，F(xiàn)在，參照示出描述光學(xué)微縮工藝的原理圖的附圖5。在第一、標(biāo)準(zhǔn)的、技術(shù)節(jié)點(diǎn)，例如45nm工藝中的提供設(shè)計(jì)數(shù)據(jù)、布圖502?？捎呻娐吩O(shè)計(jì)者(例如，無工廠IC客戶)提供該設(shè)計(jì)。然后用EDA工具504(例如，仿真(SPICE)模型、LPE和RC技術(shù)文件)提供適當(dāng)?shù)目s放比例。在實(shí)施例中，使用將在下面進(jìn)一步描述的嵌入的比例因子來提供縮放比例。盡管技術(shù)節(jié)點(diǎn)和比例因子的任何可能的組合都是可能的，在示意性實(shí)施例中，嵌入比例因子0.9來提供從45nm布圖到40nm器件506的光學(xué)縮;改比例(例如，轉(zhuǎn)移)。該光學(xué)縮放比例在光學(xué)微縮工藝節(jié)點(diǎn)(例如，40nm)中提供器件或設(shè)計(jì)數(shù)據(jù)(例如，掩膜圖案數(shù)據(jù))506。例如，在示意性的實(shí)施例中，所提供的是包括均與所述40nm技術(shù)節(jié)點(diǎn)相關(guān)的RC、時(shí)序、功率和面積的40nm器件406。換句話說，能夠?qū)⑴c45nm設(shè)計(jì)MJ'j相關(guān)的設(shè)計(jì)數(shù)據(jù)轉(zhuǎn)化到與40nm技術(shù)節(jié)點(diǎn)相關(guān)的設(shè)計(jì)數(shù)據(jù)15中，例如，轉(zhuǎn)化到40nm技術(shù)節(jié)點(diǎn)中的掩膜數(shù)據(jù)庫。該轉(zhuǎn)化可以對用戶透明地發(fā)生。該轉(zhuǎn)化或光學(xué)微縮使管芯尺寸降低。在示意性實(shí)施例中，所述比例因子使管芯尺寸降低約20%?，F(xiàn)在參照示出包括電路設(shè)計(jì)流程的方法600的附圖6。除了這里提及的修改以外，方法600與上述方法IOO基本上類似。方法600可用于為最初在標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)中設(shè)計(jì)的但是將使用標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)的光學(xué)微縮工藝制造的電路提供設(shè)計(jì)，由此提供從一個(gè)技術(shù)節(jié)點(diǎn)到光學(xué)微縮技術(shù)節(jié)點(diǎn)的設(shè)計(jì)數(shù)據(jù)的轉(zhuǎn)化。使用提供45納米(N45)的標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)和40納米(N40)的光學(xué)微縮技術(shù)節(jié)點(diǎn)的實(shí)施例來更詳細(xì)的描述方法600。然而，一般而言，可以是4支術(shù)節(jié)點(diǎn)和比例因子的任何組合并且在本發(fā)明的范圍內(nèi)，尤其是對于方法600。方法600開始于與上面參照附圖1所描述的步驟102基本上類似的步驟602。方法600可用于為在標(biāo)準(zhǔn)(非半節(jié)點(diǎn))技術(shù)節(jié)點(diǎn)中設(shè)計(jì)和將使用標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)的光學(xué)微縮技術(shù)節(jié)點(diǎn)工藝(半節(jié)點(diǎn))制造的電路提供設(shè)計(jì)?？商峁┰跇?biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)中的電路的原理圖。在實(shí)施例中，提供在45納米技術(shù)節(jié)點(diǎn)中的原理圖。然后方法600進(jìn)入到執(zhí)行電路的網(wǎng)表的仿真步驟604?？墒褂美?，SPICE模型的仿真模型來執(zhí)行仿真。仿真模型包括嵌入的比例因子。在實(shí)施例中，在SPICE模型中嵌入比例因子。在實(shí)施例中，與將由40nm工藝形成電路的光學(xué)微縮技術(shù)節(jié)點(diǎn)工藝相比較，仿真模型包括嵌入的比例因子0.9來調(diào)整與45nm技術(shù)節(jié)點(diǎn)相關(guān)的電路的網(wǎng)表。嵌入的比例因子包括在模型等工具中提供因子。在實(shí)施例中，嵌入的比例因子不要求由其所植入的系統(tǒng)的用戶進(jìn)行確定的操作。電路制造商(例如，代工廠)可以將比例因子嵌入(例如，整合到)到模型中，然后將包括嵌入的因子的工具提供給電路設(shè)計(jì)者使用。然后，方法600進(jìn)入到生成布圖步驟606。布圖可以與標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)中的電路相關(guān)。在實(shí)施例中，在45nm尺寸中提供布圖。在實(shí)施例中，布圖是GDSII文件。然后，方法600進(jìn)入到對設(shè)計(jì)數(shù)據(jù)執(zhí)行DRC和/或LVS驗(yàn)證的步驟608。DRC工具可確定電路布圖的設(shè)計(jì)規(guī)則的偏離。可在標(biāo)準(zhǔn)4支術(shù)節(jié)點(diǎn)(例如，45nm)中提供布圖。DRC工具可包括與標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)和/或光學(xué)微縮技術(shù)節(jié)點(diǎn)相關(guān)的平臺，或者可以將相同的平臺用于(上述)兩個(gè)工藝。LVS工具測定設(shè)計(jì)數(shù)據(jù)是否匹配(布圖或者原理圖)。布圖和原理圖可都包括標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)(例如45nm)尺寸。然后，方法600進(jìn)入到執(zhí)行布圖參數(shù)提取(LPE)和/或電阻電容提取(RCX)的步驟610。在標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)(例如，45nm)中的布圖上執(zhí)行LPE。所述LPE工具包括具有嵌入的比例因子的LPE平臺。在實(shí)施例中，嵌入的比例因子是0.9。嵌入的比例因子0.9可說明光學(xué)微縮(例如，轉(zhuǎn)化為40nm光學(xué)微縮技術(shù)節(jié)點(diǎn)的45nm技術(shù)節(jié)點(diǎn))。與上面的描述相似，提供嵌入的比例因子以使其對工具的用戶是透明的，并且不要求工具的用戶那部分的操作。使用包括嵌入的比例因子的技術(shù)文件(例如，SignoffRC技術(shù)文件)執(zhí)行RCX。在實(shí)施例中，嵌入的因子是0.9。嵌入的因子0.9可說明光學(xué)微縮(例如，從45nm技術(shù)節(jié)點(diǎn)到40nm光學(xué)微縮技術(shù)節(jié)點(diǎn))。電路制造商(例如，代工廠)可將比例因子嵌入(例如，整合到)到技術(shù)文件和/或LPE平臺，然后將包括嵌入的因子的工具提供給電路設(shè)計(jì)者使用。然后，方法600進(jìn)入到執(zhí)行后布圖仿真的步驟612?？稍跇?biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)(例如，45nm)中的布圖上執(zhí)行后布圖仿真?？梢杂砂ㄇ度氲谋壤蜃拥姆抡婺Ｐ蛨?zhí)行仿真。在實(shí)施例中，仿真模型是SPICE模型。在實(shí)施例中，將比例因子0.9嵌入到SPICE模型中以說明從45nm技術(shù)節(jié)點(diǎn)到40nm光學(xué)微縮工藝的光學(xué)微縮。因此，方法600通過在一個(gè)或多個(gè)EDA工具中嵌入一個(gè)或多個(gè)比例因子來提供透明的電路設(shè)計(jì)流程。透明流程提供不強(qiáng)制用戶(例如，設(shè)計(jì)者)確定輸入比例因子以說明光學(xué)微縮技術(shù)節(jié)點(diǎn)的工藝。因此，用戶能夠在標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)中提供設(shè)計(jì)，并且在光學(xué)微縮技術(shù)節(jié)點(diǎn)中實(shí)現(xiàn)設(shè)計(jì)的適當(dāng)仿真、包括參量的器件參數(shù)及設(shè)計(jì)的驗(yàn)證。方法600在用于仿真、LPE和RC提取工序等一個(gè)或多個(gè)EDA工具中提供嵌入的比例因子?，F(xiàn)在參照示出一種芯片(IC)"i殳計(jì)方法的附圖7。方法700與上面描述的方法400基本上相同，但具有這里所提及的修改之處。方法700可用于為最初在標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)中設(shè)計(jì)的但是將使用標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)的光學(xué)微縮工藝制造的芯片提供設(shè)計(jì)。使用提供45納米(N45)的標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)和40納米(N40)的光學(xué)微縮技術(shù)節(jié)點(diǎn)的實(shí)施例對方法700進(jìn)一步詳細(xì)描述。然而，一般而言，可以17是技術(shù)節(jié)點(diǎn)和比例因子的任何組合并且在本發(fā)明的范圍內(nèi)，尤其對于方法700。方法700開始于與上面參照附圖4所描述的步驟402基本上類似的步驟702。對設(shè)計(jì)(RTL設(shè)計(jì))執(zhí)行合成來提供與標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)相關(guān)的網(wǎng)表。所使用的庫工具(例如，前端庫)可與標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)相關(guān)。在實(shí)施例中，前端庫工具可在45nm技術(shù)節(jié)點(diǎn)中。提供時(shí)序和功率結(jié)果，且其是與光學(xué)微縮技術(shù)節(jié)點(diǎn)，例如，所述40nm技術(shù)節(jié)點(diǎn)相關(guān)的結(jié)果。然后，方法700進(jìn)入到提供布圖和布線(P&R)工序和優(yōu)化時(shí)序的步驟704。用于執(zhí)行P&R的后端庫工具可與標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)(例如，45nm)相關(guān)。所使用的技術(shù)文件(例如，P&RRC技術(shù)文件)包括嵌入的比例因子。在實(shí)施例中，標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)是45nm和光學(xué)微縮技術(shù)節(jié)點(diǎn)是40nm并且在技術(shù)文件中提供嵌入的因子0.9。然后方法700進(jìn)入到執(zhí)行RC提取、時(shí)序分析和/或信號整體性(SI)閉合的步驟706。可以使用具有嵌入的比例因子的技術(shù)文件(例如，RCtech文件)來執(zhí)行所述提取。在實(shí)施例中，標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)是45nm并且光學(xué)微縮工藝節(jié)點(diǎn)是40nm并且在技術(shù)文件中提供0.9的比例因子。所使用的時(shí)序庫可與光學(xué)樣t縮技術(shù)節(jié)點(diǎn)相關(guān)。附圖8示出了具有嵌入的比例因子804的RC提取技術(shù)文件802的實(shí)施例。將技術(shù)文件802提供給基于光學(xué)微縮技術(shù)節(jié)點(diǎn)尺寸(例如，40nm工藝)生成RC表808的場解算器806。雖然實(shí)施例示出了0.9的嵌入的比例因子，^旦可以是任何比例因子。然后，方法700進(jìn)入到獲取功率、IR和/或EM分析和結(jié)果的步驟708?？墒褂冒ㄇ度氲囊蜃拥募夹g(shù)文件(例如，SignoffRCtech文件)來獲取結(jié)果。在實(shí)施例中，標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)是45nm，光學(xué)微縮技術(shù)節(jié)點(diǎn)是40nm并且在技術(shù)文件中提供嵌入的因子0.9。所使用的功率庫可與光學(xué)微縮技術(shù)節(jié)點(diǎn)相關(guān)。然后，方法700進(jìn)入到#1行虛擬布局和DRC-瞼i正的步驟710。步驟710與上面參照方法400所描述的步驟410基本類似。用于光學(xué)微縮技術(shù)節(jié)點(diǎn)的DRC平臺可以和與標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)相關(guān)的平臺相同或者基本類似。然后，方法700進(jìn)入到寺丸4亍LVS驗(yàn)證的步驟712。可以在均與標(biāo)準(zhǔn)4支術(shù)節(jié)點(diǎn)相關(guān)的布圖和網(wǎng)表上執(zhí)行LVS驗(yàn)證。在實(shí)施例中，布圖和網(wǎng)表與45nm工藝相關(guān)。所述LVS還可包括具有例如0.9的嵌入的因子的LPE平臺以說明例如，40nm的光學(xué)微縮技術(shù)節(jié)點(diǎn)。在方法600和700的描述中，使用45納米工藝、40nm光學(xué)^f鼓縮工藝和相關(guān)的比例因子0.9來描述示意性實(shí)施例。然而，可使用任何技術(shù)節(jié)點(diǎn)、尺寸和/或比例因子。此外，將具體的EDA工具指示為包括嵌入的比例因子，然而本領(lǐng)域技術(shù)人員會(huì)認(rèn)識到很多可從嵌入的比例因子獲益的其它EDA工具。在所描述的方法中，與上面分別參照與在附圖1和4的方法100和400的一個(gè)或多個(gè)步驟相關(guān)聯(lián)地描述的傳統(tǒng)實(shí)施例所描述的比例因子的手動(dòng)插入相反，設(shè)計(jì)者不需要對光學(xué)微縮工藝做特別的考慮。替代地，提供了(提供給例如，設(shè)計(jì)者)具有嵌入到工具中的比例因子(以及適當(dāng)?shù)暮笊L因子)的仿真模型(SPICE模型)、LPE平臺和/或RC提取技術(shù)文件等EDA工具。這樣還可以提供與用于標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)工藝的設(shè)計(jì)流程基本相似或者相同的用于光學(xué)微縮技術(shù)節(jié)點(diǎn)的設(shè)計(jì)流程。例如，可以在標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)中提供設(shè)計(jì)數(shù)據(jù)(例如，網(wǎng)表，布圖)并且可以在光學(xué)微縮技術(shù)節(jié)點(diǎn)中對系統(tǒng)或設(shè)計(jì)方法的用戶透明地生成設(shè)計(jì)(例如，掩膜數(shù)據(jù))。與上面參照必須由用戶輸入比例因子的方法100描述的實(shí)施例相比，透明的實(shí)施例可提供包括誤操作在內(nèi)的更少的錯(cuò)誤。從用戶(例如，設(shè)計(jì)者)的角度看來，這樣還提供與標(biāo)準(zhǔn)節(jié)點(diǎn)設(shè)計(jì)流程相同或基本上相似的半節(jié)點(diǎn)設(shè)計(jì)流程的優(yōu)點(diǎn)?，F(xiàn)在參照附圖9,其所示是示出了包括用于DFM效果的LPE縮;改方法的設(shè)計(jì)系統(tǒng)900的實(shí)施例的框圖。設(shè)計(jì)系統(tǒng)900提供第一技術(shù)節(jié)點(diǎn)中的要被轉(zhuǎn)換成第二技術(shù)節(jié)點(diǎn)的并且隨后在第二技術(shù)節(jié)點(diǎn)工藝中制造的設(shè)計(jì)，第二^t術(shù)節(jié)點(diǎn)是第一技術(shù)節(jié)點(diǎn)的光學(xué)微縮。將該實(shí)施例作為提供第一、標(biāo)準(zhǔn)、45納米(N45)的技術(shù)節(jié)點(diǎn)和使用比例因子0.9的第二、40納米(N40)的光學(xué)微縮技術(shù)節(jié)點(diǎn)來進(jìn)行說明。然而，可以是任何技術(shù)節(jié)點(diǎn)和比例因子的組合。在N45尺寸中提供布圖902。布圖902可包括GDSII文件。將布圖提供給"透明"LPE平臺卯4。由于LPE平臺透明，不必由用戶操作，平臺將對光學(xué)微縮工藝技術(shù)提供設(shè)計(jì)的適宜的縮放比例。LPE平臺904包括4是取45nm布圖的幾何自變量(參數(shù))的子系統(tǒng)906。幾何參數(shù)的例子包括溝道長度、溝道寬度和包括幾何尺寸的布圖的其它特征。將這些參數(shù)與比例因子相乘。在示意性實(shí)施例中，比例因子是0.9。這樣將幾何參數(shù)轉(zhuǎn)換成光學(xué)微縮工藝(例如，N40大小)的尺寸。LPE平臺904還包4舌一個(gè)或多個(gè)DFM方程的DFM方程系統(tǒng)908。一個(gè)或多個(gè)方程可以與所述光學(xué)微縮技術(shù)節(jié)點(diǎn)(例如，N40)相關(guān)。將由子系統(tǒng)906生成的比例幾何參數(shù)提供給所述DFM方程系統(tǒng)908，在DFM方程系統(tǒng)908中將幾何參數(shù)確定為可縮放的還是不可縮放的參數(shù)。可縮放的參數(shù)包括幾何類型的那些參數(shù)。幾何類型參數(shù)是具有依賴于尺寸的單位例如，微米，納米或其它距離(例如，長度)的量度的那些參數(shù)。可縮;故參數(shù)包括特征(例如，溝道)寬度、特征(例如，溝道)長度、多晶(poly)間隙和/或包括幾何單位的其它參數(shù)。不可縮放的參數(shù)例子包括無單位參數(shù)、具有電氣特性的單位(例如，方塊電阻)和非幾何單位的參數(shù)。不可縮放的參數(shù)的例子包括那些說明阱臨近效應(yīng)的參數(shù)。然后，對參凄t應(yīng)用DFM方程以說明工藝效應(yīng)和阱臨近、多晶圓化(polyrounding)、RET、層間應(yīng)力和/或本領(lǐng)域已知的其它效應(yīng)等改變。然后，根據(jù)需要恢復(fù)參數(shù)以在第一技術(shù)節(jié)點(diǎn)(例如，45nm)中提供設(shè)計(jì)數(shù)據(jù)。在尺寸回復(fù)(size-back)子系統(tǒng)910中，通過將參數(shù)除以比例因子0.9來將通過子系統(tǒng)906中的比例因子先前縮放的幾何/可縮放參數(shù)恢復(fù)為N45大小。由于結(jié)果是技術(shù)節(jié)點(diǎn)-N40結(jié)果和N45結(jié)果這兩者的代表，所以子系統(tǒng)912將不可縮放參數(shù)保持不變(保持為從DFM方程中提供的輸出)。尺寸返回子系統(tǒng)910具有多個(gè)優(yōu)點(diǎn)。例如，子系統(tǒng)910提供將作為第一技術(shù)節(jié)點(diǎn)(例如，N45)的代表的LPE904的輸出，由于用戶能夠在最初生成的設(shè)計(jì)所在的尺寸中回顧網(wǎng)表，其可以提供更易調(diào)試的工藝。此外，如下面參照附圖IO所描述的，盡管在完成上上不同的，在所述標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)中的輸出允許在設(shè)計(jì)流程(例如，預(yù)仿真和后仿真)中不同點(diǎn)處設(shè)計(jì)的部分一致以使得設(shè)計(jì)的部分能夠共同集成并仿真。然后，將用所述透明LPE平臺904提供的所述LPE網(wǎng)表提供給RC提取子系統(tǒng)914。RC提取子系統(tǒng)914包括嵌入的比例因子。所述嵌入的比例因子與上面分別參照附圖6和7的步驟610和/或706和附圖8的所述RC提取技術(shù)文件802描述的基本上相似。RC提取子系統(tǒng)914可提取互連的電阻和電容參數(shù)。然后，將所述LPE網(wǎng)表提供給仿真子系統(tǒng)916。仿真子系統(tǒng)可以包括SPICE仿真模型。仿真子系統(tǒng)916包括具有嵌入的因子的仿真模型。在示意性實(shí)施例中，嵌入的因子是0.9。仿真子系統(tǒng)使用嵌入的比例因子來使當(dāng)?shù)乜s放網(wǎng)表的可縮放參數(shù)，例如，通過用比例因子0.9乘以可縮放參數(shù)。在實(shí)施例中，不可縮放參數(shù)，已經(jīng)作為所述光學(xué)微縮的代表乘以單比例因子。因此，參照附圖IO提供的用于DFM方法的LPE縮放方法，代替使用幾何布圖縮放(例如，參照附圖5和7，利用上面的RC工具和仿真工具所描述的)，該方法使用幾何參數(shù)縮放并提供這些縮放了的參數(shù)作為向DFM方程的輸入。然后，將可縮放DFM方程輸出值恢復(fù)回布圖繪制大小，并使不可縮放DFM輸出保持不變。這樣提供了如上面所描述的優(yōu)點(diǎn)，且當(dāng)用戶(例如，設(shè)計(jì)者)運(yùn)行具有LVS網(wǎng)名和器件名稱后注解的LPE(back-annotation)時(shí)(如在LVS工具1008中)(例如，當(dāng)在原理圖中發(fā)現(xiàn)時(shí)，LPE輸出網(wǎng)表能夠跟隨類似的網(wǎng)名和器件名稱)由于LVS是在繪制大小布圖和繪制大小原理圖中運(yùn)行，當(dāng)將LVS/LPE工藝組合在一起時(shí)，在與LVS相同尺寸上運(yùn)行LPE。此外，如上所述，由于LPE輸出網(wǎng)表跟隨與原始原理圖類似的網(wǎng)名和器件名稱，所以用戶會(huì)發(fā)現(xiàn)更易調(diào)試。在可選實(shí)施例中，LPE工具能夠使用用于DFM效應(yīng)的幾何布圖縮;改方法。在該實(shí)施例中，不會(huì)出現(xiàn)上面描述的益處(例如，調(diào)試和LPE/LVS具有相同尺寸)，但是，仍會(huì)實(shí)現(xiàn)仿真準(zhǔn)確性?，F(xiàn)在參照示出用于提供光學(xué)微縮技術(shù)節(jié)點(diǎn)中的設(shè)計(jì)的電路設(shè)計(jì)系統(tǒng)1000的框圖的附圖IO。除了這里所提供的以外，所述電路i殳計(jì)系統(tǒng)1000可與上面參照附圖3描述的所述系統(tǒng)300相似。電路設(shè)計(jì)系統(tǒng)1000的說明包括提供將被縮放(轉(zhuǎn)換成)到40nm技術(shù)節(jié)點(diǎn)(N40)的光學(xué)微縮工藝的45nm技術(shù)節(jié)點(diǎn)(N45)中的設(shè)計(jì)的實(shí)施例；然而，可以是技術(shù)節(jié)點(diǎn)的任何組合。仿真系統(tǒng)1002提供如上面參照附圖6描述的步驟604中所描述的仿真。仿真系統(tǒng)1002包括標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)(例如，N45技術(shù)節(jié)點(diǎn))中的原理圖1004和與光學(xué)微縮才支術(shù)節(jié)點(diǎn)(例如，N40)相關(guān)的仿真模型(SPICE模型)1006。仿真模型1006包括嵌入的比例因子以說明由原理圖1004提供的45納米和40納米工藝之間的幾何縮放。仿真系統(tǒng)1002將原理圖1004提供給LVS工具1008。電路設(shè)計(jì)系統(tǒng)1000還包括在標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)尺寸(N45大小)中提供的GDS布圖文件1010。將布圖1010提供給與光學(xué)微縮技術(shù)節(jié)點(diǎn)(例如，40nm技術(shù)節(jié)點(diǎn))相關(guān)的DFM/LPE工具1012。DFM/LPE工具1012包括嵌入在工具1012中的比例因子(例如，0.9),例如，如上面參照附圖9的LPE904所描述的。還將布圖1010提供給RC才是取工具1014。RC提取工具1014還包括嵌入的比例因子(例如0.9)，例如，如上面參照附圖7的步驟706和/或附圖8的所述技術(shù)文件802所描述的。將工具1012/1014的輸出(例如，原理圖和提取的參數(shù)1018)提供給后仿真系統(tǒng)1016。原理圖1018與標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)-N45相關(guān)。寄生(例如，R/C)與光學(xué)微縮技術(shù)節(jié)點(diǎn)-N40相關(guān)。后仿真系統(tǒng)1016使用仿真模型1020執(zhí)行原理圖1018的仿真。仿真模型1020具有嵌入的因子。仿真模型1020可為SPICE模型。在示意性實(shí)施例中，將比例因子0.9嵌入在仿真模型1020中以說明光學(xué)縮放(例如，在N45和N40工藝之間的尺寸差異)?？蓪姆抡婺Ｐ?020輸出的布圖與仿真模型1002的輸出混合。在實(shí)施例中，兩個(gè)模型的輸出包括在標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)-N45中的布圖?？梢栽谟蓧K1022提供的"混合，，設(shè)計(jì)上執(zhí)行進(jìn)一步仿真和/或分析。還將仿真系統(tǒng)1016的輸出提供給述LVS系統(tǒng)1008?？梢圆僮鱈VS系統(tǒng)1008來比較來自仿真系統(tǒng)1002和1016的數(shù)據(jù)、，該數(shù)據(jù)來自相同技術(shù)節(jié)點(diǎn)-標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)(N45)。例如，可分析N45原理圖1018和N45尺寸原理圖1004。貫穿本發(fā)明，將比例因子描述為嵌入在用于電路和/或芯片的設(shè)計(jì)的各種EDA工具中。除了上面參照方法100和400所描述的之外，EDA工具可包括不同實(shí)施例。嵌入的比例因子可包括嵌入在方法、系統(tǒng)、計(jì)算機(jī)可讀介質(zhì)和/或壽欠件產(chǎn)品中的參數(shù)以至于在使用方法、EDA工具、系統(tǒng)、CRM和/或軟件期間不要求用于參數(shù)或相關(guān)的參數(shù)的手動(dòng)提供的需要。這種嵌入功能允許、制造工藝節(jié)點(diǎn)微縮成對IC設(shè)計(jì)者是"透明的"，這種功能不要求用戶(例如，設(shè)計(jì)者)的額外努力和/或考慮。在實(shí)施例中，代工供應(yīng)商等IC制造商在工具中嵌入?yún)?shù)，然后將所述EDA工具提供給電路設(shè)計(jì)者等用戶使用。因此，提供了一種將比例因子嵌入到LPE技術(shù)文件、RC技術(shù)文件和/或仿真模型(SPICE模型)等EDA工具中來為光學(xué)微縮技術(shù)節(jié)點(diǎn)做出對于用戶(例如，設(shè)計(jì)者)而言是透明的電路設(shè)計(jì)和芯片集成。這樣允許用于光學(xué)^t縮技術(shù)節(jié)點(diǎn)的設(shè)計(jì)流程與由標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)所提供的相同或基本上相似。本發(fā)明能22夠應(yīng)用于包括但不限于所論述的示意性實(shí)施例的任何EDA工具、標(biāo)準(zhǔn)技術(shù)節(jié)點(diǎn)和/或光學(xué)技術(shù)節(jié)點(diǎn)。本發(fā)明可以采用完全為硬件的實(shí)施例形式、完全軟件實(shí)施例的形式或包括硬件和軟件成分的實(shí)施例形式。在示意性實(shí)施例中，將本發(fā)明植入在包括但不限制于固件、常駐軟件、微代碼等的軟件中。此外，本發(fā)明的實(shí)施例能夠采用可以從提供由計(jì)算機(jī)或任何指令執(zhí)行系統(tǒng)使用的或與計(jì)算機(jī)或任何指令執(zhí)行系統(tǒng)相結(jié)合的程序代碼的實(shí)體的計(jì)算機(jī)可用或計(jì)算機(jī)可讀介質(zhì)所獲取的一個(gè)或多個(gè)計(jì)算^4呈序產(chǎn)品的形式。為了描述的目的，實(shí)體的計(jì)算機(jī)可用或計(jì)算機(jī)可讀介質(zhì)可以是能夠容納、存儲、通信、傳輸或傳送由指令執(zhí)行系統(tǒng)、裝置或設(shè)備使用或與令執(zhí)行系統(tǒng)、裝置或設(shè)備相結(jié)合的程序的設(shè)備。介質(zhì)可是電子的、磁性的、光學(xué)的、電磁的、紅外的、半導(dǎo)體系統(tǒng)(或裝置或設(shè)備)或傳輸介質(zhì)。計(jì)算機(jī)可讀介質(zhì)的例子包括半導(dǎo)體或固態(tài)存儲器、磁帶、可移動(dòng)計(jì)算機(jī)軟盤、隨機(jī)存儲器(RAM)、只讀存儲器(ROM)、剛性^磁盤和光盤。光盤的當(dāng)前的實(shí)例包括壓縮盤-只讀存儲器(CD-ROM)、壓縮盤-讀/寫(CD-R/W)和數(shù)字視頻盤(DVD)。在圖11中示出用于提供所公開的實(shí)施例的一個(gè)系統(tǒng)。所示出的是用于實(shí)現(xiàn)包括這里所描述的系統(tǒng)和方法的本發(fā)明的實(shí)施例的計(jì)算機(jī)系統(tǒng)1100的實(shí)施例。在實(shí)施例中，計(jì)算機(jī)系統(tǒng)1100包括提供包括執(zhí)行仿真、驗(yàn)證分析(例如，DRC,LVS)、參數(shù)提取(例如，LPE,RCX)、布圖、布圖和布線、DFM和/或上述的其它工具和工序的設(shè)計(jì)電路或芯片的一個(gè)或多個(gè)步驟的功能性。計(jì)算機(jī)系統(tǒng)1100包括均由一個(gè)或多個(gè)總線1102互連的微處理器1104、輸出設(shè)備1110、存儲設(shè)備1106、系統(tǒng)存儲器1108、顯示器1114和通信設(shè)備1112。存儲設(shè)備1106可以是軟盤驅(qū)動(dòng)器、硬盤驅(qū)動(dòng)器、CD-ROM、光學(xué)設(shè)備或任何其它存儲設(shè)備。另外，存儲設(shè)備能夠接收軟盤、CD-ROM、DVD-ROM或可包含有計(jì)算機(jī)可"^丸行指令的計(jì)算機(jī)可讀介質(zhì)的任何其它形式。通信設(shè)備1112可以是調(diào)制解調(diào)器、網(wǎng)卡或任何使計(jì)算機(jī)系統(tǒng)能夠與其它節(jié)點(diǎn)通信的設(shè)備。應(yīng)當(dāng)理解，任何計(jì)算機(jī)系統(tǒng)1100都能夠代表個(gè)人計(jì)算機(jī)、主機(jī)、PDAs和用電話的設(shè)備等多個(gè)互連的計(jì)算機(jī)系統(tǒng)。計(jì)算機(jī)系統(tǒng)1100包括能夠執(zhí)行機(jī)器可讀指令的硬件和用于執(zhí)行產(chǎn)生所期望的結(jié)果的動(dòng)作(典型的機(jī)器可讀指令)的軟件。軟件包括存儲在RAM或ROM等任何存儲介質(zhì)中的機(jī)器代碼，以及存儲在其它存儲設(shè)備(例如軟盤、閃存或CDROM等)。軟件可包括例如，源或目標(biāo)代碼。另外，軟件包含能夠在客戶機(jī)器或服務(wù)器中被執(zhí)行的指令的任何設(shè)置。硬件和軟件的任何組合可包括計(jì)算機(jī)系統(tǒng)?？蓪⑾到y(tǒng)存儲器1108配置成存儲設(shè)計(jì)數(shù)據(jù)庫、庫、技術(shù)文件、設(shè)計(jì)規(guī)則、PDK、模型、平臺和/或在電路和/或芯片中使用的其它信息。計(jì)算機(jī)可讀介質(zhì)包括RAM等被動(dòng)數(shù)據(jù)存儲以及壓縮盤只讀存儲器(CD-ROM)等半-永久數(shù)據(jù)存儲?？蓪⒈景l(fā)明的實(shí)施例嵌入到計(jì)算機(jī)的RAM中以將標(biāo)準(zhǔn)計(jì)算機(jī)轉(zhuǎn)換到新的具體的計(jì)算機(jī)機(jī)器中。數(shù)據(jù)結(jié)構(gòu)是能夠?qū)崿F(xiàn)本發(fā)明的實(shí)施例的數(shù)據(jù)的定義了的組織。例如，數(shù)據(jù)結(jié)構(gòu)可提供數(shù)據(jù)組織或可執(zhí)行代碼的組織?？赏ㄟ^傳輸介質(zhì)攜帶數(shù)據(jù)信號，并且存儲并傳送各種數(shù)據(jù)結(jié)構(gòu)，因此，可用于傳送本發(fā)明的實(shí)施例。數(shù)據(jù)庫1116可以是本領(lǐng)域已知的任何標(biāo)準(zhǔn)或獨(dú)有的數(shù)據(jù)庫軟件。不受限制并可遠(yuǎn)離服務(wù)器存在，可通過互聯(lián)網(wǎng)或?qū)Ｓ镁W(wǎng)訪問數(shù)據(jù)庫1116的物理地址。數(shù)據(jù)庫1116的公開包括多個(gè)數(shù)據(jù)庫的實(shí)施例。總之，本發(fā)明的方面提供用于改善使用光學(xué)微縮技術(shù)節(jié)點(diǎn)工藝來制造的電路和芯片的設(shè)計(jì)的方法和系統(tǒng)。這樣，可以有效地減少電路和/或芯片的尺寸和/或改善其性能。另外，方法學(xué)提供降低了的對設(shè)計(jì)工藝的人為介入、減少的錯(cuò)誤幾率。在實(shí)施例中，這里描述的方法和系統(tǒng)可使代工廠供應(yīng)商從向設(shè)計(jì)者提供服務(wù)中獲益。例如，可將比例因子嵌入到用于光學(xué)微縮技術(shù)節(jié)點(diǎn)(例如，提取工具，仿真工具)的產(chǎn)品中。例如，可在代工廠提供給客戶(例如，設(shè)計(jì)者)的LPE技術(shù)文件，RC技術(shù)文件，和/或仿真模型(例如，SPICE模型)中嵌入微縮因子。盡管已經(jīng)詳細(xì)地描述了本發(fā)明的實(shí)施例，但是本領(lǐng)域4支術(shù)人員應(yīng)當(dāng)理解，在不偏離本發(fā)明的精神和范圍的情況下，在這里它們可以做各種變化、替換和變更。相應(yīng)地，意圖將所有這些變化、替換和變更包括所附面權(quán)利要求中所定義的本發(fā)明的范圍內(nèi)。權(quán)利要求1、一種設(shè)計(jì)電路的方法，包含提供與設(shè)計(jì)相關(guān)的第一組設(shè)計(jì)數(shù)據(jù)，其中所述第一組設(shè)計(jì)數(shù)據(jù)是在第一技術(shù)節(jié)點(diǎn)中；使用所述第一組設(shè)計(jì)數(shù)據(jù)仿真所述設(shè)計(jì)，其中所述仿真包括具有嵌入的比例因子的仿真模型；從所述仿真的設(shè)計(jì)生成布圖；和使用所述布圖生成第二組設(shè)計(jì)數(shù)據(jù)，其中所述第二組數(shù)據(jù)是在第二技術(shù)節(jié)點(diǎn)中，并且其中所述第二技術(shù)節(jié)點(diǎn)是所述第一技術(shù)節(jié)點(diǎn)的光學(xué)微縮。2、根據(jù)權(quán)利要求1所述的方法，其中所述第二組設(shè)計(jì)數(shù)據(jù)定義將形成在光掩膜上的圖案。3、根據(jù)權(quán)利要求1所述的方法，其中所述第一組設(shè)計(jì)數(shù)據(jù)是網(wǎng)表。4、根據(jù)權(quán)利要求1所述的方法，其中所述仿真模型是SPICE模型。5、根據(jù)權(quán)利要求1所述的方法，還包含使用與所述第二技術(shù)節(jié)點(diǎn)相關(guān)的工藝制造包括所述設(shè)計(jì)的器件。6、根據(jù)權(quán)利要求1所述的方法，其中所述布圖包括在所述第一技術(shù)節(jié)點(diǎn)中的尺寸。7、根據(jù)權(quán)利要求1所述的方法，還包含從所述布圖提取參數(shù)，其中所述提取包括使用具有第二嵌入的比例因子的技術(shù)文件提取參數(shù)。8、一種設(shè)計(jì)電路的方法，包含提供設(shè)計(jì)的布圖，其中所述布圖是在第一技術(shù)節(jié)點(diǎn)中；以及使用具有嵌入的比例因子的電子設(shè)計(jì)分析(EDA)工具從在所述第一技術(shù)節(jié)點(diǎn)中的所述布圖提取參數(shù)，其中所提取的參數(shù)是與第二技術(shù)節(jié)點(diǎn)中的所述布圖相關(guān)的。9、根據(jù)權(quán)利要求8所述的方法，其中所述嵌入的比例因子根據(jù)所述第一技術(shù)節(jié)點(diǎn)和所述第二技術(shù)節(jié)點(diǎn)設(shè)定。10、根據(jù)權(quán)利要求8所述的方法，其中所述EDA工具是選自包括SPICE仿真，LPE工具，RC提取工具，電遷移或電阻壓降(IR-drop)分析工具，功率(power)分析工具，時(shí)序(timing)分析工具，噪聲分析工具，和它們的組合成的組中的一種工具。11、根據(jù)權(quán)利要求8所述的方法，還包含在所述布圖上執(zhí)行用于可制造性(DFM)分析的設(shè)計(jì)，其中DFM分析包括確定與所述布圖相關(guān)的可縮放和不可縮放參數(shù)，其中所述執(zhí)行所述DFM分析包括用所述嵌入的比例因子乘以所述可縮放參數(shù)；將所述可縮放參數(shù)提供給DFM方程以產(chǎn)生最終的可縮放參數(shù)；以及用所述最終的可縮放參數(shù)除以所述嵌入的比例因子。12、根據(jù)權(quán)利要求8所述的方法，還包含將所述第一技術(shù)節(jié)點(diǎn)中的所述布圖轉(zhuǎn)化成所述第二技術(shù)節(jié)點(diǎn)中的設(shè)計(jì)數(shù)據(jù)，其中所述設(shè)計(jì)數(shù)據(jù)提供將在襯底上制造的圖案。13、一種制造半導(dǎo)體集成電路的方法，包含將與技術(shù)節(jié)點(diǎn)相對應(yīng)的電子設(shè)計(jì)分析(EDA)工具提供給客戶，其中所述EDA工具包括至少一個(gè)包括嵌入的比例因子的仿真工具，其中所述比例因子提供從第一技術(shù)節(jié)點(diǎn)到第二技術(shù)節(jié)點(diǎn)的光學(xué)微縮；和接收來自客戶的布圖，其中使用所述EDA工具提供所述布圖。14、根據(jù)權(quán)利要求13所述的方法，其中所述仿真工具包括SPICE仿真，LPE仿真和RC提取工具中的至少一個(gè)。15、根據(jù)權(quán)利要求1或13所述的方法，其中所述嵌入的比例因子根據(jù)所述第一技術(shù)節(jié)點(diǎn)和所述第二技術(shù)節(jié)點(diǎn)設(shè)定。全文摘要本發(fā)明公開了用于將使用光學(xué)微縮技術(shù)節(jié)點(diǎn)提供的設(shè)計(jì)電路和/或IC芯片的系統(tǒng)、方法和計(jì)算機(jī)可讀介質(zhì)。在第一技術(shù)節(jié)點(diǎn)中提供最初的設(shè)計(jì)數(shù)據(jù)，并且在所述設(shè)計(jì)流程的一個(gè)或多個(gè)EDA工具中通過使用嵌入的比例因子，可在光學(xué)微縮技術(shù)節(jié)點(diǎn)中為所述電路生成設(shè)計(jì)。在其中可提供嵌入的比例因子的EDA工具的實(shí)例是仿真模型和包括LPE平臺的提取工具和RC提取技術(shù)文件。文檔編號G06F17/50GK101620644SQ20091015066公開日2010年1月6日申請日期2009年6月25日優(yōu)先權(quán)日2008年6月25日發(fā)明者侯永清,張麗絲,王中興,魯立忠申請人:臺灣積體電路制造股份有限公司