專利名稱：安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)故障-安全方法，尤其涉及一種"3取2"故障-安全計(jì)算機(jī)的硬件平臺(tái)。
背景技術(shù)：
軌道交通、航空以及電力化工等領(lǐng)域重要關(guān)鍵設(shè)備的監(jiān)控系統(tǒng)對(duì)可靠性、安全性和可維護(hù)性有很高的要求。系統(tǒng)的可靠性保證系統(tǒng)能夠長(zhǎng)期無(wú)故障可靠地運(yùn)行，安全性保證系統(tǒng)的任何部分在出現(xiàn)故障情況下導(dǎo)向安全側(cè)，即其后果不會(huì)導(dǎo)致監(jiān)測(cè)控制對(duì)象產(chǎn)生危險(xiǎn)或重大損失，而可維護(hù)性則在保證系統(tǒng)正常運(yùn)行情況下對(duì)系統(tǒng)的故障部件進(jìn)行維護(hù)與更換。這種高可靠性、高安全性和高可維護(hù)性的監(jiān)控系統(tǒng)其核心是故障-安全計(jì)算機(jī)，而故障_安全計(jì)算機(jī)的硬件平臺(tái)是故障_安全計(jì)算機(jī)最重要的基礎(chǔ)內(nèi)容，是各種容錯(cuò)技術(shù)、避錯(cuò)技術(shù)和冗余技術(shù)實(shí)現(xiàn)的基本保證，由于直接關(guān)系到整個(gè)系統(tǒng)的可靠性、安全性和可維護(hù)性的性能，故障_安全計(jì)算機(jī)的硬件平臺(tái)是整個(gè)監(jiān)控系統(tǒng)的關(guān)鍵部分。 目前常用的故障_安全計(jì)算機(jī)硬件平臺(tái)的結(jié)構(gòu)有雙機(jī)熱備、2乘2取2和3取2三種形式。雙機(jī)熱備結(jié)構(gòu)是提高系統(tǒng)可靠性提出的一種比較早期的冗余結(jié)構(gòu)，由于其容錯(cuò)和避錯(cuò)能力相對(duì)較低，要達(dá)到同樣可靠性和安全性要求需要采取更多的可靠性和安全性措施包括更高要求的部件和器件，雙機(jī)熱備結(jié)構(gòu)目前主要用于對(duì)可靠性和安全性要求不是很高的場(chǎng)合。2乘2取2結(jié)構(gòu)和3取2結(jié)構(gòu)各有特點(diǎn)，2乘2取2結(jié)構(gòu)是在雙機(jī)熱備結(jié)構(gòu)基礎(chǔ)上發(fā)展起來(lái)的一種組合故障安全體系結(jié)構(gòu)，即2取2結(jié)構(gòu)加上雙機(jī)熱備。雖然2取2的結(jié)構(gòu)提高了安全性，但同時(shí)使可靠性和可用性降低，需要通過(guò)雙機(jī)熱備達(dá)到可靠性、安全性和可維護(hù)性的綜合性能指標(biāo)。由于整體上是雙機(jī)熱備的結(jié)構(gòu)，2乘2取2結(jié)構(gòu)的體積相對(duì)較大，成本也相對(duì)較高。3取2結(jié)構(gòu)是采用故障冗余技術(shù)的一種故障屏蔽結(jié)構(gòu)。在該結(jié)構(gòu)中，三個(gè)獨(dú)立的模塊其運(yùn)算結(jié)果進(jìn)行兩兩相互比較，只要有兩個(gè)模塊的運(yùn)算結(jié)果一致時(shí)，就認(rèn)為是安全可靠的。由于在三個(gè)獨(dú)立的模塊中兩個(gè)同時(shí)出現(xiàn)相同錯(cuò)誤的概率被認(rèn)為是比較低的，因此3取2結(jié)構(gòu)在安全性(不產(chǎn)生危險(xiǎn)輸出)得以保證的同時(shí)可靠性(避免系統(tǒng)因故障停止運(yùn)行)也得以提高。3取2結(jié)構(gòu)無(wú)論在可靠性、安全性和可用性綜合性能指標(biāo)上，還是在器件的數(shù)量和成本上都是屬于緊湊和高效的，越來(lái)越被廣泛地應(yīng)用于各種場(chǎng)合。
3取2結(jié)構(gòu)的關(guān)鍵內(nèi)容是3取2表決，包括CPU模塊計(jì)算結(jié)果的表決和輸入輸出的表決。輸入輸出的3取2表決通常采用專用的硬件表決電路。對(duì)于CPU模塊的3取2表決，三個(gè)CPU之間的同步、數(shù)據(jù)交換和表決是該結(jié)構(gòu)系統(tǒng)的一個(gè)關(guān)鍵。雖然CPU之間數(shù)據(jù)交換的數(shù)據(jù)量不是很大，但必須與表決一樣做到實(shí)時(shí)和高速。目前絕大多數(shù)3取2結(jié)構(gòu)的CPU之間數(shù)據(jù)交換采用以太網(wǎng)、普通串行總線和專用并行總線，前兩種通信接口很難做到實(shí)時(shí)和高速，后一種總線寬度往往比較寬，而3取2的結(jié)構(gòu)需要三個(gè)CPU之間兩兩的互相通信，這使得整個(gè)通信總線非常寬，使3取2結(jié)構(gòu)變得相當(dāng)復(fù)雜，也增加了故障的可能性，而且并行總線由于時(shí)序上的瓶頸，速度在一定程度上也受到制約。CPU與輸入輸出模塊之間的通信也相似，盡管速度和實(shí)時(shí)性沒(méi)有CPU之間通信的要求這樣高，通信的數(shù)據(jù)量也不大，但由于是三個(gè)獨(dú)立的通信通道，而且輸入輸出模塊需要方便的進(jìn)行擴(kuò)展(多個(gè)機(jī)籠)，常用的并 行總線方式存在著通信距離、復(fù)雜性和組態(tài)靈活性等局限性和合理性問(wèn)題。盡管3取2結(jié) 構(gòu)同時(shí)提高了系統(tǒng)的安全性、可靠性和可用性，但可維護(hù)性是它的一個(gè)薄弱環(huán)節(jié)。因?yàn)檫@種 結(jié)構(gòu)的CPU模塊不管是獨(dú)立的模塊形式(一個(gè)CPU—個(gè)模塊)還是一體的模塊形式(三個(gè) CPU —個(gè)模塊)都安裝在同一個(gè)機(jī)籠中，且輸入輸出模塊一般都為一體的模塊形式，如果其 中一個(gè)故障，在不影響系統(tǒng)正常工作的前提下很難進(jìn)行及時(shí)的更換和維修。

發(fā)明內(nèi)容
本發(fā)明提出了一種安全計(jì)算機(jī)3取2硬件平臺(tái)結(jié)構(gòu)，以滿足監(jiān)控系統(tǒng)對(duì)安全計(jì)算 機(jī)平臺(tái)的可靠性、安全性、可維護(hù)性和可用性的高性能要求。 本發(fā)明通過(guò)以下技術(shù)解決方案實(shí)現(xiàn)一種安全計(jì)算機(jī)"3取2"硬件平臺(tái)，由CPU模 塊、通信模塊和I/O模塊構(gòu)成，其中CPU模塊為三個(gè)獨(dú)立的CPU模塊，通信模塊由主備兩個(gè) 模塊組成的熱備的結(jié)構(gòu)形式，1/0模塊由主備兩個(gè)模塊組成的熱備的結(jié)構(gòu)形式；所有的CPU 模塊、通信模塊和1/0模塊均支持熱插拔功能，在保證可靠性和安全性基礎(chǔ)上提高了整個(gè) 平臺(tái)的可維護(hù)性和可用性； CPU模塊之間采用CPU總線進(jìn)行同步、數(shù)據(jù)交換和表決，所述的CPU模塊與通信模 塊之間采用通信總線進(jìn)行數(shù)據(jù)傳輸，所述CPU模塊與I/O模塊之間采用I/O總線進(jìn)行數(shù)據(jù) 傳輸。 所述的I/O模塊由三個(gè)獨(dú)立的通道構(gòu)成，每個(gè)通道有 一 個(gè)MPU和 一 個(gè) CAN (controller area network,控制器局域網(wǎng))總線接口 ；每個(gè)通道的CAN總線接口通過(guò) CAN總線與所述一個(gè)CPU模塊連接，每個(gè)通道的MPU負(fù)責(zé)該通道的通信、信號(hào)處理以及與其 它兩個(gè)通道在模塊內(nèi)部實(shí)現(xiàn)"3取2"的硬件表決。 所述的I/O總線由三個(gè)互相獨(dú)立的CAN總線組成，三個(gè)互相獨(dú)立的CAN總線分別 連接CPU模塊和每個(gè)I/O模塊的三個(gè)獨(dú)立通道，實(shí)現(xiàn)I/O模塊與CPU模塊之間的數(shù)據(jù)通信， 在保證通信可靠性和降低平臺(tái)復(fù)雜性的同時(shí)提高了平臺(tái)的可擴(kuò)展性； 所述的每個(gè)CPU模塊具有兩個(gè)CPU總線接口 、一個(gè)CAN總線接口和兩個(gè)以太網(wǎng)接 口 ，兩個(gè)CPU總線接口通過(guò)CPU總線分別與另外兩個(gè)CPU模塊的CPU總線接口相連進(jìn)行兩 兩相互通信； 所述的CAN總線接口通過(guò)獨(dú)立的CAN總線連接到每個(gè)I/O模塊的CAN總線接口 ； 三個(gè)CPU模塊之間通信采用基于LVDS的高速串行總線，高速串行總線方式保證了CPU模塊 之間同步、數(shù)據(jù)傳輸和表決的實(shí)時(shí)高速要求，同時(shí)大大減小了總線寬度，降低了平臺(tái)的復(fù)雜 性，提高了可靠性； 所述的兩個(gè)以太網(wǎng)接口分別通過(guò)通信總線連接到兩個(gè)主備通信模塊。 平臺(tái)的外部通信采用雙路冗余以太網(wǎng)，由平臺(tái)的通信模塊實(shí)現(xiàn)，通信模塊的主備
模塊各具有五個(gè)以太網(wǎng)接口，其中三個(gè)以太網(wǎng)接口分別與三個(gè)CPU模塊的以太網(wǎng)接口相連
接構(gòu)成內(nèi)部的以太網(wǎng)通信總線，另外兩個(gè)以太網(wǎng)接口實(shí)現(xiàn)平臺(tái)對(duì)外通信的雙以太網(wǎng)冗余結(jié)構(gòu)。 所述的CPU總線由收發(fā)兩對(duì)通信線組成，為基于LVDS(Low-VoltageDifferential Signaling,低電壓差分信號(hào))的高速串行總線，采用FPGA(FieldProgrammable GateArray，元件可編程邏輯門陣列)實(shí)現(xiàn)，其數(shù)據(jù)傳輸速率大于100Mbps。 所述的CPU模塊、通信模塊和1/0模塊均設(shè)有支持熱插拔的熱插拔電源控制器、熱插拔按鈕和熱插拔指示。 所述的CPU模塊、通信模塊和I/O模塊的供電采用冗余的雙路電源。 所述的CPU模塊、通信模塊和1/0模塊在機(jī)籠中有對(duì)應(yīng)固定的插槽位置，所述的
CPU模塊在CPU插槽之間可以互換，所述的I/O模塊在I/O插槽之間可以互換，每個(gè)I/O插
槽在機(jī)籠背板有固定對(duì)應(yīng)的地址。 本發(fā)明提供的安全計(jì)算機(jī)"3取2"硬件平臺(tái)，能夠在模塊內(nèi)部實(shí)現(xiàn)"3取2"的硬件表決，同時(shí)，所有的CPU模塊、通信模塊和1/0模塊均支持熱插拔功能，在保證可靠性和安全性基礎(chǔ)上提高了整個(gè)平臺(tái)的可維護(hù)性和可用性；且I/O總線由三個(gè)互相獨(dú)立的CAN總線組成的，在保證通信可靠性和降低平臺(tái)復(fù)雜性的同時(shí)提高了平臺(tái)的可擴(kuò)展性；三個(gè)CPU模塊之間通信采用基于LVDS的高速串行總線，該總線方式保證了 CPU模塊之間同步、數(shù)據(jù)傳輸和表決的實(shí)時(shí)高速要求，同時(shí)大大減小了總線寬度，降低了平臺(tái)的復(fù)雜性，提高了可靠性。


圖1為本發(fā)明安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)原理框圖。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明的原理和具體實(shí)施方法作進(jìn)一步的說(shuō)明。
如圖1所示，整個(gè)3取2硬件平臺(tái)為6U的工業(yè)標(biāo)準(zhǔn)機(jī)籠，所有模塊均安插在機(jī)籠中。模塊包括三個(gè)獨(dú)立的CPU模塊、兩個(gè)構(gòu)成熱備結(jié)構(gòu)的主備COM (Communication,通信)通信模塊、若干個(gè)構(gòu)成熱備結(jié)構(gòu)的I/O模塊和機(jī)籠背板。 三個(gè)CPU模塊之間、CPU模塊與主備COM通信模塊之間、CPU模塊與I/O模塊之間的通信分別采用不同的三種通信總線，稱為CPU總線、通信總線和I/O總線。三種通信總線均為串行通信總線，滿足平臺(tái)的實(shí)時(shí)高速、降低復(fù)雜性、提高可靠性、緊湊性和可擴(kuò)展性等要求。CPU總線采用基于LVDS的專用高速串行總線，數(shù)據(jù)交換速率大于100Mbps，以滿足CPU模塊之間進(jìn)行同步、數(shù)據(jù)交換和表決的實(shí)時(shí)高速數(shù)據(jù)通信要求，通信總線采用以太網(wǎng)，速率大于2Mbps， I/O總線采用可靠性高的CAN總線，通信速率大于lOOkbps。
每個(gè)CPU模塊的CPU總線有兩個(gè)總線接口 ，分別連接另外兩個(gè)CPU模塊的CPU總線接口 ，組成三個(gè)CPU之間的兩兩互相通信結(jié)構(gòu)。 每個(gè)CPU總線由收發(fā)兩對(duì)通信線組成，由FPGA基于LVDS方式實(shí)現(xiàn)。 每個(gè)CPU模塊有兩個(gè)以太網(wǎng)接口 ，分別連接到兩個(gè)主備COM通信模塊，主備COM通
信模塊各具有五個(gè)以太網(wǎng)接口，其中三個(gè)接口分別與三個(gè)CPU模塊相連接構(gòu)成內(nèi)部的以太
網(wǎng)通信總線，另外兩個(gè)接口作為平臺(tái)對(duì)外的冗余雙以太網(wǎng)接口。每個(gè)CPU模塊的IA)總線
由三個(gè)互相獨(dú)立的CAN總線組成，分別連接到每個(gè)I/O模塊的三個(gè)獨(dú)立通道。 CPU模塊采用高性能工業(yè)級(jí)的嵌入式CPU和嵌入式實(shí)時(shí)操作系統(tǒng)。主備COM通信
模塊采用與CPU模塊相同型號(hào)的CPU和操作系統(tǒng)，以及高性能以太網(wǎng)交換機(jī)模塊，實(shí)現(xiàn)平臺(tái)
內(nèi)部和外部的以太網(wǎng)接口。i/o模塊由三個(gè)獨(dú)立的通道組成，每個(gè)通道有一個(gè)工業(yè)級(jí)通用型
MPU實(shí)現(xiàn)通信、輸入輸出邏輯控制、計(jì)算功能和輸入輸出3取2硬件表決功能。
機(jī)籠的插槽由槽位固定的三個(gè)CPU插槽、兩個(gè)通信插槽和若千個(gè)I/0插槽組成，兩
個(gè)通信插槽和每個(gè)1/0插槽通過(guò)機(jī)籠背板有固定對(duì)應(yīng)的地址。機(jī)籠背板實(shí)現(xiàn)模塊之間三種
總線的連接、模塊供電、輸入輸出信號(hào)的連接等，在各種信號(hào)線的連接上保證各類模塊插槽
之間的任意互換，即三個(gè)CPU模塊之間的互換、主備通信模塊之間的互換和1/0模塊之間的
互換，主備插槽也通過(guò)機(jī)籠背板的主備地址決定，保證了各模塊的通用性。 各模塊根據(jù)熱插拔要求設(shè)計(jì)，每個(gè)模塊都有支持熱插拔的熱插拔電源控制器、熱
插拔按鈕和熱插拔指示，使主備結(jié)構(gòu)模塊的可維護(hù)性大大提高，也提高了平臺(tái)的可用性。由
于3取2表決功能不涉及到平臺(tái)的供電電源，平臺(tái)的供電電源采用雙電源冗余方式，通過(guò)機(jī)
籠背板連接到各個(gè)模塊。這種冗余電源的方式在保障平臺(tái)的可靠性、安全性和可用性性能
要求下，使得平臺(tái)的結(jié)構(gòu)更具簡(jiǎn)單、緊湊和高效。
權(quán)利要求
一種安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，由CPU模塊、通信模塊和I/O模塊構(gòu)成，其特征在于(1)所述CPU模塊為三個(gè)獨(dú)立的CPU模塊，所述通信模塊由主備兩個(gè)模塊組成的熱備的結(jié)構(gòu)形式，所述I/O模塊由主備兩個(gè)模塊組成的熱備的結(jié)構(gòu)形式；(2)所述CPU模塊之間采用CPU總線進(jìn)行同步、數(shù)據(jù)交換和表決，所述CPU模塊與通信模塊之間采用通信總線進(jìn)行數(shù)據(jù)傳輸，所述CPU模塊與I/O模塊之間采用I/O總線進(jìn)行數(shù)據(jù)傳輸。
2. 根據(jù)權(quán)利要求1所述的安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，其特征在于所述1/0模塊由三個(gè)獨(dú)立的通道構(gòu)成，每個(gè)通道有一個(gè)MPU和一個(gè)CAN總線接口 ；每個(gè)通道的CAN總線接口通過(guò)CAN總線與所述一個(gè)CPU模塊連接，每個(gè)通道的MPU負(fù)責(zé)該通道的通信、信號(hào)處理以及與其它兩個(gè)通道在模塊內(nèi)部實(shí)現(xiàn)"3取2"的硬件表決。
3. 根據(jù)權(quán)利要求1所述的安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，其特征在于所述的I/O總線由三個(gè)互相獨(dú)立的CAN總線組成，三個(gè)互相獨(dú)立的CAN總線分別連接CPU模塊和每個(gè)I/O模塊的三個(gè)獨(dú)立通道，實(shí)現(xiàn)I/O模塊與CPU模塊之間的數(shù)據(jù)通信。
4. 根據(jù)權(quán)利要求1所述的安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，其特征在于所述的每個(gè)CPU模塊具有兩個(gè)CPU總線接口 、一個(gè)CAN總線接口和兩個(gè)以太網(wǎng)接口 ，兩個(gè)CPU總線接口通過(guò)CPU總線分別與另外兩個(gè)CPU模塊的CPU總線接口相連進(jìn)行兩兩相互通信；所述的CAN總線接口通過(guò)獨(dú)立的CAN總線連接到每個(gè)I/O模塊的CAN總線接口 ；所述的兩個(gè)以太網(wǎng)接口分別通過(guò)通信總線連接到兩個(gè)主備通信模塊。
5. 根據(jù)權(quán)利要求1所述的安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，其特征在于所述的通信模塊的主備模塊各具有五個(gè)以太網(wǎng)接口，其中三個(gè)以太網(wǎng)接口分別與三個(gè)CPU模塊的以太網(wǎng)接口相連接構(gòu)成內(nèi)部的以太網(wǎng)通信總線，另外兩個(gè)以太網(wǎng)接口實(shí)現(xiàn)平臺(tái)對(duì)外通信的雙以太網(wǎng)冗余結(jié)構(gòu)。
6. 根據(jù)權(quán)利要求1所述的安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，其特征在于所述的CPU總線由收發(fā)兩對(duì)通信線組成，為基于LVDS的高速串行總線，采用FPGA實(shí)現(xiàn)。
7. 根據(jù)權(quán)利要求1所述的安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，其特征在于所述的CPU模塊、通信模塊和I/O模塊均設(shè)有支持熱插拔的熱插拔電源控制器、熱插拔按鈕和熱插拔指示。
8. 根據(jù)權(quán)利要求1所述的安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，其特征在于所述的CPU模塊、通信模塊和I/O模塊的供電采用冗余的雙路電源。
9. 根據(jù)權(quán)利要求1所述的安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，其特征在于所述的CPU模塊、通信模塊和I/O模塊在機(jī)籠中有對(duì)應(yīng)固定的插槽位置，所述CPU模塊在CPU插槽之間可以互換，所述I/O模塊在I/O插槽之間可以互換，每個(gè)I/O插槽在機(jī)籠背板有固定對(duì)應(yīng)的地址。
全文摘要
本發(fā)明公開了一種安全計(jì)算機(jī)3取2表決方法硬件平臺(tái)，該平臺(tái)包括三個(gè)獨(dú)立的CPU模塊、I/O模塊和通訊模塊，每個(gè)I/O模塊內(nèi)部由互相獨(dú)立的三個(gè)通道組成，并在內(nèi)部完成“3取2”硬件表決，每個(gè)I/O模塊和通信模塊由主備兩個(gè)模塊并構(gòu)成熱備；三個(gè)CPU模塊之間的通信采用基于LVDS的高速串行總線，每個(gè)CPU模塊與I/O模塊的通信采用獨(dú)立的CAN總線，每個(gè)CPU模塊與通信模塊的通信采用以太網(wǎng)，平臺(tái)與外部的通信由通信模塊的兩路冗余以太網(wǎng)實(shí)現(xiàn)；所有模塊均具有熱插拔功能。本發(fā)明保證了“3取2”表決的實(shí)時(shí)高速數(shù)據(jù)交換，在緊湊性結(jié)構(gòu)的條件下提高了可靠性、可用性、可維護(hù)性和可擴(kuò)展性，具有廣泛的推廣應(yīng)用前景。
文檔編號(hào)G06F21/02GK101710376SQ200910155630
公開日2010年5月19日 申請(qǐng)日期2009年12月18日 優(yōu)先權(quán)日2009年12月18日
發(fā)明者陳祥獻(xiàn), 黃海 申請(qǐng)人:浙江大學(xué)