專利名稱：時(shí)鐘供給裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及根據(jù)需要可變地調(diào)整被提供給計(jì)算機(jī)系統(tǒng)的每個(gè)模塊的時(shí)鐘的頻率的時(shí)鐘供給裝置。
背景技術(shù)：
迄今，已經(jīng)存在以下的已知構(gòu)造，其中為了節(jié)省由計(jì)算機(jī)系統(tǒng)消耗的功率，時(shí)鐘僅被提供給發(fā)出時(shí)鐘請(qǐng)求的模塊并且停止到不需要被
提供有時(shí)鐘的宏的時(shí)鐘的供給(例如，日本未經(jīng)審查的專利申請(qǐng)公開(kāi)
No.2005-250650)。
此外，作為功率管理功能，已經(jīng)存在以下的已知系統(tǒng)，該系統(tǒng)用于根據(jù)系統(tǒng)處理等等上的負(fù)荷通過(guò)增加或者降低操作時(shí)鐘頻率適當(dāng)?shù)乜刂乒β氏?例如，日本未經(jīng)審査的專利申請(qǐng)公開(kāi)No.09-237132)。
然而，由于低負(fù)荷的操作期間不必要的高速時(shí)鐘的供給，如日本未經(jīng)審查的專利申請(qǐng)公開(kāi)No.2005-250650中公布的簡(jiǎn)單ON/OFF (接通/斷開(kāi))控制不能充分地消除功率的浪費(fèi)。
例如，某些模塊被要求恒定地操作在ON狀態(tài)下，并且即使負(fù)荷小，時(shí)鐘也如通常一樣被供給這樣的宏。結(jié)果，功率被恒定地消耗。
此外，日本未經(jīng)審查的專利申請(qǐng)公開(kāi)No.09-237132公布的是，根據(jù)CPU的負(fù)荷和熱生成以及電池的剩余電量，以四級(jí)來(lái)設(shè)置和調(diào)整時(shí)鐘頻率的想法。
盡管公布了根據(jù)系統(tǒng)上的負(fù)荷更改時(shí)鐘頻率的想法，但是根據(jù)CPU的負(fù)荷狀態(tài)更改時(shí)鐘頻率的方法缺乏獨(dú)特性。
曰本未經(jīng)審査的專利申請(qǐng)公開(kāi)No.09-237132公布了如下技術(shù)，其中，每次CPU輸入/輸出或者訪問(wèn)存儲(chǔ)器時(shí)設(shè)置指示忙碌狀態(tài)的標(biāo)記，并且對(duì)標(biāo)記的數(shù)量進(jìn)行計(jì)數(shù)以辨認(rèn)CPU的空閑狀態(tài)的數(shù)目，從而檢測(cè)CPU的負(fù)荷狀態(tài)(參見(jiàn)日本未經(jīng)審查的專利申請(qǐng)公開(kāi)No.09-237132的段[0017p 。

發(fā)明內(nèi)容
本發(fā)明人已經(jīng)發(fā)現(xiàn)以下問(wèn)題，控制的粒度太粗糙以至于不能通過(guò)僅監(jiān)測(cè)CPU的操作來(lái)評(píng)估整個(gè)系統(tǒng)上的負(fù)荷，并且組成系統(tǒng)的許多其
它的模塊沒(méi)有被考慮到。這引起如下不便，高速時(shí)鐘被不必要地提供給整個(gè)系統(tǒng)，或者即使當(dāng)某些模塊要求高速操作時(shí)，時(shí)鐘頻率也被降低。
此外，即使當(dāng)CPU處于空閑狀態(tài)時(shí)，在預(yù)定的周期執(zhí)行輪詢操作，
并因此，始終進(jìn)行對(duì)存儲(chǔ)器的訪問(wèn)和輸入/輸出。這引起如下問(wèn)題，即使當(dāng)對(duì)輸入/輸出的數(shù)目和存儲(chǔ)器訪問(wèn)操作的數(shù)目進(jìn)行計(jì)數(shù)時(shí)，事實(shí)上
不可能高精確度地評(píng)估CPU上的實(shí)際負(fù)荷和整個(gè)系統(tǒng)上的實(shí)際負(fù)荷。
因此，將日本未經(jīng)審査的專利申請(qǐng)公開(kāi)No.09-237132中公布的發(fā)明應(yīng)用于實(shí)際的計(jì)算機(jī)系統(tǒng)是極其困難的。
本發(fā)明的實(shí)施例的第一示例性方面是向多個(gè)模塊提供時(shí)鐘的時(shí)鐘供給裝置，包括時(shí)鐘輸出單元，該時(shí)鐘輸出單元在具有不同頻率的時(shí)鐘之間進(jìn)行切換并且輸出該時(shí)鐘；時(shí)鐘分配單元，該時(shí)鐘分配單元將來(lái)自于時(shí)鐘輸出單元的時(shí)鐘分配和提供給多個(gè)模塊；以及時(shí)鐘切換控制單元，該時(shí)鐘切換控制單元使來(lái)自于時(shí)鐘輸出單元的時(shí)鐘的頻率被切換。在時(shí)鐘供給裝置中，時(shí)鐘切換控制單元包括時(shí)鐘請(qǐng)求模式確定單元，當(dāng)從多個(gè)模塊當(dāng)中選擇作為監(jiān)測(cè)目標(biāo)的監(jiān)測(cè)目標(biāo)模塊輸出的時(shí)鐘請(qǐng)求信號(hào)的模式滿足預(yù)定的條件模式時(shí)，該時(shí)鐘請(qǐng)求模式確定單 元將用于將時(shí)鐘頻率降低為慢頻率的控制信號(hào)輸出至?xí)r鐘輸出單元。
根據(jù)本發(fā)明的示例性實(shí)施例，當(dāng)適合于確定系統(tǒng)上的負(fù)荷量的模 塊被選擇并且來(lái)自于這些模塊的時(shí)鐘請(qǐng)求滿足預(yù)定的條件(例如，其 中來(lái)自于所選擇的模式的所有時(shí)鐘請(qǐng)求變成"L"電平的條件)時(shí)，時(shí) 鐘頻率被降低為慢頻率。
因此，能夠高精確度地評(píng)估系統(tǒng)上的負(fù)荷。結(jié)果，適當(dāng)?shù)貓?zhí)行必 要的任務(wù)，并且能夠最小化功率開(kāi)銷并且能夠減少功率消耗。


從以下結(jié)合附圖對(duì)某些示例性實(shí)施例的描述中，以上和其它示例 性方面、優(yōu)點(diǎn)和特征將更加明顯，其中
圖1是示出計(jì)算機(jī)系統(tǒng)的整體構(gòu)造的圖2是示出條件設(shè)置寄存器的構(gòu)造示例的表；
圖3是示出DRAM的操作時(shí)序的時(shí)序圖4是示出總線操作速率和時(shí)鐘頻率之間的關(guān)系的時(shí)序圖5是示出由時(shí)鐘供給單元執(zhí)行的時(shí)鐘頻率控制方法的操作過(guò)程 的流程圖6是示出本發(fā)明的第一修改的構(gòu)造的圖7是示出第一修改中的FIFO緩沖器剩余容量和時(shí)鐘頻率之間的 關(guān)系的時(shí)序圖；以及
圖8是示出第一修改的操作過(guò)程的流程圖。
具體實(shí)施例方式
參考給予附圖中的組成元件的附圖標(biāo)記示出并且描述本發(fā)明的示 例性實(shí)施例。
(第一示例性實(shí)施例)將會(huì)描述根據(jù)本發(fā)明的第一示例性實(shí)施例的時(shí)鐘供給裝置。
圖1是示出計(jì)算機(jī)系統(tǒng)ioo的整體構(gòu)造的圖。
計(jì)算機(jī)系統(tǒng)100包括操作執(zhí)行單元110和時(shí)鐘供給單元(時(shí)鐘供
給裝置)200。
操作執(zhí)行單元110包括中央處理單元(CPU) 111、數(shù)字信號(hào)處理 器(DSP) 112、直接存儲(chǔ)器存取控制器(DMAC) 113、圖形顯示控制 器(GDC) 114、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM) 115、以及用于將這 些組件連接在一起的總線116。
被安裝在操作執(zhí)行單元110中的每個(gè)模塊(111至115)的操作要 求時(shí)鐘信號(hào)提供占空比。因此，每個(gè)模塊(111至115)使時(shí)鐘請(qǐng)求信 號(hào)(Clkr叫)在操作期間上升，并且使時(shí)鐘請(qǐng)求信號(hào)在當(dāng)操作被停止的 時(shí)間期間下降。
注意的是，如有必要，在這里和在附圖中省略了其它模塊的描述， 但是安裝了其它的模塊。
時(shí)鐘供給單元200將時(shí)鐘提供給操作執(zhí)行單元110。
時(shí)鐘供給單元200包括時(shí)鐘輸出單元210、時(shí)鐘分配單元220、門 控單元230、以及時(shí)鐘切換控制單元240。
時(shí)鐘輸出單元210包括PLL 211 、分頻單元212以及切換單元215。
PLL211增加(multiply)外部提供的基本時(shí)鐘，從而生成高速時(shí)鐘。
8分頻單元212以預(yù)定的分頻比率劃分來(lái)自于PLL 211的高速時(shí)鐘 的頻率。
分頻單元212包括16分頻的分頻單元213，該16分頻的分頻單元 213用于將來(lái)自于PLL 211的高速時(shí)鐘的頻率16分頻從而獲得低速時(shí) 鐘；和2分頻的分頻單元214，該2分頻的分頻單元214用于將時(shí)鐘的 頻率2分頻從而獲得中速時(shí)鐘。
切換單元215在來(lái)自于PLL211的高速時(shí)鐘與來(lái)自于分頻單元212 的低速時(shí)鐘之間進(jìn)行切換，并且輸出時(shí)鐘。切換單元215響應(yīng)于來(lái)自 于時(shí)鐘切換控制單元240的控制信號(hào)執(zhí)行切換控制。
時(shí)鐘分配單元220接收來(lái)自于時(shí)鐘輸出單元210的時(shí)鐘信號(hào)。然 后，時(shí)鐘分配單元220生成與接收到的時(shí)鐘同步的待分配到模塊(111 至115)的多個(gè)時(shí)鐘，并且輸出多個(gè)時(shí)鐘信號(hào)。
門控單元230包括多個(gè)AND (與)電路。
AND電路被提供為分別對(duì)應(yīng)于模塊(111至115)。
AND電路中的每一個(gè)的一個(gè)輸入接收來(lái)自于每個(gè)模塊(111至 115)的時(shí)鐘請(qǐng)求信號(hào)，并且AND電路中的每一個(gè)的另一個(gè)輸入接收 來(lái)自于時(shí)鐘分配單元220的時(shí)鐘信號(hào)。
通過(guò)此種構(gòu)造，在模塊(111至115)當(dāng)中只有已經(jīng)使時(shí)鐘請(qǐng)求信 號(hào)上升到"H"電平的模塊被提供有時(shí)鐘信號(hào)。
接下來(lái)，將會(huì)描述時(shí)鐘切換控制單元240。
時(shí)鐘切換控制單元240包括時(shí)鐘請(qǐng)求模式確定單元241、 FIFO緩沖器剩余容量確定單元242、總線操作速率確定單元243、以及輪詢狀 態(tài)確定單元244。
時(shí)鐘請(qǐng)求模式確定單元241接收來(lái)自于每個(gè)模塊(111至115)的 時(shí)鐘請(qǐng)求信號(hào)Clkreq。
時(shí)鐘請(qǐng)求模式確定單元241監(jiān)測(cè)來(lái)自于每個(gè)模塊(111至115)的 時(shí)鐘請(qǐng)求的存在或者不存在，并且對(duì)指示時(shí)鐘請(qǐng)求的存在或者不存在 的模式和預(yù)定的條件模式進(jìn)行比較。
在這樣的情況下，時(shí)鐘請(qǐng)求模式確定單元241被提供有條件設(shè)置 寄存器241A。
條件設(shè)置寄存器241A已經(jīng)預(yù)先在其中寄存了多個(gè)模塊(111至 115)的識(shí)別碼，并且被構(gòu)造為能夠選擇性地設(shè)置要被監(jiān)測(cè)的模塊。
圖2是示出條件設(shè)置寄存器241A的構(gòu)造示例的表。
條件設(shè)置寄存器241A具有被寄存在其中的模塊名稱，并且被構(gòu)造 為能夠?qū)⒈O(jiān)測(cè)標(biāo)記任意地設(shè)置為"0"或者"1"。
在圖2中所示的示例中，監(jiān)測(cè)標(biāo)記被設(shè)置為"0"作為初始值。 當(dāng)監(jiān)測(cè)標(biāo)記指示"0"時(shí)，模塊被設(shè)置為監(jiān)測(cè)目標(biāo)，并且當(dāng)監(jiān)測(cè)標(biāo)記被 設(shè)置為"1"時(shí)，模塊能夠被選擇性地設(shè)置為被從監(jiān)測(cè)目標(biāo)排除在外。
此外，當(dāng)來(lái)自于所有的監(jiān)測(cè)目標(biāo)模塊(其監(jiān)測(cè)標(biāo)記被設(shè)置為"0") 的時(shí)鐘請(qǐng)求信號(hào)位于"L"電平時(shí)，時(shí)鐘請(qǐng)求模式確定單元241確定滿 足條件，并且輸出用于將時(shí)鐘頻率16分頻的控制信號(hào)。
FIFO緩沖器剩余容量確定單元242監(jiān)測(cè)按照從頂部開(kāi)始的順序處理數(shù)據(jù)的FIFO型模塊的FIFO緩沖器剩余容量。
FIFO緩沖器剩余容量確定單元242具有設(shè)置在其中的閾值。當(dāng) FIFO緩沖器剩余容量的值超過(guò)閾值時(shí)，F(xiàn)IFO緩沖器剩余容量確定單元 242確定FIFO緩沖器剩余容量的值處于安全區(qū)的范圍內(nèi)，并且輸出用 于將時(shí)鐘頻率16分頻的控制信號(hào)。
圖形顯示控制器(GDC) 114是FIFO型模塊的一個(gè)示例。
來(lái)自于圖形顯示控制器(GDC) 114的時(shí)鐘請(qǐng)求信號(hào)Clkreq沒(méi)有 被輸入至?xí)r鐘請(qǐng)求模式確定單元241,但是通過(guò)FIFO緩沖器剩余容量 確定單元242監(jiān)測(cè)FIFO緩沖器剩余容量的值。
通過(guò)AND電路245在AND條件下進(jìn)一步確定來(lái)自于時(shí)鐘請(qǐng)求模 式確定單元241的確定結(jié)果和來(lái)自于FIFO緩沖器剩余容量確定單元 242的確定結(jié)果。當(dāng)滿足兩個(gè)條件時(shí)，用于將時(shí)鐘16分頻的切換控制 信號(hào)，即，要被輸出的最低速度的時(shí)鐘被提供給時(shí)鐘輸出單元210。
在接收了切換控制信號(hào)之后，時(shí)鐘輸出單元210使用分頻單元212 生成16分頻的時(shí)鐘，并且切換單元215執(zhí)行切換操作以輸出來(lái)自于分 頻單元212的16分頻的時(shí)鐘。
總線操作速率確定單元243監(jiān)測(cè)總線116的操作速率，并且根據(jù) 每單位時(shí)間的總線116的操作速率控制時(shí)鐘頻率被增加、維持、或者 降低。
總線操作速率確定單元243接收用于檢測(cè)總線116的地址總線和 數(shù)據(jù)總線中的每一個(gè)的活動(dòng)狀態(tài)的信號(hào)。
具體地，基于每單元時(shí)間的DRAM 115的活動(dòng)時(shí)間評(píng)估總線操作
11速率。
圖3是示出DRAM115的操作時(shí)序的時(shí)序圖。
如圖3中所示，響應(yīng)于讀出的開(kāi)始地址的輸入，與時(shí)鐘同步地輸 出數(shù)據(jù)。
DRAM 115的活動(dòng)時(shí)間被定義為從地址的輸入即協(xié)議的開(kāi)始直到 數(shù)據(jù)的結(jié)束即協(xié)議的結(jié)束的時(shí)間段。
獲得活動(dòng)時(shí)間與單位時(shí)間的比率，并且從而被獲得的比率被用作 總線操作速率。
總線操作速率確定單元243已經(jīng)在其中設(shè)置上限閾值和下限閾值， 并且將總線操作速率與上限閾值和下限閾值進(jìn)行比較，從而確定時(shí)鐘 頻率的增加和降低。
圖4是示出總線操作速率和時(shí)鐘頻率之間的關(guān)系的時(shí)序圖。
當(dāng)活動(dòng)速率下降到下限閾值以下時(shí)，用于將時(shí)鐘頻率降低為2分 頻的頻率的切換控制信號(hào)被輸出至?xí)r鐘輸出單元210。
此外，當(dāng)活動(dòng)速率超過(guò)上限閾值時(shí)，用于將時(shí)鐘頻率增加到1分 頻的頻率的切換信號(hào)，即，將時(shí)鐘頻率設(shè)置為最快的頻率。
輪詢狀態(tài)確定單元244監(jiān)測(cè)總線116的地址總線，以檢測(cè)處于輪 詢狀態(tài)的模塊，并且將檢測(cè)的模塊與預(yù)定條件進(jìn)行比較，從而控制時(shí) 鐘頻率被增加或者降低。
輪詢狀態(tài)確定單元244監(jiān)測(cè)來(lái)自于總線地址的地址信號(hào)。當(dāng)接連地輸出相同的地址預(yù)定次數(shù)(例如，三次)時(shí)，輪詢狀態(tài)確定單元244 確定模塊已經(jīng)進(jìn)入輪詢狀態(tài)。
在這里描述了作為輪詢監(jiān)測(cè)目標(biāo)的示例的CPU U1和DSP 112。 當(dāng)確定CPU 111和DSP 112已經(jīng)進(jìn)入輪詢狀態(tài)時(shí)，輪詢狀態(tài)確定單元 244向時(shí)鐘輸出單元210提供用于將時(shí)鐘頻率降低為2分頻的頻率的控 制信號(hào)。
此外，當(dāng)CPU 111和DSP 112中一個(gè)已經(jīng)進(jìn)入輪詢狀態(tài)時(shí)，輪詢 狀態(tài)確定單元244確定CPU 111和DSP 112中的另一個(gè)是否處于待機(jī) 狀態(tài)。然后，當(dāng)CPU 111和DSP 112中的另一個(gè)處于待機(jī)狀態(tài)時(shí)，輪 詢狀態(tài)確定單元244向時(shí)鐘輸出單元210提供用于將時(shí)鐘頻率2分頻 的控制信號(hào)。
注意的是，即使在CPU 111和DSP 112中的一個(gè)已經(jīng)進(jìn)入輪詢狀 態(tài)的情況下，如果另一個(gè)不是處于待機(jī)狀態(tài)而是活動(dòng)的，那么時(shí)鐘頻 率被恢復(fù)到快頻率。
對(duì)具有上述構(gòu)造的時(shí)鐘供給裝置的操作進(jìn)行描述。
圖5是示出由時(shí)鐘供給單元200執(zhí)行的時(shí)鐘頻率控制方法的操作 過(guò)程的流程圖。
首先，假定從時(shí)鐘輸出單元210輸出具有最快頻率(即，將來(lái)自 于PLL的頻率1分頻的頻率)的時(shí)鐘。
然后，在ST100中，執(zhí)行時(shí)鐘請(qǐng)求確定步驟。
在時(shí)鐘請(qǐng)求確定步驟中，時(shí)鐘請(qǐng)求模式確定單元241將來(lái)自于每 個(gè)模塊(111至115)的時(shí)鐘請(qǐng)求的存在或者不存在與被設(shè)置在條件設(shè)置寄存器241A中的條件進(jìn)行比較，并且確定所有的來(lái)自于監(jiān)測(cè)目標(biāo)模 塊的時(shí)鐘請(qǐng)求信號(hào)是否處于"L"電平。
當(dāng)確定所有的來(lái)自于監(jiān)測(cè)目標(biāo)模塊的時(shí)鐘請(qǐng)求信號(hào)處于"L"電平 (ST101中為是)時(shí)，然后FIFO緩沖器剩余容量確定單元242執(zhí)行FIFO 緩沖器剩余容量確定步驟(ST102)。
在FIFO緩沖器剩余容量確定步驟(ST102)中，比較要被監(jiān)測(cè)的 FIFO型模塊的FIFO緩沖器剩余容量(例如GDC)和安全閾值。
然后，當(dāng)FIFO緩沖器剩余容量等于或者大于安全閾值(在ST103 中為是)時(shí)，所有的來(lái)自于監(jiān)測(cè)目標(biāo)模塊的時(shí)鐘請(qǐng)求信號(hào)處于"L"電 平，并且FIFO緩沖器剩余容量處于安全區(qū)中。因此，用于將時(shí)鐘頻率 16分頻的控制信號(hào)被提供給時(shí)鐘輸出單元210 (ST109)。
在ST109中，將時(shí)鐘16分頻以獲得最慢的頻率之后，處理返回到 ST100以重復(fù)循環(huán)。當(dāng)滿足時(shí)鐘請(qǐng)求確定步驟(ST100)和FIFO緩沖 器剩余容量確定步驟(ST102)的條件時(shí)(在ST101和ST103中為是)， 不斷地提供16分頻的時(shí)鐘，g卩，最低速度的時(shí)鐘。
當(dāng)沒(méi)有滿足時(shí)鐘請(qǐng)求確定步驟(ST100)或者FIFO緩沖器剩余容 量確定步驟(ST102)的預(yù)定條件時(shí)(在ST101或ST103中為否)， 必須增加時(shí)鐘頻率。
然后，處理被轉(zhuǎn)換到要由總線操作速率確定單元243執(zhí)行的總線 操作速率確定步驟(ST104)。
在總線操作速率確定步驟(ST104)中，基于每單位時(shí)間的DRAM 115的活動(dòng)時(shí)間測(cè)量總線操作速率，并且比較總線操作速率和閾值(下 限閾值、上限閾值)。
14然后，當(dāng)總線操作速率等于或者低于下限閾值時(shí)，用于將時(shí)鐘2
分頻的控制信號(hào)被提供給時(shí)鐘輸出單元210 (ST110)。
在這樣的情況下，沒(méi)有滿足時(shí)鐘請(qǐng)求確定步驟(ST100)或者FIFO 緩沖器剩余容量確定步驟(ST102)的預(yù)定條件(ST101和ST103中為 否)。然而，鑒于通過(guò)總線116傳輸?shù)臄?shù)據(jù)量，能夠確定系統(tǒng)100上 的負(fù)載是中等的。因此，將時(shí)鐘2分頻以獲得中速頻率。
結(jié)果，消除了不必要的高速操作，并且減少不必要的功率消耗， 同時(shí)繼續(xù)必要的任務(wù)處理。
同時(shí)，當(dāng)總線操作速度等于或者大于上限閾值時(shí)，用于將時(shí)鐘頻 率1分頻的控制信號(hào)被提供給時(shí)鐘輸出單元210 (ST111)。即，時(shí)鐘
頻率被增加。
例如，當(dāng)將時(shí)鐘頻率16分頻以獲得最慢的頻率，或者當(dāng)將時(shí)鐘頻 率2分頻以獲得中速頻率時(shí)，每個(gè)模塊的任務(wù)處理的流程被中斷，并 且在沒(méi)有中斷的情況下，大量的模塊訪問(wèn)DRAM 115,這導(dǎo)致總線操 作速率增加。
因此，當(dāng)總線操作速度等于或者大于上限閾值時(shí)，時(shí)鐘頻率被增 加到最快的頻率。
如上所述，當(dāng)系統(tǒng)100上的負(fù)荷高時(shí)，時(shí)鐘頻率被增加從而使操 作執(zhí)行單元110在必要的時(shí)序快速地執(zhí)行必要的處理。
在總線操作速率確定步驟(ST104)中，當(dāng)總線操作速率降低到上 限閾值和下限閾值之間(ST105和ST106中為否)時(shí)，時(shí)鐘頻率被維 持，然后執(zhí)行輪詢確定步驟(ST107)。在輪詢確定步驟(ST107)中，來(lái)自于地址總線的地址信號(hào)被監(jiān)測(cè)
以確定是否存在連續(xù)地輸出相同地址預(yù)定次數(shù)(例如，三次)的監(jiān)測(cè)
目標(biāo)模塊(例如，CPU、 DSP)。
然后，當(dāng)在監(jiān)測(cè)目標(biāo)模塊中存在已經(jīng)進(jìn)入輪詢狀態(tài)的監(jiān)測(cè)目標(biāo)模 塊時(shí)，確定其它的監(jiān)測(cè)目標(biāo)模塊處于輪詢狀態(tài)還是待機(jī)狀態(tài)中。
當(dāng)確定其它的監(jiān)測(cè)目標(biāo)模塊處于輪詢狀態(tài)或者待機(jī)狀態(tài)(ST108 中為是)時(shí)，用于將時(shí)鐘頻率2分頻的控制信號(hào)被提供給時(shí)鐘輸出單 元210 (ST110)。
基于存在已經(jīng)進(jìn)入輪詢狀態(tài)的模塊，能夠確定系統(tǒng)100上的負(fù)荷 不太高。因此，將時(shí)鐘頻率2分頻以獲得中速頻率。
結(jié)果，消除了不必要的高速操作，并且減少了不必要的功率消耗， 同時(shí)繼續(xù)必要的任務(wù)處理。
同時(shí)，當(dāng)確定模塊已經(jīng)進(jìn)入輪詢狀態(tài)或者其它的監(jiān)測(cè)目標(biāo)模塊正 在執(zhí)行處理(ST108中為否)時(shí)，時(shí)鐘頻率被恢復(fù)到1分頻的頻率，艮P， 最快的頻率。
然后，處理返回到ST100以重復(fù)循環(huán)直到滿足終止條件(ST112)。 注意的是，例如當(dāng)輸入用于停止系統(tǒng)的指令時(shí)，滿足終止條件。
根據(jù)具有上述構(gòu)造的第一示例性實(shí)施例，能夠獲得下面有利的效果。
(1)在第一示例性實(shí)施例中，執(zhí)行確定步驟ST100和ST102,并 且確定FIFO緩沖器剩余容量和來(lái)自于每個(gè)監(jiān)測(cè)目標(biāo)模塊的時(shí)鐘請(qǐng)求的
16模式。此外，釆用如下構(gòu)造，其中，基于確定結(jié)果，將來(lái)自于時(shí)鐘輸 出單元210的時(shí)鐘的頻率降低為最慢的頻率，并且要被提供給操作執(zhí) 行單元110的整個(gè)時(shí)鐘的頻率被降低。
在確定步驟ST100和ST102中，當(dāng)確定沒(méi)有監(jiān)測(cè)目標(biāo)模塊輸出時(shí) 鐘請(qǐng)求并且FIFO緩沖器剩余容量充分時(shí)，能夠確定整個(gè)系統(tǒng)不需要有 高速處理。
在這樣的情況下，將時(shí)鐘頻率16分頻以獲得最慢的頻率并且系統(tǒng) 100的占空比被減少，從而消除不必要的高速操作。這導(dǎo)致功率開(kāi)銷和 功率消耗的減少。
如果簡(jiǎn)單地執(zhí)行時(shí)鐘ON/OFF控制，必須等待直到來(lái)自組成系統(tǒng) 100的所有模塊的時(shí)鐘請(qǐng)求變成"L"電平。實(shí)際上，存在很小的可能 性，來(lái)自于所有模塊的時(shí)鐘請(qǐng)求變成"L"電平，并且此種ON/OFF控 制是不可用的。
此外，要求不斷地操作諸如中斷控制器和DMAC (直接存儲(chǔ)器存 取控制器)113的許多模塊，并從而時(shí)鐘應(yīng)被不斷地提供給模塊。
在這一點(diǎn)上，適合確定系統(tǒng)100上的負(fù)荷量的模塊被選擇并且被 寄存在條件設(shè)置寄存器241A中。當(dāng)來(lái)自于模塊的時(shí)鐘請(qǐng)求信號(hào)處于 "L"電平時(shí)，時(shí)鐘頻率被降低為慢頻率。因此，能夠獲得減少不必要 的功率消耗的有利的效果，同時(shí)繼續(xù)必要的任務(wù)處理。
(2)在本示例性實(shí)施例中，提供條件設(shè)置寄存器241A，并且條 件設(shè)置寄存器241A使能夠任意地選擇和寄存用于監(jiān)測(cè)時(shí)鐘請(qǐng)求的存 在或者不存在的監(jiān)測(cè)目標(biāo)。結(jié)果，根據(jù)操作執(zhí)行單元110的系統(tǒng)構(gòu)造 能夠設(shè)置最佳條件，并且根據(jù)系統(tǒng)100能夠執(zhí)行最佳的時(shí)鐘頻率控制。(3) 在基于時(shí)鐘請(qǐng)求的存在或者不存在的時(shí)鐘頻率切換控制中， 控制的粒度是粗糙的。在本示例性實(shí)施例中，通過(guò)監(jiān)測(cè)諸如FIFO緩沖 器剩余容量、總線操作速率、以及輪詢狀態(tài)的條件的詳細(xì)情況，確定
系統(tǒng)ioo的操作負(fù)荷，從而實(shí)現(xiàn)具有較高精確度的時(shí)鐘頻率切換控制。
其中根據(jù)CPU 111等等上的負(fù)荷量簡(jiǎn)單地增加或者減少時(shí)鐘頻率 的傳統(tǒng)的方法具有粗糙的粒度并且缺乏實(shí)際可行性。然而在本實(shí)施例 中，能夠?qū)崿F(xiàn)具有較高精確度的時(shí)鐘頻率切換控制，并且能夠減少不 必要的功率消耗。
(4) 在本示例性實(shí)施例中，總線操作速率被測(cè)量，并且由此獲得 的總線操作速率被用于時(shí)鐘頻率控制。
此外，在測(cè)量總線操作速率的情況下，假定基于每單元時(shí)間的 DRAM 115的活動(dòng)時(shí)間獲得總線116的操作速率。
對(duì)安裝在操作執(zhí)行單元110中的模塊進(jìn)行操作，同時(shí)與DRAM 115 交換數(shù)據(jù)。因此，測(cè)量要從DRAM 115中輸出的數(shù)據(jù)量的方法在評(píng)估 總線116的操作速率(即，總線上的通信量)中是有效的。因此，能 夠?qū)嶋H地并且具體地實(shí)現(xiàn)時(shí)鐘頻率控制。
(5) 在本示例性實(shí)施例中，輪詢狀態(tài)被確定，并且確定結(jié)果被用 于時(shí)鐘頻率控制。
當(dāng)存在處于輪詢狀態(tài)的模塊時(shí)，模塊沒(méi)有執(zhí)行用于具體任務(wù)的處 理。然而，在這樣的情況下，模塊正在執(zhí)行所謂的輪詢操作，并從而 來(lái)自于其的時(shí)鐘請(qǐng)求處于"H"電平，并且諸如地址數(shù)據(jù)的信號(hào)被輸出 至總線116。因此，僅基于時(shí)鐘請(qǐng)求或者總線操作速率不能夠?qū)崿F(xiàn)取決 于輪詢狀態(tài)的功率消耗中的減少。
18同時(shí)，在本示例性實(shí)施例中，輪詢狀態(tài)確定單元244被提供以確定每個(gè)模塊的輪詢狀態(tài)，并且確定結(jié)果被用于時(shí)鐘頻率控制。因此， 能夠?qū)嶋H地并且具體地實(shí)現(xiàn)時(shí)鐘頻率控制，并且與現(xiàn)有技術(shù)相比較能 夠進(jìn)一步減少功率消耗。(第一修改)接下來(lái)，將會(huì)描述本發(fā)明的第一修改。圖6是示出第一修改的構(gòu)造的圖。在第一示例性實(shí)施例中，已經(jīng)描述了下述情況，其中，在AND條 件下確定了時(shí)鐘請(qǐng)求模塊確定單元241和FIFO緩沖器剩余容量確定單 元242中的每一個(gè)的確定結(jié)果，并且當(dāng)兩個(gè)條件被滿足時(shí)，將時(shí)鐘頻 率16分頻。然而，在圖6中所示，沒(méi)有必要在AND條件下確定時(shí)鐘 請(qǐng)求模塊確定單元241和FIFO緩沖器剩余容量確定單元310的確定結(jié) 果。參考圖6，時(shí)鐘請(qǐng)求模式確定單元241和FIFO緩沖器剩余容量確 定單元310中的每一個(gè)將控制信號(hào)提供給時(shí)鐘輸出單元210而不涉及 任何AND (與)電路。另外，F(xiàn)IFO緩沖器剩余容量確定單元310不僅具有設(shè)置在其中的 安全閾值而且還具有風(fēng)險(xiǎn)閾值。圖7是示出FIFO緩沖器剩余容量和時(shí)鐘頻率之間的關(guān)系的時(shí)序圖。當(dāng)FIFO緩沖器剩余容量等于或者小于風(fēng)險(xiǎn)閾值時(shí)，用于將時(shí)鐘頻 率1分頻的切換控制信號(hào)被提供給時(shí)鐘輸出單元210。即，用于將時(shí)鐘 頻率增加到最快的頻率的切換信號(hào)被輸出。此外，當(dāng)FIFO緩沖器剩余容量等于或者大于安全閾值時(shí)，將時(shí)鐘 頻率2分頻。圖8是示出第一修改的操作過(guò)程的流程圖。參考圖8，當(dāng)在時(shí)鐘請(qǐng)求確定步驟(ST100)中確定來(lái)自于監(jiān)測(cè)目 標(biāo)的模塊的所有時(shí)鐘請(qǐng)求信號(hào)處于"L"電平(ST101中為是)時(shí)，時(shí) 鐘請(qǐng)求模式確定單元241向時(shí)鐘輸出單元210提供用于將時(shí)鐘頻率16 分頻的控制信號(hào)。在STIOI中，當(dāng)確定來(lái)自于監(jiān)測(cè)目標(biāo)模塊的所有時(shí)鐘請(qǐng)求不處于 "L"電平，并且不滿足STIOI的條件時(shí)，流程進(jìn)入用于將時(shí)鐘頻率恢 復(fù)到快頻率的處理。具體地，執(zhí)行FIFO緩沖器剩余容量確定步驟(ST102)，并且將 安全閾值和風(fēng)險(xiǎn)閾值與要被監(jiān)測(cè)的FIFO型模塊的FIFO緩沖器剩余容 量(例如，GDC)進(jìn)行比較。然后，當(dāng)FIFO緩沖器剩余容量等于或者小于風(fēng)險(xiǎn)閾值時(shí)，將時(shí)鐘 頻率1分頻。注意的是，圖8中所示的其它步驟與圖5中所描述的操作的步驟 相類似。本發(fā)明不限于上述示例性實(shí)施例，并且能夠在不脫離本發(fā)明的范 圍的情況下進(jìn)行各種修改。在上述示例性實(shí)施例中，基于DRAM的活動(dòng)時(shí)間評(píng)估總線操作速 率，但是評(píng)估總線操作速率的方法不限于此，并且可以采用能夠評(píng)估總線操作速率(即，總線上的通信量)的其它方法。在上述示例性實(shí)施例中，己經(jīng)描述了下述情況，其中，時(shí)鐘輸出單元不僅輸出來(lái)自于PLL的最高速度的時(shí)鐘而且輸出16分頻的時(shí)鐘， 即最低速度的時(shí)鐘，和2分頻的時(shí)鐘，即中速時(shí)鐘?？蛇x地，分頻單 元的分頻比率可以被劃分為更加詳細(xì)的級(jí)。此外，閾值可以被分解成多個(gè)級(jí)，并且閾值的多個(gè)級(jí)可以被設(shè)置 在FIFO緩沖器剩余容量確定單元和總線操作速率確定單元中的每一個(gè) 中。此外，可以以與閾值相對(duì)應(yīng)的更加詳細(xì)的級(jí)來(lái)選擇時(shí)鐘頻率。盡管圖3示出作為DRAM操作的示例的同步DRAM的操作，諸 如隨機(jī)存取模式或者快速頁(yè)面模式的用于讀出來(lái)自于DRAM的數(shù)據(jù)的 協(xié)議根據(jù)從讀出數(shù)據(jù)的DRAM進(jìn)行變化。雖然已經(jīng)按照若干示例性實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的技 術(shù)人員將理解本發(fā)明可以在所附的權(quán)利要求的精神和范圍內(nèi)進(jìn)行各種 修改的實(shí)踐，并且本發(fā)明并不限于上述的示例。此外，權(quán)利要求的范圍不受到上述的示例性實(shí)施例的限制。此外，應(yīng)當(dāng)注意的是，申請(qǐng)人意在涵蓋所有權(quán)利要求要素的等同 形式，即使在后期的審査過(guò)程中對(duì)權(quán)利要求進(jìn)行過(guò)修改亦是如此。
權(quán)利要求
1.一種向多個(gè)模塊提供時(shí)鐘的時(shí)鐘供給裝置，包括時(shí)鐘輸出單元，所述時(shí)鐘輸出單元在具有不同頻率的時(shí)鐘之間進(jìn)行切換并且輸出所述時(shí)鐘；時(shí)鐘分配單元，所述時(shí)鐘分配單元將來(lái)自于所述時(shí)鐘輸出單元的所述時(shí)鐘分配和提供給所述多個(gè)模塊；以及時(shí)鐘切換控制單元，所述時(shí)鐘切換控制單元使來(lái)自于所述時(shí)鐘輸出單元的所述時(shí)鐘的頻率進(jìn)行切換，其中，所述時(shí)鐘切換控制單元包括時(shí)鐘請(qǐng)求模式確定單元，當(dāng)從所述多個(gè)模塊當(dāng)中選擇作為監(jiān)測(cè)目標(biāo)的監(jiān)測(cè)目標(biāo)模塊輸出的時(shí)鐘請(qǐng)求信號(hào)的模式滿足預(yù)定的條件模式時(shí)，所述時(shí)鐘請(qǐng)求模式確定單元將用于將時(shí)鐘頻率降低為慢頻率的控制信號(hào)輸出至所述時(shí)鐘輸出單元。
2. 根據(jù)權(quán)利要求l所述的時(shí)鐘供給裝置，其中，所述時(shí)鐘請(qǐng)求模 式確定單元預(yù)先已經(jīng)在其中寄存了所述多個(gè)模塊的識(shí)別碼，并且包括 條件設(shè)置寄存器，所述條件設(shè)置寄存器能夠任意地選擇和寄存要被監(jiān) 測(cè)的模塊。
3. 根據(jù)權(quán)利要求2所述的時(shí)鐘供給裝置，其中，當(dāng)來(lái)自于在所述條件設(shè)置寄存器中選擇并且寄存的監(jiān)測(cè)目標(biāo)模塊的所有的時(shí)鐘請(qǐng)求信號(hào)變成"L"電平時(shí)，所述時(shí)鐘請(qǐng)求模式確定單元將用于將所述時(shí)鐘頻 率降低為慢頻率的控制信號(hào)輸出至所述時(shí)鐘輸出單元。
4. 根據(jù)權(quán)利要求l所述的時(shí)鐘供給裝置，其中 所述多個(gè)模塊包括FIFO型的FIFO模塊，所述FIFO型的FIFO模塊按照從頂部開(kāi)始的順序處理任務(wù)，所述時(shí)鐘切換控制單元包括FIFO緩沖器剩余容量確定單元，所述 FIFO緩沖器剩余容量確定單元根據(jù)所述FIFO模塊的緩沖器剩余容量 使所述時(shí)鐘輸出單元切換所述時(shí)鐘頻率，并且當(dāng)所述FIFO模塊的所述緩沖器剩余容量等于或者大于預(yù)先設(shè)置的預(yù)定的安全閾值時(shí)，所述FIFO緩沖器剩余容量確定單元將用于將所 述時(shí)鐘頻率降低為慢頻率的控制信號(hào)輸出至所述時(shí)鐘輸出單元。
5. 根據(jù)權(quán)利要求4所述的時(shí)鐘供給裝置，其中，來(lái)自于所述時(shí)鐘 請(qǐng)求模式確定單元的所述控制信號(hào)和來(lái)自于所述FIFO緩沖器剩余容量 確定單元的所述控制信號(hào)在AND條件下被提供給所述時(shí)鐘輸出單元。
6. 根據(jù)權(quán)利要求4所述的時(shí)鐘供給裝置，其中，所述FIFO緩沖 器剩余容量確定單元具有預(yù)先被設(shè)置在其中的預(yù)定的風(fēng)險(xiǎn)閾值，并且 當(dāng)所述FIFO模塊的緩沖器剩余容量等于或者小于所述風(fēng)險(xiǎn)閾值時(shí)，將 用于將所述時(shí)鐘頻率增加到快頻率的控制信號(hào)輸出至所述時(shí)鐘輸出單 元。
7. 根據(jù)權(quán)利要求l所述的時(shí)鐘供給裝置，其中，所述時(shí)鐘切換控制單元包括總線操作速率確定單元，所述總線操作速率確定單元根據(jù) 每單元時(shí)間的總線的操作速率使所述時(shí)鐘輸出單元切換所述時(shí)鐘頻率。
8. 根據(jù)權(quán)利要求7所述的時(shí)鐘供給裝置，其中，所述總線操作速 率確定單元基于每單位時(shí)間的DRAM的活動(dòng)時(shí)間獲得所述總線操作速率。
9. 根據(jù)權(quán)利要求l所述的時(shí)鐘供給裝置，其中 所述多個(gè)模塊包括使用輪詢系統(tǒng)彼此進(jìn)行協(xié)作的模塊，以及 所述時(shí)鐘切換控制單元包括輪詢狀態(tài)確定單元，在確定并且檢測(cè)處于輪詢狀態(tài)的模塊后，所述輪詢狀態(tài)確定單元將用于將所述時(shí)鐘頻 率降低為慢頻率的控制信號(hào)輸出至所述時(shí)鐘輸出單元。
10. 根據(jù)權(quán)利要求9所述的時(shí)鐘供給裝置，其中，所述輪詢狀態(tài)確定單元監(jiān)測(cè)總線，并且當(dāng)接連地訪問(wèn)相同的地址預(yù)定次數(shù)時(shí)，確定 所述模塊處于所述輪詢狀態(tài)。
11.根據(jù)權(quán)利要求9所述的時(shí)鐘供給裝置，其中 所述輪詢狀態(tài)確定單元包括被設(shè)置在其中的多個(gè)輪詢監(jiān)測(cè)目標(biāo)， 當(dāng)所述監(jiān)測(cè)目標(biāo)模塊中的任何一個(gè)處于所述輪詢狀態(tài)時(shí)，所述輪詢狀態(tài)確定單元確認(rèn)其他的監(jiān)測(cè)目標(biāo)的狀態(tài)，并且當(dāng)其他的監(jiān)測(cè)目標(biāo)處于待機(jī)狀態(tài)時(shí)，所述輪詢狀態(tài)確定單元將用于將所述時(shí)鐘頻率降低為慢頻率的控制信號(hào)輸出至所述時(shí)鐘輸出單元。
全文摘要
本發(fā)明提供了一種時(shí)鐘供給裝置，該時(shí)鐘供給裝置根據(jù)需要可變地調(diào)整被提供給每個(gè)模塊的時(shí)鐘的頻率。時(shí)鐘供給裝置包括時(shí)鐘輸出單元，該時(shí)鐘輸出單元在具有不同頻率的時(shí)鐘之間進(jìn)行切換并且輸出該時(shí)鐘；時(shí)鐘分配單元，該時(shí)鐘分配單元將來(lái)自于時(shí)鐘輸出單元的時(shí)鐘分配并且提供給多個(gè)模塊；以及時(shí)鐘切換控制單元，該時(shí)鐘切換控制單元使得來(lái)自于時(shí)鐘輸出單元的時(shí)鐘的頻率發(fā)生切換。時(shí)鐘切換控制單元包括時(shí)鐘請(qǐng)求模式確定單元。當(dāng)從監(jiān)測(cè)目標(biāo)模塊輸出的時(shí)鐘請(qǐng)求信號(hào)的模式滿足預(yù)定條件模式時(shí)，時(shí)鐘請(qǐng)求模式確定單元將用于將時(shí)鐘頻率降低為慢頻率的控制信號(hào)輸出至?xí)r鐘輸出單元。
文檔編號(hào)G06F1/08GK101676831SQ20091017346
公開(kāi)日2010年3月24日 申請(qǐng)日期2009年9月18日 優(yōu)先權(quán)日2008年9月18日
發(fā)明者德江達(dá)也 申請(qǐng)人:恩益禧電子股份有限公司