專利名稱：內(nèi)存信號阻抗匹配裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種內(nèi)存信號阻抗匹配裝置。
背景技術(shù)：
阻抗匹配方法被廣泛應(yīng)用于電子通信領(lǐng)域中，用于使所有高頻微波信號皆能傳輸 至負載而不會有信號反射回源點，從而減少信號的衰減，抑制噪聲干擾，達到提高信息傳輸 效率及質(zhì)量的目的。隨著科技的發(fā)展，DDR3內(nèi)存的使用越來越廣泛，然而DDR2內(nèi)存也沒有完全被淘 汰?，F(xiàn)有的DDR2內(nèi)存信號的阻抗匹配方法是在主板上將內(nèi)存插槽的控制信號及地址信號 引腳通過一電阻連接到0. 9V電壓源，而DDR3內(nèi)存則內(nèi)置有匹配電路，所述DDR3內(nèi)存的控 制信號引腳及地址信號引腳通過所述內(nèi)置的匹配電路連接至0. 75V電壓源，從而完成DDR3 內(nèi)存信號的阻抗匹配。對于現(xiàn)有的一些能同時支持DDR2內(nèi)存及DDR3內(nèi)存的主板，則是將內(nèi)存插槽的控 制信號引腳及地址信號引腳通過一電阻連接到0.9V電壓源進行阻抗匹配。也就是說，如果 在這種主板上插接DDR3內(nèi)存時，DDR3內(nèi)存的控制信號及地址信號則經(jīng)過了兩次阻抗匹配， 從而會導(dǎo)致控制信號及地址信號的可靠度下降。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種可根據(jù)主板上安裝的內(nèi)存類型改變內(nèi)存信號的阻 抗匹配方法的內(nèi)存信號阻抗匹配裝置。一種內(nèi)存信號阻抗匹配裝置，包括若干排阻，所述若干排阻一側(cè)的若干引腳與一主板上內(nèi)存插槽的控制信號引腳及 地址信號引腳固定相連，所述若干排阻的另一側(cè)的若干引腳懸空；及一開關(guān)裝置，所述開關(guān)裝置用來將所述若干排阻懸空的引腳與一電壓源接通或斷 開。一種內(nèi)存信號阻抗匹配裝置，包括若干電阻，所述若干電阻的第一引腳與一主板上內(nèi)存插槽的控制信號引腳及地址 信號引腳相連；及一開關(guān)裝置，所述開關(guān)裝置連接于一電壓源與所述若干電阻的第二引腳之間；當(dāng) 所述內(nèi)存插槽上安裝DDR2內(nèi)存時，所述開關(guān)裝置導(dǎo)通，以接通所述若干電阻與電壓源；當(dāng) 所述內(nèi)存插槽上安裝DDR3內(nèi)存時，所述開關(guān)裝置斷開，以斷開所述若干電阻與電壓源。本發(fā)明內(nèi)存信號阻抗匹配裝置在所述主板上安裝了 DDR2內(nèi)存時通過所述開關(guān) 裝置連接所述若干排阻的懸空引腳與所述主板的電壓源，而在所述主板上安裝了 DDR3內(nèi) 存時使得所述每一排阻的四個懸空引腳懸空，從而完成不同內(nèi)存類型的內(nèi)存信號的阻抗匹 配。


圖1是本發(fā)明內(nèi)存信號阻抗匹配裝置的較佳實施方式的剖視圖。圖2是本發(fā)明內(nèi)存信號阻抗匹配裝置的較佳實施方式的俯視圖。圖3是本發(fā)明內(nèi)存信號阻抗匹配裝置另一較佳實施方式的示意圖。
具體實施例方式下面參照附圖結(jié)合具體實施方式
對本發(fā)明做進一步的描述。請參考圖1及圖2，本發(fā)明內(nèi)存信號阻抗匹配裝置用來根據(jù)一主板100上內(nèi)存插槽 上安裝的內(nèi)存類型，如DDR2或者DDR3，來改變內(nèi)存信號的阻抗匹配的方式。所述內(nèi)存信號 阻抗匹配裝置的較佳實施方式包括若干排阻10及一開關(guān)裝置70。所述若干排阻10排成一排，所述若干排阻10的一側(cè)的若干引腳102分別與所述 內(nèi)存插槽上的控制信號引腳及地址信號引腳相連，所述若干排阻10的另一側(cè)的若干引腳 103懸空。所述開關(guān)裝置70包括一壓片20及一卡固裝置50。所述壓片20緊貼設(shè)置于若干排阻10靠近其懸空引腳103的一側(cè)的表面上。所述 壓片20的兩端部均設(shè)置有一第一通孔22。所述卡固裝置50包括兩螺絲30及兩螺母40。所述主板100于所述壓片20的兩 個第一通孔22相對應(yīng)的位置設(shè)置有兩個第二通孔120。每一螺絲30用于依次穿過所述第 二通孔120及第一通孔22，并通過所述螺母40將所述壓片20固定于所述排阻10的表面。所述主板100于每一排阻10懸空的各個引腳103相對應(yīng)的位置設(shè)置有一電源焊 盤110，所述電源焊盤110與所述主板100的0. 9V電壓源相連通。下面對本發(fā)明內(nèi)存信號阻抗匹配裝置的使用過程進行說明。當(dāng)主板100的內(nèi)存插槽上安裝的內(nèi)存的類型為DDR3時，每一排阻10的不與所述 內(nèi)存插槽上的控制信號引腳或地址信號引腳相連的引腳103懸空。由于所述DDR3內(nèi)存內(nèi)部 集成了一阻抗匹配電路，即所述DDR3內(nèi)存信號的阻抗匹配是通過其阻抗匹配電路完成的， 而不通過所述主板100上的排阻10連接到0. 9V電壓源來完成。當(dāng)主板100的內(nèi)存插槽上安裝的內(nèi)存的類型為DDR2時，調(diào)整所述壓片20的位置 使得所述壓片20緊壓所述若干排阻10，從而使得每一排阻10的懸空引腳103均接觸所述 電源焊盤110，以使得所述每一排阻10的懸空引腳103與所述主板100的0. 9V電壓源相 連通。如此DDR2內(nèi)存信號的阻抗匹配則是通過所述主板100上的排阻10連接到所述主板 100的0. 9V電壓源來完成的。請繼續(xù)參考圖3，本發(fā)明內(nèi)存信號阻抗匹配裝置的另一較佳實施方式包括若干電 阻60及一開關(guān)裝置70。所述若干電阻60的第一引腳與一內(nèi)存插槽200的控制信號引腳及 地址信號引腳相連，所述開關(guān)裝置70的一端與一 0. 9V電壓源80相連，另一端與所述若干 電阻60的第二引腳相連。當(dāng)所述內(nèi)存插槽200上安裝DDR2內(nèi)存時，導(dǎo)通所述開關(guān)裝置70， 即使得所述內(nèi)存插槽200的控制信號引腳及地址信號引腳通過所述電阻60與所述0. 9V電 壓源80相連以完成阻抗匹配；當(dāng)所述內(nèi)存插槽200上安裝DDR3內(nèi)存時，關(guān)斷所述開關(guān)裝置 70，即使得所述DDR3內(nèi)存通過集成在其內(nèi)部的阻抗匹配電路完成內(nèi)存信號的阻抗匹配，而 不需要通過所述電阻60與0. 9V電壓源相連。
本發(fā)明內(nèi)存信號阻抗匹配裝置在所述主板100上安裝了 DDR2內(nèi)存時通過所述開 關(guān)裝置70連接所述主板100的電壓源與所述若干排阻10的懸空引腳，而在所述主板100 上安裝了 DDR3內(nèi)存時使得所述每一排阻10的四個懸空引腳懸空，從而完成不同內(nèi)存類型 的內(nèi)存信號的阻抗匹配，避免了當(dāng)所述主板100上安裝了 DDR3內(nèi)存時所述DDR3內(nèi)存的控 制信號及地址信號經(jīng)過兩次阻抗匹配而導(dǎo)致可靠度下降。
權(quán)利要求
1.一種內(nèi)存信號阻抗匹配裝置，包括若干排阻，所述若干排阻一側(cè)的若干引腳與一主板上內(nèi)存插槽的控制信號引腳及地址 信號引腳固定相連，所述若干排阻的另一側(cè)的若干引腳懸空；及一開關(guān)裝置，所述開關(guān)裝置用來將所述若干排阻懸空的引腳與一電壓源接通或斷開。
2.如權(quán)利要求1所述的內(nèi)存信號阻抗匹配裝置，其特征在于所述電壓源為一0. 9V電 壓源。
3.如權(quán)利要求1所述的內(nèi)存信號阻抗匹配裝置，其特征在于所述開關(guān)裝置包括一壓 片及一卡固裝置，所述壓片緊貼設(shè)置于所述若干排阻靠近懸空引腳一側(cè)的表面上，所述卡 固裝置用于固定每一排阻使每一排阻懸空的各個引腳固定接觸所述電壓源。
4.如權(quán)利要求3所述的內(nèi)存信號阻抗匹配裝置，其特征在于所述壓片的兩端均設(shè)置 有一第一通孔，所述卡固裝置包括兩螺母及兩螺絲，所述主板于所述壓片的兩個第一通孔 相對應(yīng)的位置設(shè)置有兩個第二通孔，每一螺絲用于依次穿過所述第二通孔及第一通孔，并 通過所述螺母與所述螺絲螺和將所述壓片固定于所述排阻的表面。
5.如權(quán)利要求3所述的內(nèi)存信號阻抗匹配裝置，其特征在于所述電壓源由所述主板 提供。
6.如權(quán)利要求5所述的內(nèi)存信號阻抗匹配裝置，其特征在于所述主板于每一排阻懸 空的各個引腳相對應(yīng)的位置設(shè)置有一電源焊盤。
7.—種內(nèi)存信號阻抗匹配裝置，包括若干電阻，所述若干電阻的第一引腳與一主板上內(nèi)存插槽的控制信號引腳及地址信號 引腳相連；及一開關(guān)裝置，所述開關(guān)裝置連接于一電壓源與所述若干電阻的第二引腳之間；當(dāng)所述 內(nèi)存插槽上安裝DDR2內(nèi)存時，所述開關(guān)裝置導(dǎo)通，以接通所述若干電阻與電壓源；當(dāng)所述 內(nèi)存插槽上安裝DDR3內(nèi)存時，所述開關(guān)裝置斷開，以斷開所述若干電阻與電壓源。
全文摘要
一種內(nèi)存信號阻抗匹配裝置，包括若干排阻及一開關(guān)裝置，排阻一側(cè)的若干引腳與內(nèi)存插槽的控制信號引腳及地址信號引腳固定相連，排阻的另一側(cè)的若干引腳懸空，開關(guān)裝置用來將排阻懸空的引腳與一主板上的電壓源接通或斷開。本發(fā)明內(nèi)存信號阻抗匹配裝置根據(jù)主板上安裝的內(nèi)存的類型將排阻的懸空引腳懸空或連接主板上的電壓源，從而完成不同類型的內(nèi)存的阻抗匹配。
文檔編號G06F1/16GK101995912SQ20091030554
公開日2011年3月30日 申請日期2009年8月12日 優(yōu)先權(quán)日2009年8月12日
發(fā)明者歐光峰 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司