專利名稱：使用應(yīng)力變化的侵入保護(hù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路，包括集成在襯底上的電子電路，還包括用于保護(hù)電子 電路的保護(hù)裝置。本發(fā)明還涉及制造這種集成電路的方法。本發(fā)明還涉及包括這種集成電 路的系統(tǒng)。
背景技術(shù)：
現(xiàn)今，許多(個(gè)人)數(shù)據(jù)存儲(chǔ)在嵌入系統(tǒng)中的存儲(chǔ)器模塊上，例如用于付費(fèi)TV或 電子錢包的智能卡。為保護(hù)數(shù)據(jù)，安全性應(yīng)該盡可能地高。典型地，用安全密鑰防止數(shù)據(jù)被 外部讀出。一旦知道密鑰，就可以讀出數(shù)據(jù)。通過數(shù)據(jù)解密對(duì)數(shù)據(jù)的外部讀出稱為非侵入 式攻擊。在侵入式攻擊中，芯片被解封裝，目的是直接讀出存儲(chǔ)器中的數(shù)據(jù)或通過UV輻射 來禁用密鑰。兩種方法都需要去除芯片封裝，有時(shí)甚至還需要去除鈍化層。通常，很難防 止這種類型的物理攻擊。與IC的抗篡改有關(guān)的更多信息可以在以下文件中找到=USENIX Association，"Tamper Resistance-a Cautionary Note，，，The Second USENIX Workshop on Electronic Commerce Proceedings， Oakland， California， November 18—21，1996， pp 1-11，ISBN 1-880446-83-9(也可以在以下網(wǎng)站中找到www. cl. cam, ac. uk/ rial4/ tamper, html)。已知許多防止非侵入式攻擊的方法，與IC安全有關(guān)的大多數(shù)公開主要針對(duì)這些 攻擊。針對(duì)防止侵入式攻擊，已知方法較少。同時(shí)，歷史顯示黑客定期作出更高明的攻擊技 術(shù)。鑒于上述情況，需要備選類型的篡改保護(hù)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種集成電路，所述集成電路采用備選類型的篡改保護(hù)以防 止侵入式攻擊和半侵入式攻擊。本發(fā)明由獨(dú)立權(quán)利要求限定。從屬權(quán)利要求限定有利實(shí)施例。在第一方面，本發(fā)明涉及一種集成電路，包括集成在襯底上的電子電路，還包括用 于保護(hù)電子電路的保護(hù)裝置，保護(hù)裝置包括i)第一應(yīng)變封裝層，提供在襯底的第一側(cè)，其 中第一應(yīng)變封裝層具有在與襯底平行的方向上的應(yīng)變，以及ii)禁用裝置，被布置為在襯 底中的應(yīng)變變化的控制下至少部分地禁用電子電路。根據(jù)本發(fā)明的集成電路的特征的效果 如下。第一應(yīng)變封裝層至少在襯底上產(chǎn)生應(yīng)力，這導(dǎo)致(在靠近第一應(yīng)變封裝層的區(qū)域中 至少局部地)相反地應(yīng)變的襯底。對(duì)集成電路的篡改包含部分地去除第一應(yīng)變封裝層，這 在任何情況下都導(dǎo)致襯底上應(yīng)力的局部改變，并且因此導(dǎo)致襯底中的應(yīng)變變化。這種應(yīng)變 變化可以用于直接或間接地控制電子電路的禁用。禁用電子電路防止對(duì)存儲(chǔ)在電子電路中 的數(shù)據(jù)的訪問，因此獲得具有備選篡改保護(hù)的集成電路。有不同的用于禁用電子電路的選 擇。這將在下文中基于對(duì)實(shí)施例的討論來詳細(xì)描述。
在根據(jù)本發(fā)明的集成電路的實(shí)施例中，禁用裝置包括i)至少一個(gè)應(yīng)變檢測(cè)器， 用于檢測(cè)襯底中的應(yīng)變變化，以及ii)禁用電路，被布置為從應(yīng)變檢測(cè)器接收表示應(yīng)變變 化的信號(hào)，禁用電路耦合至電子電路以當(dāng)檢測(cè)到襯底中應(yīng)變變化時(shí)禁用電子電路。如已經(jīng) 討論的，第一應(yīng)變封裝層在襯底中產(chǎn)生相反應(yīng)變，具體地在襯底的面向第一應(yīng)變封裝層的 表面上產(chǎn)生相反應(yīng)變。篡改第一應(yīng)變封裝層至少局部地導(dǎo)致第一應(yīng)變封裝層的應(yīng)變變化， 從而也導(dǎo)致襯底中的應(yīng)變變化。應(yīng)變檢測(cè)器測(cè)量應(yīng)變變化，禁用電路可以被布置為當(dāng)應(yīng)變 變化超過特定閾值時(shí)禁用電子電路，這可以防止黑客檢索存儲(chǔ)在電子電路中的任何信息。 該實(shí)施例涉及具有高數(shù)據(jù)保護(hù)水平的第一主要實(shí)施例組。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，應(yīng)變檢測(cè)器已經(jīng)集成在襯底上。該實(shí)施例 提供了更節(jié)省成本的單片解決方案。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，應(yīng)變檢測(cè)器包括電荷載流子遷移率檢測(cè) 器，所述電荷載流子遷移率檢測(cè)器被布置為檢測(cè)襯底中的電荷載流子遷移率。已知應(yīng)變對(duì) 電荷載流子遷移率有影響。因此可以通過監(jiān)控電荷載流子遷移率來檢測(cè)應(yīng)變變化。電荷載 流子遷移率的變化指示應(yīng)變的變化。在傳統(tǒng)電荷載流子遷移率檢測(cè)器中，電荷載流子遷移 率由輸出電流量確定。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，禁用裝置包括用于檢測(cè)襯底中的應(yīng)變變化 的多個(gè)應(yīng)變檢測(cè)器，多個(gè)應(yīng)變檢測(cè)器分布在襯底表面，禁用電路被布置為從多個(gè)應(yīng)變檢測(cè) 器接收表示應(yīng)變變化的信號(hào)。分布在襯底表面的多個(gè)應(yīng)變檢測(cè)器的特征是具有更大的應(yīng)變 檢測(cè)區(qū)覆蓋范圍，因此具有更好的篡改保護(hù)。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，保護(hù)裝置還包括在襯底的與第一面相反的 第二側(cè)提供的第二應(yīng)變封裝層，第二應(yīng)變封裝層具有與第一應(yīng)變封裝層中的應(yīng)變實(shí)質(zhì)上相 同方向的應(yīng)變。提供兩個(gè)應(yīng)變封裝層(其中在襯底每側(cè)提供一個(gè)應(yīng)變封裝層)得到了在機(jī) 械上更穩(wěn)定的結(jié)構(gòu)。更大的機(jī)械穩(wěn)定性歸因于襯底中更均勻的應(yīng)變，即，在非篡改狀態(tài)下應(yīng) 變梯度更小或?qū)嶋H上沒有應(yīng)變梯度。另一優(yōu)點(diǎn)是該實(shí)施例提供了兩側(cè)篡改保護(hù)。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，第一應(yīng)變封裝層和/或第二應(yīng)變封裝層包 括聚合物或陶瓷材料薄膜。對(duì)封裝層使用聚合物或陶瓷材料的優(yōu)點(diǎn)是這些材料與已知的封 裝工藝兼容并且容易涂覆到結(jié)構(gòu)。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，禁用裝置還包括另一封裝層，另一封裝層 被提供在第一應(yīng)變封裝層上并且被布置為減小由第一應(yīng)變封裝層引起的襯底中的應(yīng)變，襯 底以及第一封裝層和另一封裝層被配置為在襯底中應(yīng)變變化下將集成電路機(jī)械分解，例如 使集成電路斷裂或脫層，應(yīng)變變化由篡改另一封裝層引起，篡改另一封裝層釋放第一應(yīng)變 封裝層中的應(yīng)變，從而增大襯底中的應(yīng)變。篡改另一封裝層導(dǎo)致襯底中的應(yīng)變?cè)龃?，這是因 為篡改另一封裝層有效地釋放了第一應(yīng)變封裝層中的應(yīng)力。篡改另一封裝層引起第一應(yīng)變 封裝層中的應(yīng)力。因此，襯底可以因應(yīng)變而彎曲，從而減小第一應(yīng)變封裝層中的應(yīng)變。因 此，襯底的應(yīng)變(具體地在襯底的面向第一封裝層的表面的應(yīng)變)增大(但是與最初在第 一封裝層中存在的應(yīng)變相反)，具有電子電路的襯底可以產(chǎn)生裂縫、針孔或甚至完全斷裂， 這可以禁用電子電路，從而可以防止在電子電路中存儲(chǔ)的任何信息被黑客檢索。備選地，釋 放的應(yīng)變可以導(dǎo)致集成電路脫層，這也有效地禁用了電子電路。在第一應(yīng)變封裝層上提供 另一封裝層減小了襯底中的應(yīng)變，因?yàn)樵谶@種情況下第一應(yīng)變封裝層還給另一封裝層施加應(yīng)力。第一封裝層施加的總應(yīng)力分布在兩個(gè)層上，從而施加到襯底的應(yīng)力減小。該實(shí)施例 涉及第二主要實(shí)施例組。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，另一封裝層具有與第一應(yīng)變封裝層中的應(yīng) 變實(shí)質(zhì)上相反方向的應(yīng)變。如果另一封裝層具有相對(duì)于第一封裝層的相反應(yīng)變，則上段中 描述的效應(yīng)更強(qiáng)。因此實(shí)現(xiàn)襯底中更大的應(yīng)變減小。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，襯底的厚度處于20 μ m至100 μ m的范圍 中。除了其他因素以外，可以將襯底機(jī)械地分解(即，斷裂)的簡(jiǎn)易性還取決于襯底的厚度。 如果襯底變得太厚，則不再能那么容易地使襯底斷裂。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，襯底具有空間變化的厚度以便于可控地使 襯底斷裂。提供具有空間變化的厚度的襯底使得能夠控制襯底斷裂的位置。在多數(shù)情況中， 當(dāng)襯底上第一應(yīng)變封裝層施加的應(yīng)力超過特定最小值(特定最小值取決于多種因素)時(shí)， 襯底將在襯底比周圍部分薄的位置斷裂。此外，預(yù)先存在的缺陷和預(yù)先設(shè)計(jì)的缺陷(裂縫 和凹槽)使得可以在預(yù)先設(shè)計(jì)的位置產(chǎn)生裂縫并因此實(shí)現(xiàn)機(jī)械分解(即，斷裂)。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，襯底在至少在一側(cè)具有至少一個(gè)凹口或槽 以便于使襯底斷裂，凹口的位置被選擇為與電子電路的位置相對(duì)應(yīng)。該實(shí)施例的優(yōu)點(diǎn)是，當(dāng) 襯底上第一應(yīng)變封裝層施加的應(yīng)力超過特定最小值(特定最小值取決于多種因素，例如襯 底厚度、襯底材料、封裝層中的應(yīng)變等等)時(shí)，襯底將在凹口的位置斷裂。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，禁用裝置還包括i)導(dǎo)體，ii)完整性傳感 器，耦合至導(dǎo)體，用于感測(cè)導(dǎo)體的完整性的變化，其中機(jī)械分解對(duì)導(dǎo)體造成損壞，以及iii) 另一禁用電路，被布置為接收表示導(dǎo)體完整性的信號(hào)，另一禁用電路耦合至電子電路以當(dāng) 感測(cè)到導(dǎo)體的完整性的變化時(shí)禁用電子電路。襯底的任何變形或開裂都可以在導(dǎo)體中產(chǎn)生 裂縫或?qū)е聦?dǎo)體斷開，可以使用該實(shí)施例來感測(cè)這種變形或開裂。因此該實(shí)施例的特征在 于(通過感測(cè))對(duì)集成電路的機(jī)械分解的有效檢測(cè)。該實(shí)施例的特征還在于，將該檢測(cè)用 作禁用電子電路的觸發(fā)。該實(shí)施例尤其適用于襯底的斷裂不足以防止對(duì)電子電路中數(shù)據(jù)的 訪問的情況。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，導(dǎo)體集成在電子電路中。該實(shí)施例構(gòu)成導(dǎo) 體位置的第一變體。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，導(dǎo)體集成在第一應(yīng)變封裝層中。該實(shí)施例 構(gòu)成導(dǎo)體位置的第二變體。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，電子電路包括用于存儲(chǔ)數(shù)據(jù)的一個(gè)或多個(gè) 存儲(chǔ)元件。諸如存儲(chǔ)器元件之類的數(shù)據(jù)保留元件尤其易于遭受黑客的篡改方法。這種元件 受益于根據(jù)本發(fā)明的集成電路所提供的篡改保護(hù)。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，禁用電路被布置為刪除存儲(chǔ)器元件中的數(shù) 據(jù)。在第二方面，本發(fā)明涉及一種制造集成電路的方法，該方法包括以下步驟i)提供集成在襯底上的電子電路，以及ii)提供保護(hù)裝置，其中該步驟包括以下子步驟a)在襯底的第一側(cè)提供第一應(yīng)變封裝層，以及b)提供禁用裝置。
在根據(jù)本發(fā)明的方法的實(shí)施例中，提供禁用裝置的子步驟包括在第一應(yīng)變封裝 層上提供另一封裝層。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，使用分層流程來提供第一應(yīng)變封裝層和另
一封裝層。在第三方面，本發(fā)明涉及一種包括根據(jù)本發(fā)明的集成電路的系統(tǒng)。許多系統(tǒng)可以 受益于本發(fā)明的集成電路提供的篡改保護(hù)。在實(shí)施例中，這種系統(tǒng)是從包括銀行卡、智能卡、非接觸式卡和RFID的組中選擇 的。通過以下描述的實(shí)施例，本發(fā)明的這些和其他方面將是顯而易見的，將參考以下 描述的實(shí)施例來詳細(xì)描述本發(fā)明的這些和其他方面。


在附圖中圖1(a)至1(c)示出了根據(jù)本發(fā)明的第一組實(shí)施例的集成電路的三個(gè)變體；圖2(a)至2(c)示出了根據(jù)本發(fā)明的第二組實(shí)施例的集成電路的三個(gè)變體；圖3 (a)至3 (c)示出了圖1 (c)所示的集成電路的實(shí)施例的抗篡改機(jī)制；圖4(a)至4(c)示出了圖1(c)所示的集成電路的實(shí)施例的抗篡改機(jī)制；圖5示出了嵌入兩個(gè)聚酰亞胺封裝層之間的25 μ m厚的集成電路，這合成了 60 μ m 厚的封裝；圖6 (a)和6 (c)示出了在襯底的兩側(cè)使用兩個(gè)聚合物薄膜的集成電路的雙/側(cè)分 層方法；以及圖7(a)和7(b)示出了根據(jù)本發(fā)明的另一實(shí)施例的集成電路的兩個(gè)變體。
具體實(shí)施例方式本發(fā)明提供對(duì)抗侵入式攻擊技術(shù)的新篡改保護(hù)技術(shù)，該技術(shù)有助于領(lǐng)先于黑客。 已知黑客一直在改進(jìn)其攻擊技術(shù)以從集成電路檢索保密數(shù)據(jù)。黑客對(duì)具有諸如非易失存儲(chǔ) 器(ROM、EPROM、EEPROM、FLASH、MRAM等)等存儲(chǔ)器元件的集成電路尤其感興趣，這是因?yàn)?這些集成電路常常包含用于加密目的的密鑰或需要保護(hù)的其他數(shù)據(jù)。本發(fā)明提供的篡改保 護(hù)技術(shù)可以有利地與已知的現(xiàn)有技術(shù)的篡改保護(hù)技術(shù)組合。這種組合可以導(dǎo)致甚至更高的 保護(hù)水平。僅就那些并非不言自明的組合來進(jìn)行這種程度的描述。為便于詳細(xì)實(shí)施例的討論，以下限定一些術(shù)語。貫穿本說明書，術(shù)語“封裝層”是指在集成電路的封裝階段期間所做的層。該特征 中不包括典型地提供在集成電路的金屬化堆疊(金屬化層堆疊)上的鈍化層(例如氮化硅 層)。在本發(fā)明中將鈍化層看作是金屬化堆疊的一部分。貫穿本說明書，術(shù)語“應(yīng)力”通常是指為了使本體應(yīng)變或變形而施加的力或力系， 術(shù)語“應(yīng)變”應(yīng)理解為應(yīng)力產(chǎn)生的變形。這些定義與隨后的示例一起示出。應(yīng)變層是變形 的層。這種變形導(dǎo)致應(yīng)變層向上面提供有應(yīng)變層的底層施加應(yīng)力。如果該應(yīng)力足夠大，則 該應(yīng)力可以導(dǎo)致底層的應(yīng)變。在現(xiàn)有技術(shù)中通常將術(shù)語“應(yīng)力”和“應(yīng)變”混用或替換使用， 這使得有時(shí)很難適當(dāng)理解理解現(xiàn)有技術(shù)。
貫穿本說明書，術(shù)語“互連層”應(yīng)理解為“金屬化層”或“金屬層”的同義詞。兩個(gè) 術(shù)語可替換使用并必須理解為包括導(dǎo)體(任何導(dǎo)電材料)的層、嵌入有導(dǎo)體的絕緣層、以及 任何至下一層的通孔(=觸點(diǎn))。這些術(shù)語對(duì)半導(dǎo)體技術(shù)領(lǐng)域的技術(shù)人員而言是熟知的。貫穿本說明書，應(yīng)廣義地理解術(shù)語“襯底”。襯底可以在其正面元件(如晶體管、電 容器、電阻器、二極管和電感器)處包括有源層，正面元件形成電子電路組件。襯底還可以 包括可以布局在一個(gè)或多個(gè)互連層中的元件之間的互連。在圖中，已經(jīng)省略元件以便于理 解本發(fā)明。在其中形成元件的有源層也可以稱作半導(dǎo)體主體。半導(dǎo)體主體可以包括以下半 導(dǎo)體材料和成分中的任何一種娃(Si)、鍺(Ge)、鍺化硅(SiGe)、砷化鎵(GaAs)以及其他 III-V化合物(例如磷化銦(InP)、硫化鎘(CdS))和其他II-VI化合物、或這些材料和成分 的組合。有源元件可以一起形成電子電路。在任何情況中，有源元件的連接是通過互連層 實(shí)現(xiàn)的。這些互連層具有由周圍材料的介電常數(shù)所限定的寄生電容。半導(dǎo)體主體甚至可以 包括至底層(如有源區(qū)表面的擴(kuò)散區(qū))的觸點(diǎn)。在本說明書中，半導(dǎo)體器件的“正面”被定義為半導(dǎo)體器件的上面有電路的一側(cè)。 同樣，半導(dǎo)體器件的“背面”被定義為與正面相反的一側(cè)。背面通常沒有電路。然而，現(xiàn)有 技術(shù)中的越來越趨于此方向的發(fā)展是明顯的。在任何情況中，如果背面有電路，則這種電路 可以也需要篡改保護(hù)。圖1 (a)至1 (C)示出了根據(jù)本發(fā)明的第一組實(shí)施例的集成電路的三個(gè)變體。在該 組實(shí)施例中，目的是提供一種集成電路，該集成電路響應(yīng)于檢測(cè)到襯底中的應(yīng)變變化而禁 用電子電路。圖1(a)示出了集成電路的第一變體。該變體包括集成在襯底5上的電子電 路(未示出)。在襯底5上提供應(yīng)變封裝層10。第一應(yīng)變封裝層5的應(yīng)變Sl在與襯底5 相平行的方向上。應(yīng)變Sl可以是壓縮應(yīng)變或拉伸應(yīng)變。在圖1(a)中，封裝層10中的應(yīng)變 Sl被示為壓縮應(yīng)變。通過補(bǔ)償，一致地貫穿整個(gè)說明書以相同方式來圖示應(yīng)變方向。甚至 可以為封裝層10提供兩個(gè)應(yīng)變方向的組合，這意味著在一個(gè)位置處層10具有壓縮應(yīng)變，而 在另一位置處層10具有拉伸應(yīng)變。在襯底5(不必須是電子電路的一部分，但可以是電子 電路的一部分)中提供有多個(gè)應(yīng)變檢測(cè)器20 (但也可以只有一個(gè))。圖1 (a)的實(shí)施例工作如下。封裝層10中的應(yīng)變Sl在襯底5上施加應(yīng)力。如果 集成電路設(shè)計(jì)合理，則該應(yīng)力足夠大并將(至少局部地)引起襯底5中相反的應(yīng)變S2。襯 底5中產(chǎn)生的應(yīng)變S2很可能不是均勻的，即，會(huì)有應(yīng)變梯度?？梢酝ㄟ^彎曲襯底5來補(bǔ)償 應(yīng)變梯度。因此，在離應(yīng)變封裝層10越遠(yuǎn)的位置(即，襯底5的背面)將產(chǎn)生越小的應(yīng)變 S3 (或甚至根本沒有應(yīng)變)。這里，“設(shè)計(jì)合理”除了其他方面外還意味著例如，封裝層10 和襯底5的厚度尺寸合適，以及封裝層10的材料和應(yīng)變的選擇合適。說明書隨后將給出關(guān) 于合適尺寸的更多信息?！跋喾础睉?yīng)變的意思是“另一種類型的應(yīng)變”，即，是拉伸應(yīng)變而不 是壓縮應(yīng)變，或是壓縮應(yīng)變而不是拉伸應(yīng)變。當(dāng)封裝層10被篡改時(shí)，這幾乎必然導(dǎo)致襯底 5中產(chǎn)生的應(yīng)變S2的變化。然后這種應(yīng)變變化被至少一個(gè)應(yīng)變檢測(cè)器20檢測(cè)到。然后可 以使用該效應(yīng)(應(yīng)變變化檢測(cè))來觸發(fā)擦除或破壞電子電路中的任何數(shù)據(jù)(即，密鑰)的 機(jī)制。檢測(cè)襯底5中應(yīng)變變化的一個(gè)方法是通過監(jiān)測(cè)襯底5中的電荷載流子遷移率。已 知半導(dǎo)體材料中的應(yīng)變的變化對(duì)電荷載流子遷移率有影響。因此檢測(cè)電荷載流子遷移率的 變化可以是應(yīng)變變化的結(jié)果。電荷載流子遷移率的測(cè)量對(duì)于本領(lǐng)域技術(shù)人員而言是熟知的。以下參考涉及應(yīng)變及其對(duì)電荷載流子遷移率的影響及其測(cè)量方式-S. E. Thompson, G. Sun, K. Wu, J. Lim 禾口 T.Nishida， Proceeding ofthe IEDM Conference 2004，p. 221—224，以及-Τ. Ghani φ, Proceeding of the IEDM Conference 2003，p. 978—980。上述兩個(gè)文獻(xiàn)的全部公開一并在此作為參考。該組實(shí)施例中的封裝層10可以包括諸如聚合物和陶瓷等的多種材料。這兩個(gè)類 別中存在許多選擇。下表給出這兩個(gè)材料類別的示例，還指定了哪些沉積技術(shù)可以用于沉 積這些材料。表1 備選封裝層材料、示例和沉積工藝
材料示例沉積技術(shù)聚合物聚酰亞胺，聚乙烯 (PET ),硅橡膠， 環(huán)氧樹脂......旋涂，汽相沉積，分層， 浸涂，噴涂陶瓷氧化物氧化鋁，氧化 鋯 非氧化物碳化物，硼 化物，氮化物，硅化物物理氣相沉積(PVD)， 化學(xué)氣.相沉積 (CVD),粒子沉積， 分子束外延圖1(b)示出了集成電路的第二變體。僅就第二變體與第一變體的不同之處來論 述該實(shí)施例。與第一變體的不同之處是，接著(第一)應(yīng)變封裝層10，在襯底5的背面提供 第二應(yīng)變封裝層11。在該示例中第二應(yīng)變封裝層11具有與第一應(yīng)變封裝層10的應(yīng)變Sl 相同的應(yīng)變S4。該特征的結(jié)果是，在襯底5中產(chǎn)生的應(yīng)變S2、S3將更均勻(襯底5中的應(yīng) 變梯度更小)。這更有利于集成電路的可靠性。該實(shí)施例更重要的優(yōu)點(diǎn)是實(shí)現(xiàn)了兩側(cè)篡改 保護(hù)。第二封裝層11中的應(yīng)變S4不必須與第一封裝層10中的應(yīng)變相同(事實(shí)上它們甚 至可以是相反方向的)。然而，為了可靠性，它們最好相同或至少相當(dāng)，使得襯底中的應(yīng)力 (和應(yīng)變)更均勻。圖1(c)示出了集成電路的第三變體。僅就第三變體與其他變體不同之處來論述 該實(shí)施例。與第二變體的不同之處是，圍繞襯底5提供(第一)應(yīng)變封裝層10。該實(shí)施例 的優(yōu)點(diǎn)是，可以利用諸如分層、模封、汽相沉積、外延、浸涂等的技術(shù)來提供密封層。所有這 些技術(shù)對(duì)本領(lǐng)域技術(shù)人員而言都是熟知的。可以通過在升高的溫度下(或至少與工作溫度 不同的溫度下)沉積來施加應(yīng)變，當(dāng)冷卻(或變熱)到室溫時(shí)，薄膜將自動(dòng)應(yīng)變(由于襯底 與封裝層的熱膨脹系數(shù)(CTE)不同)。還可以在分層工藝中通過蝕刻薄膜(箔)來施加應(yīng) 變。與應(yīng)變的施加有關(guān)的更多信息可以在以下文獻(xiàn)中找到S. Ochiai等的“Thermally and mechanically induced residual strain and strain tolerance of critical current in stainless steel-laminated Bi2223/Ag/Ag alloy composite Superconductors，，， Supercond. Sci. Technol. 21 (2008)075009。該文獻(xiàn)的全部公開一并在此作為參考。典型地，封裝層材料是基于環(huán)氧樹脂或硅樹脂的，厚度在若干微米的量級(jí)上。圖2(a)至2(c)示出了根據(jù)本發(fā)明的第二組實(shí)施例的集成電路的三個(gè)變體。在該 組實(shí)施例中，目的是提供一種集成電路，該集成電路在黑客篡改動(dòng)作期間自動(dòng)機(jī)械地分解。 機(jī)械分解意味著集成電路在存在電子電路的位置或存在檢測(cè)器和/或傳感器的位置斷裂 或至少產(chǎn)生裂縫和/或針孔(即，破壞晶格結(jié)構(gòu))。貫穿本說明書，術(shù)語“機(jī)械分解”還可以 由“物理分解”代替。圖2(a)提供了集成電路的第一變體。該變體包括集成在襯底5上的電子電路(未 示出)。在襯底5上提供應(yīng)變封裝層10。第一應(yīng)變封裝層10的應(yīng)變S 1在與襯底5相平行 的方向上。應(yīng)變Sl可以是壓縮應(yīng)變或拉伸應(yīng)變。在圖2(a)中第一應(yīng)變封裝層具有壓縮應(yīng) 變Si。在第一應(yīng)變封裝層10上提供另一封裝層15。在該示例實(shí)施例中，該封裝層15具有 與第一封裝層10的應(yīng)變相反的應(yīng)變S’。該封裝層15不必須是相反地應(yīng)變的層。然而，該 另一封裝層15的目的是補(bǔ)償或遮蔽第一封裝層10中的應(yīng)變。提供具有相反應(yīng)變Si’的另 一封裝層15提高了遮蔽或補(bǔ)償效果。換言之，第一封裝層10施加在襯底5上的應(yīng)力(這 可以至少在襯底的面向第一應(yīng)變封裝層10的表面上產(chǎn)生應(yīng)變S》減小(或者甚至可以消 除)，這是因?yàn)榱硪环庋b層15在第一封裝層10上施加了與第一封裝層10施加在襯底5和 另一封裝層15上的應(yīng)力相反的應(yīng)力。提供具有相反應(yīng)變的另一封裝層15甚至提高了這 種效果，這是由于另一封裝層15對(duì)第一封裝層施加的應(yīng)力增大，使得施加給襯底的應(yīng)力更 小。襯底5中的應(yīng)力減小導(dǎo)致襯底應(yīng)變S2的減小。應(yīng)力(從而應(yīng)變)是封裝中的關(guān)鍵因 素。如果應(yīng)力超過薄膜/襯底的機(jī)械強(qiáng)度，則材料將具有針孔和裂縫，這引起器件故障。因 此也出于可靠性原因而將襯底上的應(yīng)力(從而應(yīng)變)保持在可接受水平內(nèi)。這是圖2的實(shí) 施例的優(yōu)點(diǎn)。圖2(a)的實(shí)施例工作如下。當(dāng)篡改另一封裝層15( S卩，層15中出現(xiàn)孔)時(shí)，這將 導(dǎo)致第一應(yīng)變封裝層10的應(yīng)變Sl的釋放。如果第一應(yīng)變封裝層10壓縮地應(yīng)變，則第一應(yīng) 變封裝層10將開始在襯底5上局部地施加拉伸應(yīng)力(或者拉伸應(yīng)力將至少局部地變得更 大)。當(dāng)該應(yīng)力足夠大時(shí)，該應(yīng)力將至少襯底5的面向第一封裝層10的表面處產(chǎn)生應(yīng)變S2。 當(dāng)應(yīng)變S2(從而應(yīng)變變化)足夠大時(shí)，襯底5中的內(nèi)部應(yīng)力將產(chǎn)生裂縫和/或針孔并最終 可以使襯底斷裂。這種機(jī)械分解可以導(dǎo)致電子電路的禁用，從而保證防止電子電路中的任 何數(shù)據(jù)受到黑客侵襲。當(dāng)?shù)谝粦?yīng)變封裝層10中的應(yīng)變是壓縮應(yīng)變時(shí)，襯底5的機(jī)械分解增強(qiáng)。在這種情 況下，襯底5的面向第一應(yīng)變封裝層10的表面產(chǎn)生拉伸應(yīng)變，這在IC的正面產(chǎn)生裂縫和/ 或針孔，IC的正面與被篡改的一側(cè)是同一側(cè)。當(dāng)?shù)谝粦?yīng)變封裝層10和襯底具有合適尺寸 時(shí)，該機(jī)制工作良好。這里，合適尺寸的意思除了其他方面外還意味著例如，為第一應(yīng)變封 裝層10和襯底5選擇正確的厚度，以及為第一應(yīng)變封裝層10選擇正確的材料。說明書隨 后將給出關(guān)于合適尺寸的更多信息。襯底(就材料、缺陷、厚度等方面而言)的預(yù)處理是更 重要的因素之一。在第一應(yīng)變封裝層10具有拉伸應(yīng)變的情況下，在襯底5的面向第一應(yīng)變封裝層10 的表面引起壓縮應(yīng)變。因此，襯底可以彎曲(還是在層和襯底的合適尺寸的情況下)，這在 襯底的另一側(cè)產(chǎn)生拉伸應(yīng)變。當(dāng)應(yīng)變足夠大時(shí)，可以在背面產(chǎn)生裂縫和/針孔，最終襯底可 以斷裂。該機(jī)制比之前描述的機(jī)制更難。
可以作為本發(fā)明的目標(biāo)的另一機(jī)械分解是具有弱粘合的層的脫層。這種脫層也可 以有效地禁用電子電路。圖2(b)示出了集成電路的第二變體。將僅關(guān)于該第二變體與圖2(a)的第一變體 的不同之處來論述該實(shí)施例。與第一變體的不同之處是，接著(第一)應(yīng)變封裝層10和另 一(應(yīng)變)封裝層15，在襯底5的背面提供第二應(yīng)變封裝層11，第二應(yīng)變封裝層11也覆蓋 有另一應(yīng)變封裝層16。在該示例中，第二應(yīng)變封裝層11具有與第一封裝層10的應(yīng)變Sl相 同的應(yīng)變S4。該特征的結(jié)果是在襯底5中產(chǎn)生的應(yīng)變將更均勻(襯底5中的應(yīng)變梯度更 小)。這更有利于集成電路的可靠性。該實(shí)施例的更重要的優(yōu)點(diǎn)是實(shí)現(xiàn)了雙側(cè)篡改保護(hù)。 第二封裝層11中的應(yīng)變S4不必須與第一封裝層10中的應(yīng)變相同(事實(shí)上它們甚至可以 方向相反)。然而，為了可靠性，它們最好相同或至少相當(dāng)，使得襯底中的應(yīng)力(以及應(yīng)變) 更均勻。此外，為了在襯底5中獲得更均勻(但更低)的應(yīng)變，建議在襯底的背面提供另一 應(yīng)變封裝層16，該另一應(yīng)變封裝層16具有與正面的另一應(yīng)變封裝層15的應(yīng)變相同的應(yīng)變， 以在正面和背面獲得相同的應(yīng)變遮蔽效果。圖2(c)示出了集成電路的第三變體。將僅就該第三變體與其他變體的不同之處 來論述該實(shí)施例。與第二變體的不同之處是，圍繞襯底5提供(第一)應(yīng)變封裝層10和另 一應(yīng)變封裝層15。使用圖1(c)的描述中的已提到的技術(shù)更容易地制造這種結(jié)構(gòu)。圖3(a)至3(c)示出了如圖1(c)所示的集成電路的實(shí)施例的抗篡改機(jī)制。將比 圖1(c)的實(shí)施例稍微更詳細(xì)地解釋該功能。圖3 (a)示出了圖1(c)的器件，圖中僅示出了 電子電路25的其他特定細(xì)節(jié)。此外，已經(jīng)省略了一些其他細(xì)節(jié)以便于閱讀附圖。僅僅示出 了一個(gè)應(yīng)變檢測(cè)器20以便于理解本發(fā)明。在實(shí)際設(shè)計(jì)中可以有任何個(gè)數(shù)的應(yīng)變檢測(cè)器20， 個(gè)數(shù)等于一或大于一。電子電路25被布置為從應(yīng)變檢測(cè)器20接收表示應(yīng)變變化的信號(hào)。 在圖3(a)中可以看出，在襯底5正面的表面處產(chǎn)生的應(yīng)變實(shí)質(zhì)上在集成電路上(在襯底5 的表面上)是恒定的。在圖3(b)中示出了篡改嘗試TA，其中在第一應(yīng)變封裝層10中產(chǎn)生了孔。在篡改 嘗試TA期間第一應(yīng)變封裝層10的局部去除立即對(duì)襯底中產(chǎn)生的應(yīng)變S2造成影響。(在該 具體示例中由第一封裝層10中的壓縮應(yīng)變引起的)拉伸應(yīng)變S2立即減小。這可以伴隨著 襯底5的微小彎曲(這里由襯底邊緣上的箭頭示出)。應(yīng)變檢測(cè)器20檢測(cè)應(yīng)變變化。在圖3(c)中應(yīng)變檢測(cè)器將信號(hào)RS發(fā)送給電子裝置以觸發(fā)電子電路25的禁用。可以以多種方式做出這種禁用。一種方式是復(fù)位(由環(huán)繞電子電路25的虛線框 示出)可以存在于電子電路25中的任何可能存儲(chǔ)器元件(未示出)。為該目的，電子電 路25還可以包括指定的禁用電路(未示出)。備選地，可以將禁用電路用作電子電路25 外部的模塊。禁用電子電路的另一方式是炸毀一些電阻絲。本領(lǐng)域技術(shù)人員可以容易地 想到禁用電子電路25的其他方式。然而，所有這些禁用技術(shù)都不脫離權(quán)利要求限定的本 發(fā)明的范圍。在電子電路中的存儲(chǔ)器元件是非易失存儲(chǔ)器的一部分的情況下，可以使用指 定的電源來擦除存儲(chǔ)器。使用電源擦除這種存儲(chǔ)器是公知的，參見例如US5，233，563和 US2006/0124046A1。這兩個(gè)文獻(xiàn)的全部?jī)?nèi)容一并在此作為參考。本段落適用于由來自檢測(cè) 器的信號(hào)來啟動(dòng)禁用機(jī)制的所有實(shí)施例。圖4(a)至4(c)示出了如圖2(c)所示的集成電路的實(shí)施例的抗篡改機(jī)制。將比 圖2(a)的實(shí)施例稍微更詳細(xì)地解釋該功能。圖4(a)示出了圖2(c)的器件，圖中僅示出了電子電路25的其他特定細(xì)節(jié)。此外已經(jīng)省略了一些其他細(xì)節(jié)以便于閱讀附圖。在圖4(b)中示出了篡改嘗試TA，其中在另一應(yīng)變封裝層15中產(chǎn)生了孔。在篡改 嘗試TA期間另一應(yīng)變封裝層15的局部去除立即對(duì)襯底中產(chǎn)生的應(yīng)變S2造成影響，這是因 為，第一應(yīng)變封裝層10的應(yīng)變S 1至少局部地被“釋放”。因此，產(chǎn)生(在該具體事例中由 第一封裝層10中的壓縮應(yīng)變S 1引起的)拉伸應(yīng)變S2。這可以伴隨著襯底5的微小彎曲 (這里由襯底5邊緣上的箭頭示出)。在圖4(c)中示出了在根據(jù)本發(fā)明合理設(shè)計(jì)襯底5、第一封裝層10和另一封裝層 15的情況下會(huì)發(fā)生什么。當(dāng)襯底5中由第一應(yīng)變封裝層引起的應(yīng)變S2增大至足夠高的水 平時(shí)，可以在襯底5的正面形成裂縫和/或針孔33 (這是由于襯底5的該部分中的拉伸應(yīng) 變S》。在電子電路25的某位置上形成裂縫33的是一種禁用電子電路的方式。本說明書中已經(jīng)多次提到為了圖2和圖4的實(shí)施例的合適工作，必須根據(jù)本發(fā)明 合理設(shè)計(jì)集成電路。貫穿本說明書，這些詞語的意思是選擇設(shè)計(jì)空間中的參數(shù)使得達(dá)到期 望效果，即，襯底的機(jī)械分解。必須提到的是，設(shè)計(jì)空間是極端多維的，即，具有許多設(shè)計(jì)參 數(shù)。盡管如此，上述多種設(shè)計(jì)參數(shù)也(很大程度地)彼此依賴。技術(shù)人員知道如何選擇參數(shù)從而達(dá)到期望效果。這里給出一些設(shè)計(jì)尺寸和選擇的 準(zhǔn)則?？傇O(shè)計(jì)空間中最重要的參數(shù)是-襯底面積(面積越大，襯底越容易斷裂)；-襯底厚度(襯底越薄，襯底越容易斷裂)；-襯底材料和特性(材料選擇對(duì)機(jī)械特性有巨大影響，機(jī)械特性例如是最大允許 應(yīng)力和應(yīng)變極限，還包括先存缺陷和故意做出的缺陷)；-第一封裝層厚度(第一封裝層材料的厚度越大，施加給襯底的應(yīng)力越大)；-第一封裝層材料和特性(材料選擇對(duì)諸如最大允許應(yīng)力和應(yīng)變極限等機(jī)械特性 有巨大影響)；-第一封裝層中的應(yīng)變(應(yīng)變?cè)酱?，在篡改嘗試期間襯底越容易機(jī)械分解)；-另一封裝層厚度(另一封裝層材料厚度越大，襯底中的應(yīng)力/應(yīng)變補(bǔ)償效果越 大)；-另一封裝層材料和特性(材料選擇對(duì)諸如最大允許應(yīng)力和應(yīng)變極限等機(jī)械特性 有巨大影響)；以及-另一封裝層中的應(yīng)變(應(yīng)變?cè)酱?，襯底中的應(yīng)變補(bǔ)償效果越好)。關(guān)于應(yīng)變的更 多信息可以在以下網(wǎng)站中找出-http//en. wikipedia. org/wiki/Fracture toughness-http://www, design, caltech. edu/Research/MEMS/siliconprop. html.為所需應(yīng)變給出一般值相對(duì)而言比較困難，這是由于這取決于許多前述的參數(shù)， 并且還極大地取決于襯底，此外甚至更多地取決于襯底中先存缺陷的量。上述準(zhǔn)則還廣泛地應(yīng)用于圖1和圖3的實(shí)施例的設(shè)計(jì)。然而，在這些實(shí)施例中，要 求不那么嚴(yán)格，唯一要求是襯底中的應(yīng)變變化可以由應(yīng)變檢測(cè)器來檢測(cè)。使襯底斷裂可以 需要更強(qiáng)的應(yīng)力和更大的應(yīng)變。在圖2和圖4的集成電路的優(yōu)選實(shí)施例中，(例如使用諸如化學(xué)機(jī)械研磨或化學(xué) 蝕刻等的公知工藝)使襯底從背面變薄至20 μ m至100 μ m之間的范圍。
圖5(來源校際微電子中心(IMEC))示出了嵌入兩個(gè)聚酰亞胺封裝層之間的 25 μ m厚的集成電路，這合成了 60 μ m厚的封裝。在襯底5的第一側(cè)提供第一聚酰胺封 裝層F1，在襯底5的相反的第二側(cè)提供第二聚酰胺封裝層F2。該示例中襯底5的厚度大 約是25 μ m,聚酰胺封裝層Fl、F2每個(gè)的厚度大約是20 μ m,這合成60 μ m厚的封裝?？?以通過使用分層工藝來制造圖5的封裝集成電路。分層是現(xiàn)有技術(shù)已知的技術(shù)。例如， US6, 823，919B2給出了單側(cè)分層流程的清晰概述，US6, 893，521B2給出了雙側(cè)分層流程的 清晰概述。兩個(gè)文獻(xiàn)的全部公開一并在此作為參考。有不同方式可以沉積具有應(yīng)變的聚合物薄膜。通常由于薄膜與上面沉積有該薄膜 的襯底之間的熱膨脹不匹配而產(chǎn)生(聚合物)薄膜的殘留應(yīng)力(因此還有應(yīng)變)。在封裝 中增加應(yīng)力的一種方式是在升高的溫度下涂覆封裝層Fl、F2。之后，在封裝層Fl、F2的冷 卻之后，封裝層將收縮(CTE > 0)或膨脹(CTE < 0)，應(yīng)變自動(dòng)出現(xiàn)。備選地，尤其在分層工 藝期間，可以在分層期間蝕刻封裝層(即，聚合物薄膜)。這導(dǎo)致封裝層發(fā)生拉伸應(yīng)變。典型地，封裝內(nèi)部的集成電路可以通過接合線和凸塊連接至外部。這意味著接合 線是在封裝中增加應(yīng)變之前或之后涂覆的。在第一種情況下，可以在接合焊盤上涂覆接合 線(或凸塊)并沉積應(yīng)變封裝層(在分層工藝 中是不可以的)。為此，可以應(yīng)用回流?；亓?也稱作“底部填充”，是現(xiàn)有技術(shù)已知的技術(shù)，例如從US6，228，679中已知的技術(shù)。該文獻(xiàn)的 全部公開一并在此作為參考。在第二種情況下，可以在晶片級(jí)已經(jīng)做出應(yīng)變封裝層的涂鍍， 之后(使用標(biāo)準(zhǔn)光刻法和干蝕刻法)將接合焊盤再次打開。在鋸開晶片后，可以進(jìn)行接合。分層工藝對(duì)通過天線與外界通信的IC尤其有利。不需要封裝層中有(接觸)孔。有多種不同方式可以在襯底上沉積應(yīng)變層。本領(lǐng)域技術(shù)人員可以容易地想到許多 備選步驟和工藝流程。認(rèn)為所有這些變體都不脫離權(quán)利要求所限定的本發(fā)明的范圍。盡管 如此，制造根據(jù)本發(fā)明的集成電路的方法的有些實(shí)施例受到特別注意，因?yàn)樗鼈兙哂斜绕?他實(shí)施例更明顯的優(yōu)點(diǎn)。例如，圖6(a)至6(c)示出了在襯底的兩側(cè)使用兩個(gè)聚合物薄膜 的集成電路的雙側(cè)分層方法。在圖6(a)中是執(zhí)行雙側(cè)分層的裝置的示圖。在第一輸送輥 集合RLl之間的襯底載體6上輸送襯底5。其他運(yùn)輸筒RL2用于將第一封裝層(薄膜)10 和另一封裝薄膜15實(shí)質(zhì)上同時(shí)攜帶至襯底。如先前已經(jīng)描述的，這種分層可以在升高的溫 度下進(jìn)行，以在工作溫度下產(chǎn)生殘留應(yīng)力/應(yīng)變。還可以為第一封裝層10和另一封裝層15 選擇不同材料，以在封裝層10、15中獲得相反的殘留應(yīng)力(即，一種材料具有正CTE而另一 種具有負(fù)CTE)。圖6的制造方法的實(shí)施例的主要優(yōu)點(diǎn)是同時(shí)將封裝層10、15攜帶至襯底 5，從而襯底中產(chǎn)生的任何應(yīng)力從制造的一開始就較低。這對(duì)于集成電路的可靠性更有利。 之后一起攜帶襯底5和封裝層10、15，堆疊可以經(jīng)歷熱壓縮步驟以建立牢固封裝。建議在所 有情況中使用這種熱壓縮步驟，但尤其在壓縮應(yīng)變封裝層的情況中使用。在圖6(b)的步驟中，在第一位置CTl和第二位置CT2切割堆疊，從而合成如圖 6(c)所示的封裝。關(guān)于雙側(cè)分層流程的更多信息可以在US6，893，521B2中找出。圖7(a)和7(b)示出了根據(jù)本發(fā)明的另一實(shí)施例的集成電路的兩個(gè)變體。這里描 述的保護(hù)技術(shù)尤其適合于與圖2和圖4的實(shí)施例的組合。在這些先前實(shí)施例中，襯底5的 機(jī)械分解可能不夠大，以至于無法阻止對(duì)電子電路中的數(shù)據(jù)的訪問。圖7(a)和7(b)的實(shí) 施例的目的是，即使在篡改嘗試之后襯底仍然實(shí)質(zhì)上完整，也阻止數(shù)據(jù)訪問。圖7(a)的變 體包括具有如圖2(c) —樣的封裝層10、15的襯底5。與圖2(c)的不同之處是，現(xiàn)在襯底還包括導(dǎo)線CW，完整性傳感器30感測(cè)導(dǎo)線CW。完整性傳感器30被布置為感測(cè)導(dǎo)線CW中的 任何斷開。當(dāng)導(dǎo)線CW放置于集成電路的互連堆疊中并覆蓋襯底的特定面積時(shí)，可以檢測(cè)到 由篡改嘗試引起的裂縫或針孔33，這是由于這種裂縫和針孔將至少導(dǎo)致導(dǎo)線CW的電阻的 變化并且至多導(dǎo)致導(dǎo)線CW的斷開。與圖1和圖3所描述的實(shí)施例類似，這種變化可以用作 禁用電子電路(未示出)的觸發(fā)。在此方面，圖7(a)和7(b)的實(shí)施例與圖1和圖3的實(shí) 施例具有某些相似性?？梢砸郧劢Y(jié)構(gòu)的形式來提供導(dǎo)線CW以獲得更大的保護(hù)面積。圖7(b)的變體與圖7(a)的變體的不同之處在于，這里在第一封裝層10中提供導(dǎo) 線CW1。可以例如通過使用本領(lǐng)域技術(shù)人員熟知的絲網(wǎng)印刷技術(shù)將這種導(dǎo)線涂覆在第一封 裝層10中。用于絲網(wǎng)印刷的材料典型地是銀、金、錫、鋁和許多其他導(dǎo)電材料。備選地，噴 墨印刷、電子束刻寫法或標(biāo)準(zhǔn)光刻法可以用于使用這些材料在第一封裝層中提供導(dǎo)線。導(dǎo) 線CWl通過(至少兩個(gè))接合焊盤BP電連接至完整性傳感器30?？梢酝ㄟ^在絲網(wǎng)印刷之 前蝕刻穿過第一封裝層10的孔來獲得與底部的接合焊盤的連接?？梢砸韵嗤绞皆谝r底 5的背面涂覆另一導(dǎo)線CW2?？梢酝ㄟ^接合線或者甚至通過穿過襯底的孔來接觸這種導(dǎo)線 Cff 2 ο圖7 (a)和7 (b)的實(shí)施例的操作類似。對(duì)另一封裝層15的篡改嘗試所引起的任何 裂縫、針孔可以導(dǎo)線CW、CW1、CW2的導(dǎo)致電阻變化甚至斷開。實(shí)質(zhì)上由完整性傳感器30 (可 以簡(jiǎn)單地是電阻測(cè)量電路)檢測(cè)到斷開或電阻變化，這用于以說明書先前已經(jīng)描述的方式 觸發(fā)禁用電子電路(未示出)。根據(jù)本發(fā)明的集成電路的所有實(shí)施例實(shí)質(zhì)上對(duì)存儲(chǔ)在或存在于電子電路中的數(shù) 據(jù)提供了備選篡改保護(hù)。第一主要實(shí)施例組涉及一種集成電路，其中，通過以下操作來獲 得篡改保護(hù)檢測(cè)由于篡改故意應(yīng)變的封裝層而引起的在襯底中產(chǎn)生的應(yīng)變變化，并隨后 禁用電子電路，。第二主要實(shí)施例組涉及一種集成電路，其中，通過以下操作來獲得篡改保 護(hù)設(shè)計(jì)應(yīng)變封裝層堆疊，使得在非篡改狀態(tài)下封裝層中的應(yīng)變趨向于彼此補(bǔ)償，并且使得 在篡改集成電路期間釋放底層封裝層的應(yīng)變，從而使集成電路機(jī)械分解并因此禁用電子電 路。本發(fā)明可以應(yīng)用在多種應(yīng)用領(lǐng)域中，例如用于智能卡、銀行卡、非接觸式卡和 RFID。然而，本發(fā)明還可以用于更多的應(yīng)用領(lǐng)域?；旧?，本發(fā)明可以用于需要保護(hù)集成電 路中的數(shù)據(jù)以防止例如黑客篡改的任何應(yīng)用。在不脫離權(quán)利要求所限定的本發(fā)明的范圍的前提下，根據(jù)本發(fā)明的集成電路和系 統(tǒng)可以有多種變體。這些變體例如涉及材料選擇、層厚度、元件的空間布置等。此外，在根 據(jù)本發(fā)明方法的實(shí)施例的制造集成電路的方法中，可以有許多變化。這些變化落入本領(lǐng)域 技術(shù)人員的通常例程中且不脫離這里所公開的本發(fā)明的構(gòu)思。尤其在提供封裝層的方法中 可以有許多變體，或者許多變體甚至可以在不遠(yuǎn)的將來實(shí)現(xiàn)。另一變體涉及封裝層的提供。貫穿說明書已經(jīng)繪制了這些層使得這些層覆蓋整個(gè) 集成電路。這并不始終是需要的。因此，在所示實(shí)施例的變體中，僅在集成電路的一部分上 提供封裝層。只要在包含數(shù)據(jù)的電子電路的關(guān)鍵部分上提供封裝層，就可以實(shí)現(xiàn)電子電路 中數(shù)據(jù)的保護(hù)。應(yīng)注意，上述實(shí)施例說明而非限制本發(fā)明，在不脫離所附權(quán)利要求所限定的本發(fā) 明的范圍的前提下，本領(lǐng)域技術(shù)人員將能夠設(shè)計(jì)出許多備選實(shí)施例。在權(quán)利要求中，括號(hào)中的任何附圖標(biāo)記不應(yīng)被解釋為限制權(quán)利要求。動(dòng)詞“包括”及其變形的使用并不排除存在 除了在權(quán)利要求中所列元件或步驟以外的其他元件或步驟。可以利用包括若干不同元件的 硬件來實(shí)現(xiàn)本發(fā)明，也可以利用合適地編程的計(jì)算機(jī)來實(shí)現(xiàn)本發(fā)明。在列舉了若干裝置的 設(shè)備權(quán)利要求中，這些裝置中的一些可以由同一項(xiàng)硬件來實(shí)現(xiàn)。在互不相同的從屬權(quán)利要 求中闡述特定措施并不表示不能有利地使用這些措施的組合。貫穿附圖，相同參考數(shù)字或 標(biāo)記表示相似或相應(yīng)的特征。
權(quán)利要求
1.一種集成電路，包括集成在襯底( 上的電子電路(25)，還包括用于保護(hù)電子電路 的保護(hù)裝置，保護(hù)裝置包括i)第一應(yīng)變封裝層(10)，提供在襯底(5)的第一側(cè)，其中第一 應(yīng)變封裝層(10)具有在與襯底( 平行的方向上的應(yīng)變(Si)，以及ii)禁用裝置(20)，被 布置為在襯底(5)中的應(yīng)變變化的控制下至少部分地禁用電子電路05)。
2.如權(quán)利要求1所述的集成電路，其中，禁用裝置包括i)至少一個(gè)應(yīng)變檢測(cè)器00)， 用于檢測(cè)襯底(5)中的應(yīng)變變化；以及ii)禁用電路，被布置為從應(yīng)變檢測(cè)器00)接收表 示應(yīng)變變化的信號(hào)，禁用電路耦合至電子電路0 以當(dāng)檢測(cè)到襯底( 中應(yīng)變變化時(shí)禁用 電子電路(25) 0
3.如權(quán)利要求1或2所述的集成電路，其中，保護(hù)裝置還包括第二應(yīng)變封裝層(11)， 提供在襯底(5)的與第一側(cè)相反的第二側(cè)，其中第二應(yīng)變封裝層(11)具有與第一應(yīng)變封裝 層(10)中的應(yīng)變(Si)實(shí)質(zhì)上相同方向的應(yīng)變(S4)。
4.如前述權(quán)利要求中任一項(xiàng)權(quán)利要求所述的集成電路，其中，第一應(yīng)變封裝層(10)和 /或第二應(yīng)變封裝層(11)包括聚合物或陶瓷材料。
5.如前述權(quán)利要求中任一項(xiàng)權(quán)利要求所述的集成電路，其中，禁用裝置還包括另一 封裝層(15)，提供在第一應(yīng)變封裝層(10)上，被布置為減小由第一應(yīng)變封裝層(10)引起的 襯底( 中的應(yīng)變(S2)，其中，襯底(5)以及第一封裝層和另一封裝層(10、1 被配置為在 襯底(5)中應(yīng)變變化下將集成電路機(jī)械分解，例如使集成電路斷裂或脫層，其中，應(yīng)變變化 由篡改另一封裝層(1 引起，篡改另一封裝層釋放第一應(yīng)變封裝層(10)中的應(yīng)變(Si)，從 而增大襯底(5)中的應(yīng)變(S2)。
6.如權(quán)利要求5所述的集成電路，其中，另一封裝層(1 具有與第一應(yīng)變封裝層(10) 中的應(yīng)變(Si)實(shí)質(zhì)上相反方向的應(yīng)變(Si’)。
7.如權(quán)利要求5或6所述的集成電路，其中，襯底(5)具有空間變化的厚度以便于可控 地使襯底( 斷裂。
8.如權(quán)利要求7所述的集成電路，其中，襯底(5)至少在一側(cè)具有至少一個(gè)凹口或槽以 便于使襯底(5)斷裂，其中，凹口的位置被選擇為與電子電路05)的位置相對(duì)應(yīng)。
9.如權(quán)利要求5至8中任一項(xiàng)權(quán)利要求所述的集成電路，其中，禁用裝置還包括i)導(dǎo) 體(CW、CW1、CW2)，ii)完整性傳感器(30)，耦合至導(dǎo)體(CW、CW1、CW2)，用于感測(cè)導(dǎo)體(CW、 CffU CW2)的完整性的變化，其中機(jī)械分解對(duì)導(dǎo)體(CW、CW1、CW2)造成損壞，以及iii)另一 禁用電路，被布置為接收對(duì)導(dǎo)體(CW、CW1、CW2)的完整性加以表示的信號(hào)，所述另一禁用電 路耦合至電子電路05)以當(dāng)感測(cè)到導(dǎo)體(CW、CffU CW2)的完整性的變化時(shí)禁用電子電路 (25)。
10.一種制造如權(quán)利要求1所述的集成電路的方法，所述方法包括以下步驟i)提供集成在襯底(5)上的電子電路05)，以及ii)提供保護(hù)裝置，其中該步驟包括以下子步驟a)在襯底(5)的第一側(cè)提供第一應(yīng)變封裝層(10)，以及b)提供禁用裝置OO)。
11.如權(quán)利要求10所述的制造權(quán)利要求8的集成電路的方法，其中，提供禁用裝置 (20)的子步驟包括在第一應(yīng)變封裝層(10)上提供另一封裝層(15)。
12.如權(quán)利要求11所述的方法，其中，使用分層流程提供第一應(yīng)變封裝層(10)和另一封裝層(15)。
13.一種系統(tǒng)，包括如權(quán)利要求1至9中任一項(xiàng)權(quán)利要求所述的集成電路。
14.如權(quán)利要求13所述的系統(tǒng)，其中，所述系統(tǒng)是從包括銀行卡、智能卡、非接觸式卡 和RFID的組中選擇的。
全文摘要
本發(fā)明涉及包括一種集成電路，該集成電路包括集成在襯底(5)上的電子電路，還包括用于保護(hù)電子電路(25)的保護(hù)裝置。保護(hù)裝置包括i)第一應(yīng)變封裝層(10)，提供在襯底(5)的第一側(cè)，其中第一應(yīng)變封裝層(10)具有在與襯底(5)相平行的方向上的應(yīng)變(S1)，以及ii)禁用裝置(20)，被布置為在襯底(5)中的應(yīng)變變化的控制下至少部分地禁用電子電路(25)。本發(fā)明還涉及制造這種集成電路的方法，以及包括這種集成電路的系統(tǒng)。該系統(tǒng)是從包括銀行卡、智能卡、非接觸式卡和RFID的組中選擇的。根據(jù)本發(fā)明的集成電路的所有實(shí)施例實(shí)質(zhì)上提供了對(duì)存儲(chǔ)在或存在于電子電路中的數(shù)據(jù)的備選篡改保護(hù)。第一主要實(shí)施例組涉及一種集成電路，其中，通過檢測(cè)篡改期間的應(yīng)變變化以及隨后禁用電子電路來獲得篡改保護(hù)。第二主要實(shí)施例組涉及一種集成電路，其中，通過以下操作來獲得篡改保護(hù)設(shè)計(jì)應(yīng)變封裝層堆疊，使得篡改引起應(yīng)變的釋放，從而引起集成電路的機(jī)械分解(斷裂、分層等)，進(jìn)而禁用電子電路。
文檔編號(hào)G06K19/073GK102067144SQ200980121679
公開日2011年5月18日 申請(qǐng)日期2009年5月26日 優(yōu)先權(quán)日2008年6月13日
發(fā)明者尤里·維克多諾維奇·波諾馬廖夫, 羅曼諾·胡夫曼, 雷默克·亨里克斯·威廉默斯·皮內(nèi)伯格 申請(qǐng)人:Nxp股份有限公司