專利名稱：進(jìn)位產(chǎn)生和傳遞函數(shù)發(fā)生器及可逆最優(yōu)加法線路設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種新型可逆"zs"門的設(shè)計(jì)方法及應(yīng)用，屬于量子線路設(shè)計(jì)和優(yōu)化技
術(shù)領(lǐng)域。 量子計(jì)算機(jī)是由包含連線和基本量子門排列起來、形成的處理量子信息的量子線路建造的。相對(duì)于經(jīng)典電子計(jì)算機(jī)，量子計(jì)算機(jī)有許多誘人的優(yōu)點(diǎn)儲(chǔ)存能力提高；計(jì)算過程可逆減少能耗；尤其在一些問題如大數(shù)的質(zhì)因子分解和無序數(shù)據(jù)庫搜索中，量子計(jì)算機(jī)可使所用時(shí)間大大縮短，有著經(jīng)典電子計(jì)算機(jī)無法比擬的優(yōu)越性。 在量子信息理論中，一個(gè)量子比特就是一個(gè)二維希爾伯特空間(Hilbert)，它的狀態(tài)可以落在|0 〉禾P |1 >之外，可表示為| W >= a |0 > |1 >，且I a 12+| P |2 = 1。得到0的概率為I a |2，得到1的概率為I |3 |2，其中a 、 |3為復(fù)數(shù)，代表可連續(xù)取值幾率幅。a 、P不同，則量子位儲(chǔ)存的信息不同，所以一個(gè)量子比特位所能表示的信息量遠(yuǎn)多于一個(gè)經(jīng)典比特位。n個(gè)經(jīng)典比特位只能儲(chǔ)存n個(gè)一位二進(jìn)制數(shù)或者一個(gè)n位二進(jìn)制數(shù)，而n個(gè)量子位卻可以同時(shí)儲(chǔ)存2n個(gè)n量子比特二進(jìn)制數(shù)，儲(chǔ)存能力提高了 2M咅。
在量子信息理論中，對(duì)任意一個(gè)新的量子態(tài)的制備和操作都是通過對(duì)量子比特門的操縱來完成的。n量子比特門可以用相應(yīng)的2nX2n的矩陣來表示，量子比特門的相應(yīng)矩陣必須滿足酉性，即U+U二 1，其中U+是U的共軛轉(zhuǎn)置矩陣，I是2nX2n的單位陣。單量子比特門表示如附圖l，其中U是一個(gè)2X2的酉矩陣，而相應(yīng)的I應(yīng)該是一個(gè)2X2得單位矩陣。例如量子非門和Had咖ard門就分別對(duì)應(yīng)著如下的兩個(gè)2X2酉矩陣 若把單量子比特推廣到多量子比特，則可以得到多量子比特量子邏輯門。多量子比特量子邏輯門的原型是受控非門(Controlled-N0T)這個(gè)門的線路圖和對(duì)應(yīng)的酉矩陣如圖2所示。對(duì)于CN0T門，有兩個(gè)輸入量子比特，S卩l(xiāng)A〉和IB〉，分別稱之為控制比特和目標(biāo)比特。該門的作用可表述如下當(dāng)控制量子比特置1時(shí)，目標(biāo)量子比特將反轉(zhuǎn)它的狀態(tài)；否則，目標(biāo)量子比特保持狀態(tài)不變。從而可總結(jié)該門的作用為!A,B>—!A,A④B》其中g(shù))是模2加法，這也正是經(jīng)典異或運(yùn)算所做的，即CN0T門完成控制量子比特和目標(biāo)量子比特的異或運(yùn)算，并將計(jì)算結(jié)果存在目標(biāo)量子比特當(dāng)中。因此理論上，類似于經(jīng)典計(jì)算機(jī)理論，任意多量子比特門都可以由CNOT門和單量子比特門復(fù)合而成。所以，從某種意義上說，CN0T門和單量子比特門是所有其他門的原型。 經(jīng)典計(jì)算機(jī)當(dāng)中，為了完成兩個(gè)比特?cái)?shù)的交換必須借助于第三方的操作才能夠?qū)崿F(xiàn)。而利用CN0T門則可以很簡(jiǎn)便地一次完成兩個(gè)量子比特狀態(tài)的兌換，這種交換門也是本發(fā)明的線路設(shè)計(jì)不可或缺的部件之一，其線路圖如圖3所示。在本發(fā)明中對(duì)于線路的設(shè)計(jì)都采用表示圖和線路設(shè)計(jì)圖兩種形式，其中表示圖只是簡(jiǎn)單的表達(dá)了該門所能完成的功
背景技術(shù)：
能，而線路設(shè)計(jì)圖則詳細(xì)的說明了該門利用二量子比特和單量子比特門設(shè)計(jì)的過程。并且約定所有線路的讀法是從左到右，每條線都表示量子線路的連線，并不一定對(duì)應(yīng)物理上的連接線。該門是通過對(duì)控制量子比特和目標(biāo)量子比特的一系列異或操作實(shí)現(xiàn)兩個(gè)量子比特狀態(tài)交換的，即:
<formula>formula see original document page 4</formula> 同時(shí)，對(duì)于CN0T門若設(shè)置目標(biāo)比特為O，則目標(biāo)比特的輸出與控制比特輸入是一致的。即CNOT門還可以完成量子線路中扇出的功能。 比CNOT門具有更廣泛意義的二量子比特門是受控-U門，記為CON-U門。量子線路圖如圖4所示。CON-U門實(shí)現(xiàn)的功能是當(dāng)控制比特A為0態(tài)時(shí)，目標(biāo)量子位B將保持狀態(tài)不變；當(dāng)控制比特A為1態(tài)時(shí)，將對(duì)相應(yīng)的目標(biāo)量子位B實(shí)施幺正操作U。例如，當(dāng)用非門X代替U門時(shí)，該CON-U即為前述的CNOT門。同樣，當(dāng)用V門(V是一個(gè)稱為"Square-Root-of-Not"的幺正矩陣，即有V*V+ = I。對(duì)V的組合可以完成一個(gè)非門的作用，即V*V = N0T)代替U門時(shí)，該CON-U即為另外一種比較常用的二量子比特受控門，簡(jiǎn)記為CV門。利用受控門和單量子比特門可以更加簡(jiǎn)單地完成任意比特的量子門操作。圖5即為利用CV門和CNOT門完成三量子比特中應(yīng)用廣泛的Toffoli門的線路設(shè)計(jì)圖。該門有三個(gè)輸入比特和三個(gè)輸出比特，其中兩個(gè)控制比特不受Toffoli門作用的影響，第三個(gè)比特是目標(biāo)比特，在控制比特都置1的情況下，目標(biāo)比特才翻轉(zhuǎn)。否則，目標(biāo)比特保持不變。在圖5中，對(duì)于右邊線路當(dāng)控制比特A = 1， B = 0時(shí)，V*V+ = I操作將作用到目標(biāo)比特C上，使得目標(biāo)比特保持原來狀態(tài)不變。這與左邊Toffoli線路的功能是相符的；當(dāng)A = l，B = 1時(shí)，V*V = NOT操作將作用到目標(biāo)比特C上，使得目標(biāo)比特翻轉(zhuǎn)原來狀態(tài)。這也與左邊Toffoli線路的功能是一樣的。對(duì)于其余的情況可以類似驗(yàn)證。從而可以知道，利用CV門和CNOT門合成的線路與Toffoli門是等價(jià)的。 為了下文線路設(shè)計(jì)的需要，這里還將給出利用CV門和CNOT門合成另外一種重要的三量子比特門——Fredkin門的的線路設(shè)計(jì)圖，如圖6所示。類似于Toffoli門的驗(yàn)證方法，可以驗(yàn)證左邊的Fredkin門線路和右邊的利用CV門和CNOT門合成的線路是等價(jià)的。

發(fā)明內(nèi)容
本發(fā)明的目的是，設(shè)計(jì)一種新的可逆邏輯門——"ZS"門，實(shí)現(xiàn)利用該門設(shè)計(jì)的量子全加法器和串行進(jìn)位并行輸出量子加法器的"代價(jià)"最小("代價(jià)"指為完成一個(gè)量子操作而設(shè)計(jì)的線路的無用輸出數(shù)量和種類，可逆邏輯門數(shù)量等)。同時(shí)，利用該門設(shè)計(jì)出一種"進(jìn)位產(chǎn)生函數(shù)和傳遞函數(shù)發(fā)生器"(ZSGPD)，通過該裝置的應(yīng)用，大大減少了進(jìn)位產(chǎn)生函數(shù)和進(jìn)位傳遞函數(shù)生成的"代價(jià)"，而且利用該裝置設(shè)計(jì)的"可逆最優(yōu)化"(本發(fā)明定義使用可逆邏輯門數(shù)量和種類以及無用輸出數(shù)量最少的線路為"可逆最優(yōu)化"線路)無等待進(jìn)位加法器克服了串行進(jìn)位并行輸出量子加法器的必須等待進(jìn)位的缺點(diǎn)，大大降低了運(yùn)算部件的運(yùn)行功耗和設(shè)計(jì)成本。 實(shí)現(xiàn)本發(fā)明目的的指導(dǎo)思想是，本發(fā)明充分借鑒了經(jīng)典電子線路設(shè)計(jì)中真值表的思想，將可逆邏輯中的幺正性與真值表聯(lián)系起來，從而簡(jiǎn)便地設(shè)計(jì)出一種真值表輸入輸出一一對(duì)應(yīng)的可逆邏輯門~"ZS"門。并且在設(shè)計(jì)中，充分應(yīng)用級(jí)聯(lián)的思想，將兩個(gè)或兩個(gè)以
4上的邏輯門級(jí)聯(lián)在一起。這種級(jí)聯(lián)的思想有著兩個(gè)突出的優(yōu)點(diǎn)①級(jí)聯(lián)的兩個(gè)或多個(gè)門之間通過某個(gè)門的無用輸出作為其他門的輸入可以消除一些無用輸出，降低線路的"代價(jià)"。②兩個(gè)或多個(gè)門級(jí)聯(lián)可以得到一些單個(gè)門無法實(shí)現(xiàn)的新的功能。
本發(fā)明的技術(shù)方案是， 本發(fā)明將量子計(jì)算機(jī)中可逆的含義與真值表輸入輸出一一對(duì)應(yīng)聯(lián)系在一起，設(shè)計(jì)
一種真值表輸入輸出一一對(duì)應(yīng)的可逆邏輯門-zs門以及只含有雙量子比特受控門和單量
子比特門的量子線路圖； 本發(fā)明根據(jù)ZS門的應(yīng)用，設(shè)計(jì)一種"進(jìn)位產(chǎn)生函數(shù)和傳遞函數(shù)產(chǎn)生裝置"(ZSGPD)，實(shí)現(xiàn)了單個(gè)門以零無用輸出產(chǎn)生多個(gè)進(jìn)位傳遞函數(shù)； 本發(fā)明以"ZS"門為基礎(chǔ)，設(shè)計(jì)了可逆最優(yōu)化的兩種加法線路結(jié)構(gòu)，即量子全加法器(ZSQFA)和量子無等待進(jìn)位加法器(ZS麗CA)。
本發(fā)明的具體設(shè)計(jì)方案和步驟為 1、可逆"ZS"門的線路設(shè)計(jì)方案以及量子全加法器的實(shí)現(xiàn) 本發(fā)明將經(jīng)典計(jì)算機(jī)的加法器設(shè)計(jì)思路應(yīng)用到量子計(jì)算機(jī)中，將經(jīng)典計(jì)算機(jī)中加法器的進(jìn)位函數(shù)公式和和函數(shù)公式
c,+1, + (a, &,)c!.
(1)
變形為
=a力,+ "A.c, + "Ac,
=a A
或可將ci+1記為
C,+1 = "A④M( 表示異或操作) (2)
利用以上和函數(shù)和進(jìn)位函數(shù)公式(1)和(2)并充分考慮真值表的一一對(duì)應(yīng)關(guān)系，本發(fā)明設(shè)計(jì)了新型可逆"ZS"門表示圖如圖7，并同時(shí)給出其相應(yīng)的真值表。真值表中輸入與輸出的是一一對(duì)應(yīng)的關(guān)系，給定輸入可以確定其輸出，同時(shí)給定輸出可以得到其唯一的輸入，從而可以驗(yàn)證該"ZS"門滿足可逆的要求。 圖8為本發(fā)明根據(jù)"ZS"門設(shè)計(jì)的含有雙量子比特受控門和單量子比特門的該可逆門的量子線路圖。 下面對(duì)該設(shè)計(jì)結(jié)構(gòu)圖各個(gè)模塊進(jìn)行說明
(1)模塊Q: 模塊O在線路1上得到輸出"④6，此即為"ZS"門的1號(hào)線輸出。
(2)模塊0: 對(duì)于"ZS"門的4號(hào)線，做如下變形
<i ffi十a(chǎn)c④= d W (a①6)c' 模塊0中運(yùn)用了兩個(gè)Toffoli門，其中第一個(gè)Toffoli門將a、b作為控制比特，將d作為目標(biāo)比特，得到^(BW的輸出。而第二個(gè)Toffoli門則將affi6和c作為控制比特，而將第一個(gè)Toffoli門輸出^0^作為目標(biāo)比特，得到最終"ZS"門的4號(hào)線輸出
5<formula>formula see original document page 6</formula>
(2)模塊 、 @: 對(duì)于"ZS"門的3號(hào)線的輸出|r >= "+ad+ac >，做簡(jiǎn)單的變形如下:
+ + ac = + (c + J) = " c + J + a(c + d) <formula>formula see original document page 6</formula> 從而利用前面背景知識(shí)中受控非門設(shè)計(jì)的交換線路和單量子比特門中的非門可 以設(shè)計(jì)出該部分，如圖中模塊0、0，模塊0通過兩個(gè)受控非門的作用將c0d交換至2線， 同時(shí)在3線得到輸出^T^ ，從而結(jié)合Toffoli門的輸入輸出性質(zhì)，將fl (c J)作為控制 比特可以方便的得到線路3的輸出。如圖中模塊0。
(3)模塊 : 結(jié)合數(shù)字邏輯相關(guān)知識(shí)，對(duì)于模塊場(chǎng)，其前一個(gè)個(gè)受控非門的作用是將1號(hào)線，2號(hào) 線的當(dāng)前輸出進(jìn)行異或操作，得到輸出結(jié)果為"060c0d ，將此輸出結(jié)果與4號(hào)線輸出進(jìn) 行受控非操作，如模塊 的第二個(gè)受控非門，對(duì)此時(shí)的結(jié)果變形如下
d ^ (a④ 6 c = W (> @ 6)c 6>" 歸c 6 @ c (a 6)c = a④6 (a @ 。c ^歸十c 從以上分析可以看出，模塊Q得到的輸出即為"ZS"門的2號(hào)線將所設(shè)計(jì)的zs門 的第四輸入置O，便可以得到量子全加法器。量子全加法器的表示圖見圖IO，線路設(shè)計(jì)圖只 需將前設(shè)計(jì)的ZS門的4線路輸入置為0即可。由此可見，給所述ZS門設(shè)置相應(yīng)的輸入，就 可以以一個(gè)門完成量子全加法器的加法操作，降低了設(shè)計(jì)可逆線路的代價(jià)和運(yùn)算的功耗。
利用所設(shè)計(jì)的一位量子全加法器串接，就可以實(shí)現(xiàn)位數(shù)大于1位的兩個(gè)量子比特 數(shù)相加的邏輯功能電路。如圖11所示是4位串行進(jìn)位并行輸出加法器。這種連接方法，高 一位相加的結(jié)果必須要等待低一位的相加結(jié)果是否產(chǎn)生進(jìn)位才能確定。如果每個(gè)一位加法 器延遲時(shí)間t，那么最高一位必須等待4t時(shí)間才能完成運(yùn)算。這將直接影響運(yùn)算速度。為 了解決這一問題，本發(fā)明設(shè)計(jì)了一種"進(jìn)位產(chǎn)生函數(shù)和傳遞函數(shù)發(fā)生器"(ZSGPD)，利用該裝 置成功實(shí)現(xiàn)"可逆最優(yōu)化"，無需等待進(jìn)位加法器從而克服了串行進(jìn)位并行輸出量子加法器 的等待進(jìn)位的缺點(diǎn)。ZSGPD的設(shè)置一次性完成了三個(gè)進(jìn)位產(chǎn)生函數(shù)和進(jìn)位傳遞函數(shù)，這種裝 置可以跳過進(jìn)位使得多位加法的操作更加方便、快速，而且無需付出任何量子代價(jià)。
2、 ZSGPD的線路設(shè)計(jì)方案以及量子無等待進(jìn)位加法器的實(shí)現(xiàn) 對(duì)于表達(dá)式(1)和(2)，做如下變化，設(shè)置進(jìn)位傳遞函數(shù)Pi和進(jìn)位產(chǎn)生函數(shù)Gi，則
(4)
其中^=《 6,
Gi = 從而通過(3)和(4)式的變換，可以得到
& = G0 .尸o乙'o c2 = G，④& = G'十S (G0十P。c。)
^十i^o十i^Co c3 = G2 尸,2 = G2 i^0c0) = G2 P2G， A^Go ASi^o c4 = G3十gc3 = G3 g (G2十P2G,④尸2/^0 i^尸oC。)
- G3④取④i^G, P3i^G0 gi^iX) ..... ..... &=尸,0 S = A c〗=《 G0 P0C0 & =戶2 c2 = P2 《G0十i^0c'0 S3 = P3 @ c3 = g十G2 W P2《G0④i^尸oCo 通過以上的變換，可以發(fā)現(xiàn)通過進(jìn)位傳遞和進(jìn)位產(chǎn)生函數(shù)的設(shè)置，高一位相加的 結(jié)果不再需要要等待低一位的相加是否產(chǎn)生進(jìn)位，而是直接由最低位的進(jìn)位輸入來確定， 同時(shí)從和函數(shù)的迭代中可以發(fā)現(xiàn)和函數(shù)的輸出只與進(jìn)位產(chǎn)生函數(shù)和進(jìn)位傳遞函數(shù)和最低 位進(jìn)位有關(guān)即只與Pi，Gi，c。。這樣，無需等待高位進(jìn)位就可以實(shí)現(xiàn)量子比特的加法，大大減 少了門的數(shù)量和門與門之間延遲?；谝陨显?，對(duì)"ZS"門做如圖12的變換，構(gòu)造"進(jìn)位 產(chǎn)生函數(shù)和傳遞函數(shù)發(fā)生器"(ZSGPD)。相應(yīng)的圖13為線路設(shè)計(jì)圖。該裝置充分考慮"可 逆最優(yōu)化"的標(biāo)準(zhǔn)實(shí)現(xiàn)了單個(gè)門以零無用輸出生產(chǎn)出多個(gè)超前進(jìn)位傳遞函數(shù)，而無需借助 其他可逆門。 所述量子無等待進(jìn)位加法器(ZS麗CA)中為了完成和函數(shù)，引入了完成線路復(fù)制 功能的FG門和產(chǎn)生和函數(shù)表達(dá)式中"與"操作的F門。 利用ZSGPD，構(gòu)造量子無等待進(jìn)位加法器表示圖如圖14，其中F門即為背景知識(shí)中 所述的Fredkin門，而FG門所完成的功能與CNOT門實(shí)質(zhì)上是一樣的。
本發(fā)明與現(xiàn)有技術(shù)比較的有益效果是，量子線路的可逆限制必然會(huì)導(dǎo)致無用輸出 的產(chǎn)生，本發(fā)明與現(xiàn)有的關(guān)于可逆加法器設(shè)計(jì)的結(jié)構(gòu)相比，將量子代價(jià)降到最低，是現(xiàn)有的 可逆加法器設(shè)計(jì)中較優(yōu)的一種。可逆計(jì)算在量子計(jì)算、光學(xué)計(jì)算、納米技術(shù)等多個(gè)領(lǐng)域都有 著廣泛的應(yīng)用。而本發(fā)明所設(shè)計(jì)的"ZS"門以及由此生成的相關(guān)電路正是在可逆計(jì)算領(lǐng)域 的一些嘗試，這些嘗試對(duì)于設(shè)計(jì)更加復(fù)雜而優(yōu)化的量子系統(tǒng)，如量子CPU的運(yùn)算部件和邏 輯部件來說，將會(huì)是一個(gè)促進(jìn)作用。 本發(fā)明所設(shè)計(jì)的"ZS"門以及由此生成"進(jìn)位產(chǎn)生函數(shù)和傳遞函數(shù)發(fā)生 器"(ZSGPD)，實(shí)現(xiàn)了單個(gè)門以零無用輸出產(chǎn)生多個(gè)進(jìn)位傳遞函數(shù)。并以該門為基礎(chǔ)，設(shè)計(jì) 了可逆最優(yōu)化的兩種加法線路結(jié)構(gòu)——量子全加法器(ZSQFA)和量子無等待進(jìn)位加法器 (ZSNWCA)。這兩種線路結(jié)構(gòu)使得實(shí)現(xiàn)加法操作所需的可逆門的種類和數(shù)量以及無用輸出都 達(dá)到最優(yōu)。大大降低了運(yùn)算部件的運(yùn)行功耗和設(shè)計(jì)成本。
本發(fā)明適用于量子系統(tǒng)線路設(shè)計(jì)和應(yīng)用。


圖1單量子比特門表示圖 圖2受控非門表示圖及其相應(yīng)的幺正矩陣 圖3交換門線路設(shè)計(jì)圖 圖4受控-U門表示圖 圖5Toffoli門線路設(shè)計(jì)圖 圖6Fredkin門線路設(shè)計(jì)圖 圖7ZS門表示圖及其相應(yīng)的真值表 圖8含有雙量子比特受控門和單量子比特門的可逆門量子線路 圖9變形Toffoli門線路設(shè)計(jì)圖 圖10由"ZS"門設(shè)計(jì)的量子全加法器 圖114位串行進(jìn)位并行輸出的量子加法器 圖12ZSGPD表示圖 圖13ZSGPD線路設(shè)計(jì)圖 圖14ZSNWCA表示圖
具體實(shí)施例方式本發(fā)明具體實(shí)施方式
如下 本發(fā)明設(shè)計(jì)的新型可逆"ZS"門表示圖如圖7所示，并同時(shí)給出其相應(yīng)的真值表。 真值表中輸入與輸出的是一一對(duì)應(yīng)的關(guān)系，給定輸入可以確定其輸出，同時(shí)給定輸出可以 得到其唯一的輸入，可以驗(yàn)證該"ZS"門滿足可逆的要求。 本發(fā)明根據(jù)"ZS"門設(shè)計(jì)的含有雙量子比特受控門和單量子比特門的該可逆門的
量子線路圖如圖8所示，圖中@、 、 、 @、 0均為構(gòu)成"ZS"門所需要的模塊，1、2、3、
4分別表示"ZS"門的1號(hào)、2號(hào)、3號(hào)和4號(hào)線路輸出。 模塊O主要完成1號(hào)線路的輸出，即i P >=|> ; 模塊 主要完成4號(hào)線路輸出，即！ s >H " "6 "c十> ; 模塊 、 Q、 6為完成2號(hào)和3號(hào)線輸出，充分結(jié)合數(shù)字邏輯知識(shí)，將"ZS"門的2 號(hào)和3號(hào)線輸出變形為可以用單量子比特邏輯門和雙量子比特受控門設(shè)計(jì)實(shí)現(xiàn)的表達(dá)式， 從而方便的設(shè)計(jì)出"ZS"門的2號(hào)和3號(hào)線輸出 將所設(shè)計(jì)的"ZS"門的第四輸入置O，便可以得到量子全加法器。量子全加法器的 表示圖見圖IO，線路設(shè)計(jì)圖只需將前設(shè)計(jì)的"ZS"門的4號(hào)線路輸入置為0即可。由此可 見，給所述"ZS"門設(shè)置相應(yīng)的輸入，就可以以一個(gè)門完成量子全加法器的加法操作，降低了 設(shè)計(jì)可逆線路的代價(jià)和運(yùn)算的功耗。 本發(fā)明設(shè)計(jì)的"進(jìn)位產(chǎn)生函數(shù)和傳遞函數(shù)發(fā)生器"(ZSGPD)如圖12所示，利用該裝
置成功實(shí)現(xiàn)"可逆最優(yōu)化"，無需等待進(jìn)位加法器從而克服了串行進(jìn)位并行輸出量子加法器
的等待進(jìn)位的缺點(diǎn)。ZSGPD的設(shè)置一次性完成了三個(gè)進(jìn)位產(chǎn)生函數(shù)和進(jìn)位傳遞函數(shù)，這種裝
置可以跳過進(jìn)位使得多位加法的操作更加方便、快速，而且無需付出任何"代價(jià)"。 圖13為進(jìn)位產(chǎn)生函數(shù)和傳遞函數(shù)發(fā)生器線路設(shè)計(jì)圖，它是從"ZS"門經(jīng)過變換，構(gòu)
造成"進(jìn)位產(chǎn)生函數(shù)和傳遞函數(shù)發(fā)生器"(ZSGPD)。該裝置充分考慮"可逆最優(yōu)化"的標(biāo)準(zhǔn)，實(shí)現(xiàn)了單個(gè)門以零無用輸出生產(chǎn)出多個(gè)超前進(jìn)位傳遞函數(shù)，而無需借助其他可逆門。
所述量子無等待進(jìn)位加法器(ZS麗CA)中為了完成和函數(shù)，引入了完成線路復(fù)制 功能的FG門和產(chǎn)生和函數(shù)表達(dá)式中"與"操作的F門。 利用ZSGPD，構(gòu)造量子無等待進(jìn)位加法器表示圖如圖14所示，其中F門即為背景知 識(shí)中所述的Fredkin門，而FG門所完成的功能與CN0T門實(shí)質(zhì)上是一樣的。
權(quán)利要求
一種進(jìn)位產(chǎn)生和傳遞函數(shù)發(fā)生器及可逆最優(yōu)加法線路設(shè)計(jì)方法，其特征在于，所述方法將量子計(jì)算機(jī)中可逆的含義與真值表輸入輸出一一對(duì)應(yīng)聯(lián)系在一起，設(shè)計(jì)一種真值表輸入輸出一一對(duì)應(yīng)的可逆邏輯門一“ZS”門以及只含有雙量子比特受控門和單量子比特門的量子線路圖；所述方法根據(jù)“ZS”門，設(shè)計(jì)一種進(jìn)位產(chǎn)生函數(shù)和傳遞函數(shù)產(chǎn)生裝置(ZSGPD)，實(shí)現(xiàn)了單個(gè)可逆門以零無用輸出產(chǎn)生多個(gè)進(jìn)位傳遞函數(shù)；所述方法以“ZS”門為基礎(chǔ)，設(shè)計(jì)可逆最優(yōu)化的兩種加法線路結(jié)構(gòu)，即量子全加法器(ZSQFA)和量子無等待進(jìn)位加法器(ZSNWCA)。
2. 根據(jù)權(quán)利要求1所述的進(jìn)位產(chǎn)生和傳遞函數(shù)發(fā)生器及可逆最優(yōu)加法線路設(shè)計(jì)方法，其特征在于，給所述ZS門設(shè)置相應(yīng)的輸入，就可以以一個(gè)可逆門完成量子全加法器的加法操作。
3. 根據(jù)權(quán)利要求1所述的進(jìn)位產(chǎn)生和傳遞函數(shù)發(fā)生器及可逆最優(yōu)加法線路設(shè)計(jì)方法，其特征在于，所述ZSGPD的設(shè)置一次性完成了三個(gè)進(jìn)位產(chǎn)生函數(shù)和進(jìn)位傳遞函數(shù)。
4. 根據(jù)權(quán)利要求1所述的進(jìn)位產(chǎn)生和傳遞函數(shù)發(fā)生器及可逆最優(yōu)加法線路設(shè)計(jì)方法，其特征在于，所述量子無等待進(jìn)位加法器(ZSNWCA)中為了完成和函數(shù)，引入了完成線路復(fù)制功能的FG門和產(chǎn)生和函數(shù)表達(dá)式中"與"操作的F門。
全文摘要
本發(fā)明“進(jìn)位產(chǎn)生和傳遞函數(shù)發(fā)生器及可逆最優(yōu)加法線路設(shè)計(jì)方法”公開了一種新型的可逆邏輯門——“ZS”門，以及它的量子線路設(shè)計(jì)圖。該設(shè)計(jì)圖只含有雙量子比特受控門和單量子比特門。同時(shí)利用該門設(shè)計(jì)了“進(jìn)位產(chǎn)生函數(shù)和傳遞函數(shù)發(fā)生器”(ZSGPD)，實(shí)現(xiàn)了單個(gè)門以零無用輸出產(chǎn)生多個(gè)進(jìn)位傳遞函數(shù)。并以該門為基礎(chǔ)，設(shè)計(jì)了“可逆最優(yōu)化”的兩種加法線路結(jié)構(gòu)——量子全加法器(ZSQFA)和量子無等待進(jìn)位加法器(ZSNWCA)。這兩種線路結(jié)構(gòu)實(shí)現(xiàn)了可逆門的種類和數(shù)量以及無用輸出的最小化，最優(yōu)化。大大降低了運(yùn)算部件的運(yùn)行功耗和設(shè)計(jì)成本。本發(fā)明適用于量子系統(tǒng)線路設(shè)計(jì)和應(yīng)用。
文檔編號(hào)G06F1/02GK101776934SQ20101010232
公開日2010年7月14日 申請(qǐng)日期2010年1月28日 優(yōu)先權(quán)日2010年1月28日
發(fā)明者周日貴, 施洋 申請(qǐng)人:華東交通大學(xué)