專利名稱：用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明所述的一種用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)是屬于工業(yè)控制設(shè)備領(lǐng)域，當(dāng)工業(yè)控制觸摸屏需要對多路(大于4路)高速脈沖進(jìn)行計(jì)數(shù)時(shí)，采 用單片CPLD (復(fù)雜可編程邏輯器件)為工業(yè)控制觸摸屏的主控制器部分的單片機(jī)構(gòu)建輔助 硬件邏輯，加上軟件編程，實(shí)現(xiàn)多通道高速脈沖計(jì)數(shù)功能。
背景技術(shù)：
目前工業(yè)控制觸摸顯示器以帶觸摸功能的TFT IXD(真彩色液晶)作為顯示和操 作界面，可以直觀地顯示工業(yè)控制流程及當(dāng)前控制狀態(tài)，同時(shí)具有小體積和低功耗的特點(diǎn)， 獲得了越來越廣泛的應(yīng)用。隨著應(yīng)用領(lǐng)域的不斷擴(kuò)大，對工業(yè)控制觸摸顯示器的功能要求 也越來越多，有些工業(yè)控制觸摸顯示屏甚至復(fù)合了 PLC(可編程控制器)的功能，可以處理 來自工業(yè)控制現(xiàn)場的傳感器的模擬或者數(shù)字脈沖信號，然后按照工業(yè)控制流程給出相應(yīng)的 輸出控制信號。隨著工業(yè)控制技術(shù)的發(fā)展，工業(yè)控制對象的反饋信號和部分傳感器信號，往往是 以高速脈沖的形式提供給控制設(shè)備，并且經(jīng)常是多個(gè)信號都是高速脈沖類型。這樣，在設(shè)計(jì) 工業(yè)控制觸摸顯示屏的時(shí)候，勢必要支持多個(gè)高速脈沖計(jì)數(shù)通道。但現(xiàn)有的工業(yè)控制觸摸 顯示屏的主控制器部分，一般是采用單片機(jī)設(shè)計(jì)的，用單片機(jī)進(jìn)行高速脈沖計(jì)數(shù)，由于單片 機(jī)內(nèi)的計(jì)數(shù)器往往是有限個(gè)的(少于4個(gè))，無法進(jìn)行更多通道的脈沖計(jì)數(shù)。同時(shí)，單片機(jī) 上計(jì)數(shù)器速度受制于單片機(jī)系統(tǒng)時(shí)鐘的限制，對高速脈沖計(jì)數(shù)無法保證精度。如中國發(fā)明專利申請?zhí)?00910059310. X公開了一種觸摸操作控制裝置、具有觸摸 功能的顯示屏及方法，具有觸摸功能的顯示屏包括顯示屏、觸摸操作控制裝置、單片機(jī)。中國實(shí)用新型專利號ZL 200820079975. 8公開了一種組合式智能豆干壓機(jī)，其使 用的觸摸屏控制裝置是PLC與單片機(jī)相結(jié)合。中國實(shí)用新型專利號ZL 200820025784. 3公開了一種于PLC控制的油井作業(yè)變頻 調(diào)速裝置，它是以PLC控制器、單片機(jī)、變頻器為核心并依次連接，在PLC控制器輸入端連接 有觸摸屏、操作按鈕、稱重檢測電路和運(yùn)行速度信號檢測電路，PLC控制器輸出端連接有超 重開閉環(huán)電路；單片機(jī)輸出端連接到運(yùn)行檢測電路輸入端。為了解決現(xiàn)有工業(yè)控制觸摸顯示屏的上述技術(shù)問題，本發(fā)明提供了一種可以完全 解決上述技術(shù)問題。

發(fā)明內(nèi)容
本發(fā)明的目的是解決以上提出的問題，提供一種用于工業(yè)控制觸摸顯示屏的多通 道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，解決觸摸顯示屏對高速脈沖進(jìn)行計(jì)數(shù)，而且無法進(jìn)行更多通道計(jì) 數(shù)的技術(shù)問題。本發(fā)明的技術(shù)方案是這樣的一種用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，包括IXD屏圖形顯示控制單元、主控制器單元、輸入通道單元、輸出通道單元，所述的IXD屏圖形顯示控制單 元與主控制器單元相連，主控制器單元與輸入通道單元、輸出通道單元相連，輸入通道單元 與輸出通道單元相連，所述的主控制器單元包括單片機(jī)、CPLD (復(fù)雜可編輯邏輯器件)，所 述的單片機(jī)與CPLD相連。作為優(yōu)選，硬件邏輯部分構(gòu)建在CPLD中，包括數(shù)據(jù)總線緩沖器、讀寫控制邏輯、控 制寄存器、計(jì)數(shù)器、內(nèi)部總線，所述的數(shù)據(jù)總線緩沖器與讀寫控制邏輯，數(shù)據(jù)總線緩沖器、控 制寄存器、計(jì)數(shù)器與內(nèi)部總線相連。作為優(yōu)選，在所述的CPLD中構(gòu)建至少一個(gè)以上通道的計(jì)數(shù)器。作為優(yōu)選，所述的計(jì)數(shù)器的時(shí)鐘與單片機(jī)的時(shí)鐘相分離，獨(dú)立于單片機(jī)的時(shí)鐘。作為優(yōu)選，所述的計(jì)數(shù)器的時(shí)鐘頻率高于單片機(jī)的時(shí)鐘頻率。作為優(yōu)選，所述的數(shù)據(jù)總線緩沖器為雙向三態(tài)。作為優(yōu)選，由片選、讀/寫信號、地址信號控制所述讀寫控制邏輯的工作。作為優(yōu)選，所述的CPLD用I/O以自定義總線方式與主控制器中的單片機(jī)相連接。作為優(yōu)選，CPLD邏輯模塊通過數(shù)據(jù)總線、地址總線、片選、寫信號、讀信號、中斷信 號、計(jì)數(shù)器溢出標(biāo)志清零、復(fù)位信號，構(gòu)成一個(gè)自定義總線與單片機(jī)相連。作為優(yōu)選，所述的CPLD結(jié)合單片機(jī)的軟件步驟編程，軟件中采用中斷方式，實(shí)現(xiàn) 多通道高速計(jì)數(shù)功能。本發(fā)明的有益效果如下采用本發(fā)明技術(shù)方案的觸摸顯示屏，使得工業(yè)控制觸摸顯示屏可以對高速脈沖進(jìn) 行計(jì)數(shù)，同時(shí)實(shí)現(xiàn)多個(gè)這樣的計(jì)數(shù)通道，從而擴(kuò)大了工業(yè)控制觸摸顯示屏的應(yīng)用范圍。


圖1是典型的工業(yè)控制觸摸顯示屏的結(jié)構(gòu)示意圖；圖2是本發(fā)明的主控制器單元的原理框圖；圖3是本發(fā)明的硬件邏輯框圖；圖4是本發(fā)明的計(jì)數(shù)器的EDA原理圖；圖5是本發(fā)明的計(jì)數(shù)值寄存器的EDA原理圖；圖6是本發(fā)明的計(jì)數(shù)值寄存器的優(yōu)選操作時(shí)序示意圖；圖7是本發(fā)明的輸入計(jì)數(shù)通道選擇寄存器的EDA原理圖；圖8是本發(fā)明的輸入計(jì)數(shù)通道選擇寄存器的優(yōu)選操作時(shí)序示意圖；圖9是本發(fā)明的進(jìn)位中斷請求寄存器的EDA原理圖；圖10是本發(fā)明的輸入IO寄存器的EDA原理圖；圖11是本發(fā)明的擴(kuò)展輸出寄存器的EDA原理圖；圖12是本發(fā)明的擴(kuò)展輸入寄存器的EDA原理圖。具體實(shí)施方法下面結(jié)合附圖對本發(fā)明的實(shí)施例進(jìn)行進(jìn)一步詳細(xì)說明所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，包括IXD屏圖形 顯示控制單元、主控制器單元、輸入通道單元、輸出通道單元，所述的IXD屏圖形顯示控制 單元與主控制器單元相連，主控制器單元與輸入通道單元、輸出通道單元相連，輸入通道單元與輸出通道單元相連，所述的主控制器單元包括單片機(jī)、CPLD (復(fù)雜可編輯邏輯器件)，所述的單片機(jī)與CPLD相連。硬件邏輯部分構(gòu)建在CPLD中，包括數(shù)據(jù)總線緩沖器、讀寫控制邏輯、控制寄存器、 計(jì)數(shù)器、內(nèi)部總線，所述的數(shù)據(jù)總線緩沖器與讀寫控制邏輯，數(shù)據(jù)總線緩沖器、控制寄存器、 計(jì)數(shù)器與內(nèi)部總線相連。在所述的CPLD中構(gòu)建至少一個(gè)以上通道的計(jì)數(shù)器。所述的計(jì)數(shù)器的時(shí)鐘與單片機(jī)的時(shí)鐘相分離，獨(dú)立于單片機(jī)的時(shí)鐘。所述的計(jì)數(shù)器的時(shí)鐘頻率高于單片機(jī)的時(shí)鐘頻率。所述的數(shù)據(jù)總線緩沖器為雙向三態(tài)。由片選、讀/寫信號、地址信號控制所述讀寫控制邏輯的工作。所述的CPLD用I/O以自定義總線方式與主控制器中的單片機(jī)相連接。CPLD邏輯模塊通過數(shù)據(jù)總線、地址總線、片選、寫信號、讀信號、中斷信號、計(jì)數(shù)器 溢出標(biāo)志清零、復(fù)位信號，構(gòu)成一個(gè)自定義總線與單片機(jī)相連。所述的CPLD結(jié)合單片機(jī)的軟件步驟編程，軟件中采用中斷方式，實(shí)現(xiàn)多通道高速 計(jì)數(shù)功能。圖1所示的工業(yè)控制觸摸顯示屏的典型構(gòu)成分為下列四個(gè)部分1、IXD屏圖形顯示控制單元，帶觸摸控制。2、主控制器部分，主要由單片機(jī)構(gòu)成，是整個(gè)系統(tǒng)的控制核心。3、輸入通道部分，含信號預(yù)處理，模數(shù)轉(zhuǎn)換，光耦隔離脈沖信號輸入。4、輸出通道部分，含數(shù)模轉(zhuǎn)換、信號輸出驅(qū)動(dòng)、繼電器輸出。由于上述主控制器部分，采用計(jì)數(shù)資源有限的單片機(jī)，帶來如前所述的技術(shù)問題。如圖2所示的本發(fā)明的主控制器單元的原理框圖，本發(fā)明的硬件邏輯部分，就是 修改主控制器單元，加入CPLD (復(fù)雜可編程邏輯器件)，在CPLD中構(gòu)建多個(gè)通道的計(jì)數(shù)器， 并用I/O以自定義總線的方式與單片機(jī)相連接，結(jié)合單片機(jī)的中斷，實(shí)現(xiàn)多通道高速計(jì)數(shù) 功能。CPLD是一種可編程邏輯器件，在CPLD內(nèi)部資源允許的情況下，可以構(gòu)建自定義的 數(shù)字邏輯，在本發(fā)明的硬件邏輯部分就是構(gòu)建在CPLD中的。圖3所示的本發(fā)明的硬件邏輯框圖包括以下模塊1、數(shù)據(jù)總線緩沖器該緩沖器為雙向三態(tài)，可直接掛載到8位數(shù)據(jù)總線上，即可讓單片機(jī)通過寫入輸 出數(shù)據(jù)，也可通過它讀出計(jì)數(shù)值，另外控制字也通過該緩沖器送至控制字寄存器。2、讀寫控制邏輯由片選(CS)、讀/寫信號(WE、0E)、地址信號(AO A3)控制整個(gè)邏輯的工作。3、控制寄存器控制內(nèi)部寄存器的復(fù)位、上電清零、計(jì)數(shù)器啟動(dòng)、提供中斷請求信號，同時(shí)提供計(jì) 數(shù)器門控信號。4、計(jì)數(shù)器(η個(gè))η個(gè)計(jì)數(shù)器是相互獨(dú)立的，而且完全相同，每個(gè)計(jì)數(shù)器有一個(gè)時(shí)鐘輸入端ΙΝ，一個(gè) 門控輸入控制(來自控制寄存器)，一個(gè)進(jìn)位輸出(溢出信號)。計(jì)數(shù)方式是二進(jìn)制累加。計(jì)數(shù)器的數(shù)目為η，η按照需要的通道數(shù)目來定，一般大于4個(gè)，本實(shí)施例中采用了 8個(gè)計(jì)數(shù) 器。計(jì)數(shù)器的位數(shù)為m位，由計(jì)數(shù)時(shí)鐘頻率和計(jì)數(shù)精度來決定。5、內(nèi)部總線 連接CPLD內(nèi)的各個(gè)邏輯部分，作數(shù)據(jù)交換。整個(gè)CPLD邏輯模塊通過DO D8 (8位數(shù)據(jù)總線)、A0 A3 (4位地址總線)、CS (片 選)、WE(寫信號)、0E(讀信號)、IRQ(中斷信號)、MR(計(jì)數(shù)器溢出標(biāo)志清零)、NRST (復(fù)位 信號)構(gòu)成一個(gè)自定義總線與單片機(jī)相連。計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘與單片機(jī)時(shí)鐘相分離，是獨(dú)立于單片機(jī)時(shí)鐘的，可以加比單片 機(jī)高的時(shí)鐘，以提高計(jì)數(shù)器的計(jì)數(shù)速度。本實(shí)施例的CPLD采用Altera公司的型號為EPM240的CPLD，可以構(gòu)建自定義的數(shù) 字邏輯，在本發(fā)明的硬件邏輯部分就是構(gòu)建在CPLD中的。如圖3所示的硬件邏輯框圖中圖4所示的輸入計(jì)數(shù)器的EDA原理圖8路計(jì)數(shù)信號首先輸入8個(gè)計(jì)數(shù)器，每個(gè)計(jì) 數(shù)器為8位，有計(jì)數(shù)使能、異步清零、進(jìn)位輸出、計(jì)數(shù)輸出端口。計(jì)數(shù)脈沖輸入CNTx_IN 在上升沿處發(fā)生計(jì)數(shù)。計(jì)數(shù)使能CNTx_EN 異步使能信號，由輸入計(jì)數(shù)通道選擇寄存器控制。計(jì)數(shù)清零CNTx_ACLR 異步清零，由MR和NRST控制。MR拉高或?qū)RST拉低(上 電復(fù)位)引起異步清零。計(jì)數(shù)值輸出Q[7. . 0]在CS上升沿時(shí)被鎖存進(jìn)計(jì)數(shù)值寄存器。計(jì)數(shù)進(jìn)位輸出CNTx_0UT 進(jìn)位輸出，引起CROUT信號，并置進(jìn)位中斷請求寄存器相 應(yīng)位。圖5所示的計(jì)數(shù)值寄存器的EDA原理圖計(jì)數(shù)值寄存器在CS上升沿時(shí)將計(jì)數(shù)器輸 出鎖存。共8個(gè)，每個(gè)8位數(shù)據(jù)。可通過ADDR[3..0]和OE信號只讀。地址0xl 0x8，對應(yīng)8路計(jì)數(shù)值。數(shù)據(jù)8位數(shù)據(jù)，讀取操作是異步的。優(yōu)選操作時(shí)序如圖6所示先拉高CS數(shù)據(jù)在CS上升沿出鎖存，ADDR地址引腳輸 出選擇讀取計(jì)數(shù)器。拉高0E，從DATA數(shù)據(jù)總線讀取數(shù)據(jù)。圖7所示的輸入計(jì)數(shù)通道選擇寄存器的EDA原理圖用以選擇使能相應(yīng)的輸入計(jì) 數(shù)通達(dá)，8位數(shù)據(jù)。地址0bl001或 0x9。數(shù)據(jù)向?qū)?yīng)位bit(x)寫1運(yùn)行計(jì)數(shù)/寫0禁止計(jì)數(shù)。寫入操作是異步的。優(yōu)選操作時(shí)序如圖8所示先在DATA數(shù)據(jù)總線輸入數(shù)據(jù)，再使能WE，最后在地址 總線寫地址0x9。圖9所示的進(jìn)位中斷請求寄存器的EDA原理圖高速光耦兩路進(jìn)位中斷信號直接 給單片機(jī)鍵盤中斷，上升沿觸發(fā)。6路低速光耦信號通過或操作，輸出中斷信號。具體是哪個(gè)通道，通過讀進(jìn)位中斷 請求寄存器0x0的值確定。向中斷請求寄存器寫0x0將中斷請求寄存器清零。圖10所示的輸入IO寄存器的EDA原理圖直接讀取輸入IO值，只讀。通過讀輸 入IO寄存器0x9的值，輸入8路通道值。圖11所示的本發(fā)明的擴(kuò)展輸出寄存器的EDA原理圖
地址0b1010 或 OxA。數(shù)據(jù)向?qū)?yīng)位bit (χ)寫1對應(yīng)位輸出“ 1，，(OC) /寫0輸出“0”(高阻)，寫入操
作是異步的。圖12所示的擴(kuò)展輸入寄存器的EDA原理圖地址OxAOxB。數(shù)據(jù)讀寄存器OxA值為輸入通道ΡΡΕΧ9 ΡΡΕΧ16的值。讀寄存器OxB值，高四位為“0”，低四位為輸入通道ΡΡΕΧ17 ΡΡΕΧ20的值。讀寄存器OxC值為常量0x5F。以上所述的僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域重的普通技術(shù)人員來說，在不脫離本發(fā)明核心技術(shù)特征的前提下，還可以做出若干改進(jìn)和潤飾，這些改 進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
一種用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，包括LCD屏圖形顯示控制單元、主控制器單元、輸入通道單元、輸出通道單元，所述的LCD屏圖形顯示控制單元與主控制器單元相連，主控制器單元與輸入通道單元、輸出通道單元相連，輸入通道單元與輸出通道單元相連，其特征在于，所述的主控制器單元包括單片機(jī)、CPLD(復(fù)雜可編輯邏輯器件)，所述的單片機(jī)與CPLD相連。
2.根據(jù)權(quán)利要求1所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)， 其特征在于，硬件邏輯部分構(gòu)建在CPLD中，包括數(shù)據(jù)總線緩沖器、讀寫控制邏輯、控制寄存 器、計(jì)數(shù)器、內(nèi)部總線，所述的數(shù)據(jù)總線緩沖器與讀寫控制邏輯，數(shù)據(jù)總線緩沖器、控制寄存 器、計(jì)數(shù)器與內(nèi)部總線相連。
3.根據(jù)權(quán)利要求2所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，其 特征在于，在所述的CPLD中構(gòu)建至少一個(gè)以上通道的計(jì)數(shù)器。
4.根據(jù)權(quán)利要求3所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，其 特征在于，所述的計(jì)數(shù)器的時(shí)鐘與單片機(jī)的時(shí)鐘相分離，獨(dú)立于單片機(jī)的時(shí)鐘。
5.根據(jù)權(quán)利要求4所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，其 特征在于，所述的計(jì)數(shù)器的時(shí)鐘頻率高于單片機(jī)的時(shí)鐘頻率。
6.根據(jù)權(quán)利要求2所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，其 特征在于，所述的數(shù)據(jù)總線緩沖器為雙向三態(tài)。
7.根據(jù)權(quán)利要求2所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，其 特征在于，由片選、讀/寫信號、地址信號控制所述讀寫控制邏輯的工作。
8.根據(jù)權(quán)利要求1所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，其 特征在于，所述的CPLD用I/O以自定義總線方式與主控制器中的單片機(jī)相連接。
9.根據(jù)權(quán)利要求8所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，其 特征在于，CPLD邏輯模塊通過數(shù)據(jù)總線、地址總線、片選、寫信號、讀信號、中斷信號、計(jì)數(shù)器 溢出標(biāo)志清零、復(fù)位信號，構(gòu)成一個(gè)自定義總線與單片機(jī)相連。
10.根據(jù)權(quán)利要求1所述的用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)， 其特征在于，所述的CPLD結(jié)合單片機(jī)的軟件步驟編程，軟件中采用中斷方式，實(shí)現(xiàn)多通道 高速計(jì)數(shù)功能。
全文摘要
一種用于工業(yè)控制觸摸顯示屏的多通道高速脈沖計(jì)數(shù)的結(jié)構(gòu)，包括LCD屏圖形顯示控制單元、主控制器單元、輸入通道單元、輸出通道單元，所述的LCD屏圖形顯示控制單元與主控制器單元相連，主控制器單元與輸入通道單元、輸出通道單元相連，輸入通道單元與輸出通道單元相連，所述的主控制器單元包括單片機(jī)、CPLD(復(fù)雜可編輯邏輯器件)，所述的單片機(jī)與CPLD相連。采用本發(fā)明技術(shù)方案的觸摸顯示屏，使得工業(yè)控制觸摸顯示屏可以對高速脈沖進(jìn)行計(jì)數(shù)，同時(shí)實(shí)現(xiàn)多個(gè)這樣的計(jì)數(shù)通道，從而擴(kuò)大了工業(yè)控制觸摸顯示屏的應(yīng)用范圍。
文檔編號G06F3/041GK101807053SQ201010112450
公開日2010年8月18日 申請日期2010年2月23日 優(yōu)先權(quán)日2010年2月23日
發(fā)明者徐康平, 梁力, 梁少英, 梁匯江, 陳祖紅 申請人:浙江省新昌縣康立電子有限公司