專(zhuān)利名稱(chēng)：數(shù)據(jù)存儲(chǔ)設(shè)備和數(shù)據(jù)存儲(chǔ)設(shè)備的控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)存儲(chǔ)設(shè)備和該數(shù)據(jù)存儲(chǔ)設(shè)備的控制方法。
背景技術(shù)：
在包括用作用于存儲(chǔ)數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)單元的存儲(chǔ)器(例如，DRAM(Dynamic Random Access Memory，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器))的系統(tǒng)中，傳統(tǒng)上使用存儲(chǔ)器的省電功能已被采納 為用于降低系統(tǒng)的功耗的方法。這里，應(yīng)當(dāng)注意，存儲(chǔ)器的省電功能是用于使存儲(chǔ)器轉(zhuǎn)變?yōu)?斷電狀態(tài)或自刷新?tīng)顟B(tài)(self refreshstate)等的省電狀態(tài)的功能。為了使省電功能更加有效，日本特開(kāi)2006-331305號(hào)公報(bào)公開(kāi)了使DDR SDRAM (Double-Data-Rate Synchronous DynamicRandom Access Memory,雙倍速率同步云力 態(tài)隨機(jī)存取存儲(chǔ)器)轉(zhuǎn)變?yōu)槭‰姞顟B(tài)、然后中斷該DDR SDRAM的終端電源的中斷控制單元。 這里，作為DDR SDRAM的終端電路，已知基于JEDEC(Joint Electron Devices Engineering Council，電子器件工程聯(lián)合委員會(huì))標(biāo)準(zhǔn)的 SSTL2 (Stub Series Terminated Logicfor 2.5V，2. 5伏(V)的短線(xiàn)串聯(lián)端接邏輯)接口。在符合SSTL2的終端電路中，通過(guò)終端電阻向多個(gè)信號(hào)線(xiàn)中的各信號(hào)線(xiàn)供給存儲(chǔ) 器系統(tǒng)的電源電壓(例如，2. 5V)的中間電壓(例如，1.25V)。結(jié)果，即使DDR SDRAM轉(zhuǎn)變?yōu)?省電狀態(tài)，電流也可從用于供給中間電壓的電源流向多個(gè)信號(hào)線(xiàn)，由此在終端電路中出現(xiàn) 由于這種電流流動(dòng)而產(chǎn)生的功耗。此外，通過(guò)在DDR SDRAM的所有內(nèi)存條(memory bank)進(jìn)入空閑狀態(tài)之后、使接口 的CKE信號(hào)轉(zhuǎn)變?yōu)榈碗娖?，?lái)進(jìn)行使DDR SDRAM轉(zhuǎn)變?yōu)閿嚯娔Ｊ?。如果通過(guò)在空閑狀態(tài)下 僅切換CKE信號(hào)的信號(hào)電平使?fàn)顟B(tài)轉(zhuǎn)變?yōu)槭‰姞顟B(tài)，則接口中分別存在高信號(hào)電平和低信 號(hào)電平。因此，如果照原樣中斷終端電源，則電流通過(guò)終端電路從高電平信號(hào)流向低電平信 號(hào)，由此出現(xiàn)由于電流流動(dòng)而產(chǎn)生的功耗。在日本特開(kāi)2006-331305號(hào)公報(bào)中，為了解決如上所述的這種問(wèn)題，設(shè)置了終端 電源用的兩個(gè)中斷單元。即，由獨(dú)立的中斷單元分別控制高電平信號(hào)和低電平信號(hào)，從而在 終端電源被中斷時(shí)限制電流流動(dòng)，由此降低終端電路中的功耗。然而，在日本特開(kāi)2006-331305號(hào)公報(bào)所公開(kāi)的該方法中，由于為終端電源設(shè)置 了兩個(gè)中斷單元，因此這些中斷單元仍然耗電。因而，在存儲(chǔ)器未轉(zhuǎn)變?yōu)槭‰姞顟B(tài)的普通操 作時(shí)，功耗增加。

發(fā)明內(nèi)容
考慮到上述相關(guān)技術(shù)完成了本發(fā)明，并且本發(fā)明的目的是提供改進(jìn)的數(shù)據(jù)存儲(chǔ)設(shè) 備以及該改進(jìn)的數(shù)據(jù)存儲(chǔ)設(shè)備的控制方法。此外，本發(fā)明的目的是在數(shù)據(jù)存儲(chǔ)設(shè)備中提供用于實(shí)現(xiàn)降低功耗的機(jī)構(gòu)。根據(jù)本發(fā)明的一個(gè)方面，一種數(shù)據(jù)存儲(chǔ)設(shè)備，包括數(shù)據(jù)存儲(chǔ)部件，用于存儲(chǔ)數(shù)據(jù)； 操作控制部件，用于控制所述數(shù)據(jù)存儲(chǔ)部件的操作，從而通過(guò)包括多個(gè)信號(hào)線(xiàn)的總線(xiàn)向所述數(shù)據(jù)存儲(chǔ)部件發(fā)送數(shù)據(jù)或從所述數(shù)據(jù)存儲(chǔ)部件接收數(shù)據(jù)；判斷部件，用于判斷使所述數(shù) 據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)槭‰姞顟B(tài)的條件是否成立；基準(zhǔn)電壓供給部件，用于向所述多個(gè)信號(hào)線(xiàn) 供給基準(zhǔn)電壓；以及電力控制部件，用于在由所述判斷部件判斷為使所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn) 變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，將所述操作控制部件要輸出至所述多個(gè)信號(hào)線(xiàn)的 信號(hào)的狀態(tài)固定至特定信號(hào)狀態(tài)，并且進(jìn)行控制以停止由所述基準(zhǔn)電壓供給部件供給所述 基準(zhǔn)電壓。根據(jù)本發(fā)明的另一方面，一種數(shù)據(jù)存儲(chǔ)設(shè)備的控制方法，所述數(shù)據(jù)存儲(chǔ)設(shè)備包括 數(shù)據(jù)存儲(chǔ)部件，用于存儲(chǔ)數(shù)據(jù)；操作控制部件，用于控制所述數(shù)據(jù)存儲(chǔ)部件的操作，從而通 過(guò)包括多個(gè)信號(hào)線(xiàn)的總線(xiàn)向所述數(shù)據(jù)存儲(chǔ)部件發(fā)送數(shù)據(jù)或從所述數(shù)據(jù)存儲(chǔ)部件接收數(shù)據(jù)； 以及基準(zhǔn)電壓供給部件，用于向所述多個(gè)信號(hào)線(xiàn)供給基準(zhǔn)電壓，所述控制方法包括以下步 驟判斷步驟，用于判斷使所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)槭‰姞顟B(tài)的條件是否成立；信號(hào)狀態(tài) 固定步驟，用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)樗鍪‰姞顟B(tài)的條件 成立的情況下，使電力控制部件將所述操作控制部件要輸出至所述多個(gè)信號(hào)線(xiàn)的信號(hào)的狀 態(tài)固定至特定信號(hào)狀態(tài)；以及停止步驟，用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲(chǔ)設(shè) 備轉(zhuǎn)變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，使得所述電力控制部件停止由所述基準(zhǔn)電壓 供給部件供給所述基準(zhǔn)電壓。根據(jù)以下參考附圖對(duì)典型實(shí)施例的說(shuō)明，本發(fā)明的其它特征將變得明顯。


包含在說(shuō)明書(shū)中并構(gòu)成說(shuō)明書(shū)的一部分的附圖示出本發(fā)明的多個(gè)實(shí)施例、特征和 方面，并和說(shuō)明書(shū)一起用來(lái)解釋本發(fā)明的原理。圖1是示出可應(yīng)用根據(jù)本發(fā)明的數(shù)據(jù)存儲(chǔ)設(shè)備的圖像處理設(shè)備的框圖。圖2是示出控制設(shè)備10的結(jié)構(gòu)的框圖。圖3是用于說(shuō)明主控制器100的內(nèi)部電路的框圖。圖4是示出DRAM控制器208和DRAM 101之間的連接結(jié)構(gòu)的框圖。圖5是示出DRAM控制器208的省電控制操作的流程圖。圖6是用于說(shuō)明由省電控制電路213所進(jìn)行的操作的時(shí)序圖。圖7是用于說(shuō)明由省電控制電路213所進(jìn)行的操作的流程圖。
具體實(shí)施例方式現(xiàn)在，將參考示出本發(fā)明的各種典型實(shí)施例的附圖來(lái)詳細(xì)說(shuō)明本發(fā)明。在附圖中， 利用相同的附圖標(biāo)記來(lái)表示所有圖中相同的元件或部件，并且省略對(duì)其的重復(fù)說(shuō)明。第一實(shí)施例在下文，將參考附圖來(lái)說(shuō)明用于執(zhí)行本發(fā)明的最佳模式。圖1是示出可應(yīng)用根據(jù)本發(fā)明的數(shù)據(jù)存儲(chǔ)設(shè)備的圖像處理設(shè)備的框圖。圖1示出可應(yīng)用根據(jù)本發(fā)明的數(shù)據(jù)存儲(chǔ)設(shè)備的圖像處理設(shè)備1。在圖1中，控制設(shè)備10整體控制圖像處理設(shè)備1。此外，控制設(shè)備10基于從掃描器單元11、作為外部設(shè)備 的主計(jì)算機(jī)或通過(guò)PSTN (Public Switched Telephone Network，公共交換電話(huà)網(wǎng)絡(luò))線(xiàn)路 (即，公共線(xiàn)路)所連接的傳真機(jī)等接收到的圖像數(shù)據(jù)，進(jìn)行圖像處理等，并且通過(guò)打印機(jī)單元12在例如記錄紙張上形成通過(guò)圖像處理所獲得的圖像。掃描器單元11將原稿讀取為圖像數(shù)據(jù)，并將所讀取的圖像數(shù)據(jù)發(fā)送至控制設(shè)備10。盡管沒(méi)有示出，但掃描器單元11包括具有讀取原稿的功能的掃描器、和具有進(jìn)給并輸 送原稿文檔的功能的原稿文檔進(jìn)給器。打印機(jī)單元12輸送記錄紙張，以電子照相方式將從控制設(shè)備10接收到的圖像數(shù) 據(jù)作為可視圖像打印在記錄紙張上，并且排出其上已打印了可視圖像的記錄紙張。盡管沒(méi) 有示出，打印機(jī)單元12包括紙張進(jìn)給單元，其具有多種類(lèi)型的記錄紙張盒；標(biāo)記單元，其 具有將圖像數(shù)據(jù)轉(zhuǎn)印至記錄紙張并對(duì)所轉(zhuǎn)印的圖像數(shù)據(jù)定影的功能；以及紙張排出單元， 其具有分別整理并裝訂其上已打印了圖像的記錄紙張、并將處理后的記錄紙張排出該設(shè)備 外的功能。電源單元13是使用交流商用電源(S卩，AC電源)作為輸入源的電源電路。更具 體地，電源單元13生成用于向控制設(shè)備10、掃描器單元11和打印機(jī)單元12供給DC電壓和 /或AC電壓的電壓113。此外，電源單元13根據(jù)來(lái)自控制設(shè)備10的供給信號(hào)116，改變DC 電壓的電壓電平。操作面板14用于響應(yīng)于來(lái)自操作者(即，用戶(hù))的指令，進(jìn)行使打印機(jī)單元12基 于由掃描器單元11所讀取的原稿進(jìn)行圖像形成的各種設(shè)置。例如，操作面板14用于輸入 要形成圖像的份數(shù)、與圖像形成的濃度有關(guān)的信息以及用于讀取原稿的掃描器單元的讀取 分辨率(例如，300dpi、600dpi等)的選擇。圖2是示出圖1所示的控制設(shè)備10的結(jié)構(gòu)的框圖。在圖2中，控制設(shè)備10具有主控制器100。這里，用于處理從掃描器單元11等接 收到的圖像數(shù)據(jù)的圖像處理塊、和用于整體控制主控制器100的CPU(Central Processing Unit,中央處理單元)201 (圖3)內(nèi)置于主控制器100中。此外，主控制器100配備有用于分別連接外部裝置的接口。這里，這些接口包括 DRAM總線(xiàn)115、掃描器接口 110、打印機(jī)接口 111和操作面板接口 114。更具體地，DRAM總 線(xiàn)115用于向DRAM 101發(fā)送數(shù)據(jù)或從DRAM 101接收數(shù)據(jù)，掃描器接口 110用于從掃描器 單元11接收?qǐng)D像數(shù)據(jù)，并且打印機(jī)接口 111用于向打印機(jī)單元12發(fā)送圖像數(shù)據(jù)。此外，操 作面板接口 114用于從操作面板114接收輸入指令，并將與操作畫(huà)面、消息等有關(guān)的數(shù)據(jù)發(fā) 送至操作面板14。通用總線(xiàn)112是連接有ROM (Read Only Memory，只讀存儲(chǔ)器)102、調(diào)制解調(diào)器103 等的各種裝置的總線(xiàn)，其中，ROM 102用于存儲(chǔ)由主控制器100所使用的系統(tǒng)程序。DRAM 101連接至DRAM總線(xiàn)115，并且由主控制器100的CPU 201 (圖3)將DRAM 101用作為圖像處理塊用的工作區(qū)域和圖像數(shù)據(jù)保持存儲(chǔ)器。此外，將從ROM 102傳送來(lái) 的各種程序存儲(chǔ)在DRAM 101中，并且由主控制器100的CPU 201 (圖3)進(jìn)行控制。此外， DRAM 101具有能夠在保持?jǐn)?shù)據(jù)時(shí)降低功耗的自刷新功能作為省電功能。順便提及，將說(shuō)明DRAM 101的自刷新操作。通常，DRAM通過(guò)在該DRAM內(nèi)部所設(shè)置的存儲(chǔ)元件中累積電荷來(lái)保持或存儲(chǔ)信息， 并且基于各存儲(chǔ)元件中有無(wú)電荷的兩種狀態(tài)來(lái)表現(xiàn)與1比特相對(duì)應(yīng)的信息。因此，存儲(chǔ)元 件中的電荷丟失的事實(shí)意味著信息丟失，即數(shù)據(jù)丟失。然而，如果不進(jìn)行任何電荷保持操作而原樣維持DRAM的各存儲(chǔ)元件，則電荷泄漏并且流出電流，由此如果經(jīng)過(guò)了預(yù)定時(shí)間，則相關(guān)存儲(chǔ)元件中的電荷丟失。結(jié)果，對(duì)于DRAM 有必要定期補(bǔ)充存儲(chǔ)元件的電荷以防止數(shù)據(jù)丟失。該操作被稱(chēng)為刷新操作。 基本上，由用于進(jìn)行DRAM的操作控制的存儲(chǔ)器控制器(即，圖3所示的DRAM控 制器208)定期對(duì)DRAM (即，DRAM 101)進(jìn)行該DRAM的存儲(chǔ)元件的刷新操作。在刷新模式 (即，第一刷新模式)下，DRAM 101響應(yīng)于從DRAM控制器208發(fā)送來(lái)的信號(hào)，進(jìn)行上述刷新 操作。另一方面，在DRAM總線(xiàn)115被設(shè)置為停用狀態(tài)的情況下，不能夠從DRAM控制器 208對(duì)DRAM 101進(jìn)行刷新操作。由于該原因，DRAM 101自身通過(guò)使用二次電源來(lái)進(jìn)行刷新 操作。該操作被稱(chēng)為自刷新操作。在自刷新模式(即，第二刷新模式)下，DRAM 101進(jìn)行 上述自刷新操作。順便提及，盡管可以使用各種類(lèi)型的存儲(chǔ)器作為DRAM101，但在本實(shí)施例中，假定 使用 DDR SDRAM (Double-Data-Rate SDRAM，雙倍速率 SDRAM)作為 DRAM 101。這里，應(yīng)當(dāng)注 意，DDR SDRAM是基于通過(guò)將存儲(chǔ)器總線(xiàn)時(shí)鐘增加至SDRAM時(shí)鐘的兩倍來(lái)實(shí)現(xiàn)高速存儲(chǔ)器 傳送的存儲(chǔ)器標(biāo)準(zhǔn)的SDRAM。此外，DRAM總線(xiàn) 115 是基于例如 S STL2 (Stub SeriesTerminated Logic for 2.5V，2. 5伏的短線(xiàn)串聯(lián)端接邏輯)標(biāo)準(zhǔn)的。設(shè)置該標(biāo)準(zhǔn)，從而向各信號(hào)線(xiàn)供給存儲(chǔ)器系統(tǒng) 的電源電壓(例如，2. 5V)的中間電壓(例如，1. 25V)。根據(jù)SSTL2標(biāo)準(zhǔn)，對(duì)于構(gòu)成DRAM總 線(xiàn)115的每個(gè)信號(hào)線(xiàn)的信號(hào)電平，將比諸如1. 25V等的基準(zhǔn)電位(VREF)高0. 35V以上即等 于或高于1.6V的電平看作為H(高)電平。另一方面，將比該基準(zhǔn)電位低0.35V以上即等 于或低于0.90V的電平看作為L(zhǎng)(低)電平。調(diào)制解調(diào)器103 連接至 NCU (Network Control Unit，網(wǎng)絡(luò)控制單元)104，NCU 104 進(jìn)一步連接至PSTN線(xiàn)路(即，公共網(wǎng)絡(luò))。調(diào)制解調(diào)器103可以通過(guò)調(diào)制從主控制器100 接收到的圖像數(shù)據(jù)等、然后將調(diào)制后的圖像數(shù)據(jù)傳送至NCU 104，經(jīng)PSTN線(xiàn)路向外部傳真 機(jī)等發(fā)送圖像數(shù)據(jù)。此外，NCU 104可以通過(guò)PSTN線(xiàn)路接收從外部傳真機(jī)發(fā)送來(lái)的傳真數(shù) 據(jù)。網(wǎng)絡(luò)I/F(接口)105通過(guò)LAN (Local Area Network，局域網(wǎng))，從作為外部設(shè)備的 未示出的主計(jì)算機(jī)接收(包括與要由圖像處理設(shè)備1處理的圖像數(shù)據(jù)有關(guān)的信息的)打印 數(shù)據(jù)等?？刂圃O(shè)備電源107接收來(lái)自電源單元13的電壓，通過(guò)轉(zhuǎn)換所接收到的電壓來(lái)生成 控制設(shè)備10中所設(shè)置的主控制器100等的電路用的各個(gè)驅(qū)動(dòng)電壓，并將所生成的驅(qū)動(dòng)電壓 供給至各個(gè)電路。VT電源(即，終端電源)106是以下基準(zhǔn)電壓供給單元該基準(zhǔn)電壓供給單元接收 來(lái)自控制設(shè)備電源107的電壓，由此生成要通過(guò)終端電阻施加至DRAM總線(xiàn)115的各個(gè)數(shù)據(jù) 信號(hào)線(xiàn)(即，后面所述的圖4中示出的信號(hào)線(xiàn)310 321)的電壓(即，基準(zhǔn)電壓)。更具體 地，在VT電源106中，通過(guò)信號(hào)線(xiàn)117從主控制器100接收到VT電源中斷信號(hào)，并且響應(yīng) 于所接收到的VT電源中斷信號(hào)，進(jìn)行電源接通控制和電源斷開(kāi)控制。這里，在電源接通控 制時(shí)，輸出根據(jù)作為DRAM (DDR SDRAM) 101的接口的SSTL2標(biāo)準(zhǔn)的中間電位的電壓(例如， 1. 25V的電壓)。此外，在電源斷開(kāi)控制時(shí)，在高阻抗?fàn)顟B(tài)下輸出電壓。在VT電源106中，在電源和DRAM總線(xiàn)115之間插入調(diào)節(jié)器等的穩(wěn)壓?jiǎn)卧?，并且響?yīng)于VT電源中斷信號(hào)來(lái)切換該調(diào)節(jié)器的輸出?？蛇x地，在VT電源106中，可以在VT電源 的輸出和DRAM總線(xiàn)115之間插入半導(dǎo)體開(kāi)關(guān)，從而響應(yīng)于VT電源中斷信號(hào)對(duì)該半導(dǎo)體開(kāi) 關(guān)進(jìn)行接通/斷開(kāi)控制。圖3是用于說(shuō)明圖2所示的主控制器100的內(nèi)部電路的框圖。在圖3中，CPU 201整體控制主控制器100。此外，CPU 201連接至用于在主控制 器100中所設(shè)置的多個(gè)電路之間發(fā)送/接收數(shù)據(jù)和控制信號(hào)的系統(tǒng)總線(xiàn)220。DMAC (Direct Memory Access Controller，直接存儲(chǔ)器存取控制器)(A) 202 是用 于將從圖像處理塊(A) 205輸入的圖像數(shù)據(jù)DMA (Direct Memory Access，直接存儲(chǔ)器存取) 傳送至DRAM101的控制電路。此外，圖像處理塊(A) 205是對(duì)從掃描器接口 110輸入的圖像數(shù)據(jù)進(jìn)行圖像處理的 電路塊。例如，圖像處理塊(A) 205具有對(duì)圖像數(shù)據(jù)進(jìn)行陰影校正的功能。更具體地，在陰 影校正時(shí)，對(duì)于通過(guò)讀取原稿所獲得的圖像數(shù)據(jù)中與主掃描方向(即，垂直于原稿輸送方 向的方向)上的一行相對(duì)應(yīng)的數(shù)據(jù)，在主掃描方向上的各位置處進(jìn)行預(yù)定亮度校正。DMAC⑶203是用于通過(guò)系統(tǒng)總線(xiàn)220將DRAM 101中所存儲(chǔ)的圖像數(shù)據(jù)DMA傳送 至圖像處理塊(B) 206的控制電路。例如，圖像處理塊(B) 206是具有以下功能的電路塊對(duì) 所輸入的圖像數(shù)據(jù)進(jìn)行預(yù)定平滑處理、同時(shí)將處理后的圖像數(shù)據(jù)發(fā)送至打印機(jī)接口 111。DMAC(C) 204是用于通過(guò)系統(tǒng)總線(xiàn)220將DRAM 101中所存儲(chǔ)的圖像數(shù)據(jù)DMA傳送 至圖像處理塊(C) 207的控制電路。例如，圖像處理塊(C) 207是具有以下功能的電路塊對(duì) 所輸入的圖像數(shù)據(jù)進(jìn)行圖像數(shù)據(jù)格式轉(zhuǎn)換處理(例如，將位圖格式數(shù)據(jù)轉(zhuǎn)換成JPEGCJoint Photographic Experts Group，聯(lián)合圖像專(zhuān)家組)格式數(shù)據(jù))、變倍處理和圖像轉(zhuǎn)動(dòng)處理等。DRAM控制器208控制DRAM 101的操作，使得通過(guò)DRAM總線(xiàn)115在DRAM控制器208 和DRAM 101之間發(fā)送/接收各種數(shù)據(jù)。此外，DRAM控制器208是調(diào)整CPU 201、DMAC (A) 202、 DMAC (B) 203和DMAC (C) 204針對(duì)DRAM 101的存取請(qǐng)求、并且還控制對(duì)于DRAM 101的存取的 控制器。如果從CPU 201、DMAC (A) 202、DMAC (B) 203 和 DMAC (C) 204 同時(shí)向 DRAM 101 傳送存 取請(qǐng)求，則存取調(diào)整電路209判斷應(yīng)當(dāng)使這些存取請(qǐng)求中的哪個(gè)存取請(qǐng)求優(yōu)先。此外，存取 調(diào)整電路209是進(jìn)行控制以使得從存取優(yōu)先的DMAC向DRAM 101傳送數(shù)據(jù)的電路。存取控制電路210基于由存取調(diào)整電路209選擇出的并且與DRAM 101進(jìn)行數(shù)據(jù) 傳送的DMAC對(duì)DRAM總線(xiàn)115的使用請(qǐng)求信號(hào)，生成用于存取DRAM 101的各種控制信號(hào)。 此外，存取控制電路210響應(yīng)于通過(guò)信號(hào)線(xiàn)221從后面所述的省電控制電路213接收到的 信號(hào)，進(jìn)行控制以使得DRAM 101轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)(S卩，自刷新模式)。選擇器電路211響應(yīng)于通過(guò)信號(hào)線(xiàn)222從省電控制電路213接收到的DRAM總線(xiàn) 選擇信號(hào)，切換要輸出至SSTL2I/F緩沖器212的信號(hào)。在從省電控制電路213沒(méi)有接收到 DRAM總線(xiàn)選擇信號(hào)的普通操作時(shí)，選擇器電路211使得從存取控制電路210向SSTL2I/F 緩沖器212輸出數(shù)據(jù)。此外，如果從省電控制電路123接收到DRAM總線(xiàn)選擇信號(hào)，則針對(duì) DRAM總線(xiàn)115的輸出信號(hào)，選擇器電路211將電平已切換至低電平的信號(hào)輸出至SSTL2I/F 緩沖器212。SSTL2 I/F緩沖器212具有分別針對(duì)一起構(gòu)成DRAM總線(xiàn)115的各個(gè)數(shù)據(jù)信號(hào)線(xiàn)所設(shè)置的多個(gè)緩沖器電路。
這里，應(yīng)當(dāng)注意，構(gòu)成DRAM總線(xiàn)115的多個(gè)數(shù)據(jù)信號(hào)線(xiàn)包括如圖4所示的以下信號(hào)線(xiàn)。
CK (Clock,時(shí)鐘)線(xiàn) 310 /CK (Clock,時(shí)鐘)線(xiàn) 311 /CS(Chip Select，芯片選擇)線(xiàn) 312 /RAS (Row Address Strobe，行地址選通脈沖)線(xiàn) 313 /CAS (Column Address Strobe，列地址選通脈沖)線(xiàn) 314 /WE (Write Enable,寫(xiě)入使能)線(xiàn) 315 BA(Bank Address，庫(kù)地址)線(xiàn) 316 A (Address，地址)線(xiàn) 317 DM (Data Mask，數(shù)據(jù)掩模)線(xiàn) 318 CKE (Clock Enable,時(shí)鐘使能)線(xiàn) 319 DQ (Data,數(shù)據(jù))線(xiàn) 320 DQS(Data Strobe，數(shù)據(jù)選通脈沖)線(xiàn) 321順便提及，構(gòu)成DRAM總線(xiàn)115的信號(hào)線(xiàn)可以包括除上述信號(hào)線(xiàn)以外的數(shù)據(jù)線(xiàn)。這里，將參考圖4來(lái)說(shuō)明DRAM控制器208和DRAM 101之間的連接結(jié)構(gòu)。順便提 及，應(yīng)當(dāng)注意，通過(guò)DRAM總線(xiàn)115建立這種連接。g卩，圖4是示出DRAM控制器208和DRAM 101之間通過(guò)DRAM總線(xiàn)115的連接結(jié)構(gòu) 的框圖。在圖4中，示出了電阻器301。這里，電阻器301串聯(lián)連接至構(gòu)成DRAM總線(xiàn)115的 信號(hào)線(xiàn)310 321。此外，設(shè)置終端電阻用的電阻器302，從而通過(guò)使用VT電源106將DRAM總線(xiàn)115 的各個(gè)信號(hào)線(xiàn)310 321的電壓上拉至終端電壓。如圖4所示，通過(guò)電阻器302將來(lái)自VT 電源106的電源電壓供給至各個(gè)信號(hào)線(xiàn)310 321。以下將返回對(duì)圖3所示的電路結(jié)構(gòu)的說(shuō)明。SSTL2I/F緩沖器212用作圖4所示的DRAM總線(xiàn)115的各個(gè)信號(hào)線(xiàn)310 319用 的輸出緩沖器電路，并且用作DQ信號(hào)線(xiàn)320和DQS信號(hào)線(xiàn)321各自用的雙向緩沖器電路。DLL (Delay Lock Loop，延遲鎖相環(huán))控制電路214基于從存取控制電路210輸出 的時(shí)鐘，生成分別通過(guò)DRAM總線(xiàn)115的時(shí)鐘信號(hào)供給線(xiàn)310和311輸出至DRAM 101的時(shí) 鐘信號(hào)(CK、/CK)。更具體地，DLL控制電路214利用從選擇器電路211輸出的數(shù)據(jù)進(jìn)行相 位調(diào)整，并且生成均要輸出至DRAM 101的時(shí)鐘信號(hào)CK和通過(guò)反轉(zhuǎn)時(shí)鐘信號(hào)CK所得的時(shí)鐘 信號(hào)/CK。此外，DLL控制電路214通過(guò)基于從省電控制電路213輸出的DLL待機(jī)信號(hào)223轉(zhuǎn) 變?yōu)榇龣C(jī)狀態(tài)，停止向DRAM總線(xiàn)115輸出時(shí)鐘信號(hào)CK和時(shí)鐘信號(hào)/CK。如果從省電控制電路213輸出的DLL待機(jī)信號(hào)223被中斷，則DLL控制電路214 從待機(jī)狀態(tài)返回。然而，在這種情況下，從DLL待機(jī)信號(hào)223中斷到重新開(kāi)始向DRAM總線(xiàn) 115輸出時(shí)鐘信號(hào)CK和時(shí)鐘信號(hào)/CK，需要預(yù)定時(shí)間。這里，應(yīng)當(dāng)注意，該預(yù)定時(shí)間等同于 從時(shí)鐘相位控制完成到使DRAM時(shí)鐘返回至DRAM可存取的相位的時(shí)間，并且該預(yù)定時(shí)間根 據(jù)DLL控制電路的結(jié)構(gòu)和控制方法而不同。
隨后，在通過(guò)系統(tǒng)總線(xiàn)220從CPU 201接收到省電控制請(qǐng)求信號(hào)的情況下，省電控 制電路213對(duì)DRAM控制器208進(jìn)行省電控制。這里，應(yīng)當(dāng)注意，由省電控制電路213接收到來(lái)自CPU 201的省電控制請(qǐng)求信號(hào)的 情況等同于由主控制器100的CPU 201判斷為使圖像處理設(shè)備1轉(zhuǎn)變?yōu)轭A(yù)定省電狀態(tài)的條 件成立的情況。例如，在以下情況⑴ (3)至少之一情況下，省電控制電路213使圖像處理設(shè)備 1轉(zhuǎn)變?yōu)槭‰姞顟B(tài)。即，省電控制電路213使DRAM 101轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)，并且還切換DRAM 總線(xiàn)115的信號(hào)電平，由此對(duì)VT電源106進(jìn)行電源斷開(kāi)控制。情況(1)判斷為在預(yù)定時(shí)間內(nèi)，網(wǎng)絡(luò)I/F 105通過(guò)LAN從作為外部設(shè)備的主計(jì)算 機(jī)沒(méi)有接收到包括要由圖像處理設(shè)備1進(jìn)行圖像形成處理的圖像數(shù)據(jù)的打印數(shù)據(jù)。情況(2)判斷為NCU 104通過(guò)PSTN線(xiàn)路從作為外部設(shè)備的傳真機(jī)沒(méi)有接收到包 括要由圖像處理設(shè)備1進(jìn)行圖像形成處理的圖像數(shù)據(jù)的打印數(shù)據(jù)。情況(3)判斷為操作面板14在預(yù)定時(shí)間內(nèi)沒(méi)有接收到操作者的輸入。省電控制電路213包括兩個(gè)計(jì)數(shù)器電路(S卩，計(jì)數(shù)器1和計(jì)數(shù)器2)、以及用于分 別設(shè)置各個(gè)計(jì)數(shù)器電路用的計(jì)數(shù)值的兩個(gè)寄存器電路(即，計(jì)數(shù)器1設(shè)置寄存器和計(jì)數(shù)器 2設(shè)置寄存器)。應(yīng)當(dāng)注意，在使圖像處理設(shè)備1從省電狀態(tài)返回的情況下，這些電路用于 設(shè)置在釋放DLL待機(jī)信號(hào)223之后、釋放信號(hào)線(xiàn)117上的VT電源中斷信號(hào)和信號(hào)線(xiàn)222上 的DRAM總線(xiàn)選擇信號(hào)的開(kāi)始定時(shí)。在下文，將參考圖5和6來(lái)說(shuō)明要由DRAM控制器208進(jìn)行的省電控制時(shí)的操作。圖5是用于說(shuō)明要由DRAM控制器208進(jìn)行的省電控制時(shí)的操作的流程圖。這里， 應(yīng)當(dāng)注意，該流程圖中所述的處理與由CPU 201基于ROM 102中存儲(chǔ)的(或者從ROM 102 傳送來(lái)、然后存儲(chǔ)在DRAM 101中的)程序所進(jìn)行的省電控制相對(duì)應(yīng)。在步驟S401中，如果由CPU 201判斷為使圖像處理設(shè)備1轉(zhuǎn)變?yōu)轭A(yù)定省電狀態(tài)的 條件成立(步驟S401中為“是”)，則流程進(jìn)入步驟S402，從而向省電控制電路213輸出省 電控制請(qǐng)求信號(hào)?；谟山邮盏皆撌‰娍刂普?qǐng)求信號(hào)的省電控制電路213進(jìn)行的操作(S卩，控制)， DRAM 101轉(zhuǎn)變?yōu)樽运⑿履Ｊ?，由此從終端電源通過(guò)存儲(chǔ)器總線(xiàn)向終端的供電被中斷。順便 提及，后面將參考圖6和7來(lái)說(shuō)明省電控制電路213的具體操作。順便提及，假定在步驟S401中由CPU 201判斷為使圖像處理設(shè)備1轉(zhuǎn)變?yōu)轭A(yù)定省 電狀態(tài)的條件成立的情況與例如進(jìn)行以上判斷情況⑴ ⑶至少之一的情況相對(duì)應(yīng)。隨后，在步驟S403中，CPU 201保持省電狀態(tài)，直到判斷為使圖像處理設(shè)備1從省 電狀態(tài)返回的條件成立為止(即，直到在步驟S403中獲得“是”為止)。如果在步驟S403中 由CPU 201判斷為使圖像處理設(shè)備1從省電狀態(tài)返回的條件成立(步驟S403中為“是”)， 則流程進(jìn)入步驟S404，從而向省電控制電路213輸出省電控制釋放信號(hào)。通過(guò)接收到省電控制釋放信號(hào)的省電控制電路213的操作來(lái)釋放從終端電源向 存儲(chǔ)器總線(xiàn)的終端供電的中斷，然后DRAM 101轉(zhuǎn)變?yōu)槠胀Ｊ?。后面將參考圖6來(lái)說(shuō)明省 電控制電路213的操作。順便提及，假定在步驟S403中由CPU 201判斷為使圖像處理設(shè)備1從省電狀態(tài)返 回的條件成立的情況與例如以下情況(4) (6)至少之一被判斷為來(lái)自未示出的中斷控制單元的中斷信號(hào)的情況相對(duì)應(yīng)。情況⑷網(wǎng)絡(luò)I/F 105通過(guò)LAN從作為外部設(shè)備的主計(jì)算機(jī)接收到包括要由圖 像處理設(shè)備1進(jìn)行圖像形成處理的圖像數(shù)據(jù)的打印數(shù)據(jù)。情況(5) =NCU 104通過(guò)PSTN線(xiàn)路從作為外部設(shè)備的傳真機(jī)接收到包括要由圖像 處理設(shè)備1進(jìn)行圖像形成處理的圖像數(shù)據(jù)的打印數(shù)據(jù)。情況(6)操作面板14接收到操作者的輸入。順便提及，假定在由省電控制電路213正在進(jìn)行省電控制時(shí)，CPU 201沒(méi)有存取 DRAM 101。然后，在步驟S404中釋放了省電控制電路213的省電控制之后，CPU 201可以 存取 DRAM101。隨后，將參考圖6所示的時(shí)序圖來(lái)說(shuō)明在DRAM控制器208的省電控制時(shí)、由省電 控制電路213進(jìn)行的操作。S卩，圖6是用于說(shuō)明在DRAM控制器208的省電控制時(shí)、由省電控制電路213所進(jìn) 行的操作的時(shí)序圖。圖6示出省電控制電路213的輸入和輸出信號(hào)、VT電源106的輸出狀態(tài)以及DRAM 總線(xiàn)115的信號(hào)線(xiàn)310 319上供給的輸出信號(hào)。順便提及，假定圖6所示的省電控制電 路213的輸入和輸出信號(hào)的電平根據(jù)省電控制電路213的電路結(jié)構(gòu)而變化。此外，圖6示 出各個(gè)時(shí)刻TO Tll。在時(shí)刻T0，如果省電控制電路213從CPU 201接收到省電控制請(qǐng)求信號(hào)(即，步 驟S402中所發(fā)送的信號(hào))，則在時(shí)刻Tl，省電控制電路213對(duì)存取控制電路210進(jìn)行轉(zhuǎn)變 控制，使得DRAM101轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)。順便提及，省電控制電路213通過(guò)通知自刷新轉(zhuǎn)變 請(qǐng)求來(lái)進(jìn)行使DRAM 101轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)的轉(zhuǎn)變控制。這里，接收到自刷新轉(zhuǎn)變請(qǐng)求的存取控制電路210向DRAM總線(xiàn)115輸出自刷新命 令，然后將CKE線(xiàn)319上的信號(hào)的電平從高設(shè)置為低。因而，進(jìn)行使DRAM 101轉(zhuǎn)變?yōu)樽运?新?tīng)顟B(tài)的轉(zhuǎn)變。然后，如果使DRAM 101轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)的轉(zhuǎn)變完成，則存取控制電路210 通過(guò)使用轉(zhuǎn)變完成信號(hào)來(lái)向省電控制電路213通知使DRAM 101轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)的轉(zhuǎn)變 完成。在時(shí)刻T2，如果省電控制電路213從存取控制電路210檢測(cè)到使DRAM 101轉(zhuǎn)變?yōu)?自刷新?tīng)顟B(tài)的轉(zhuǎn)變完成，則在時(shí)刻T3，省電控制電路213向選擇器電路211輸出DRAM總線(xiàn)
選擇信號(hào)。接收到DRAM總線(xiàn)選擇信號(hào)的選擇器電路211將到DRAM總線(xiàn)115的輸出信號(hào)線(xiàn) 312 319的輸出信號(hào)從來(lái)自存取控制電路210的輸出信號(hào)切換為電平固定為低的信號(hào) (即，電壓值低于DRAM總線(xiàn)115的輸出信號(hào)線(xiàn)310 319的基準(zhǔn)電壓的低電平信號(hào))(信號(hào) 狀態(tài)固定)。在時(shí)刻T4，省電控制電路213向DLL控制電路214輸出DLL待機(jī)信號(hào)223，以使 DLL控制電路214轉(zhuǎn)變?yōu)榇龣C(jī)狀態(tài)，由此停止向DRAM總線(xiàn)115輸出時(shí)鐘信號(hào)CK和時(shí)鐘信號(hào) /CK。這里，將直到此時(shí)為止所發(fā)送的CK線(xiàn)310和/CK線(xiàn)311上的信號(hào)的電平固定為低。順便提及，可以停止從存取控制電路210輸出至DRAM時(shí)鐘生成電路(未示出)的時(shí)鐘，以停止向DRAM總線(xiàn)115輸出時(shí)鐘信號(hào)CK和時(shí)鐘信號(hào)/CK。在這種情況下，可以進(jìn)一 步降低DRAM時(shí)鐘生成電路的功耗。
在時(shí)刻T5，省電控制電路213通過(guò)信號(hào)線(xiàn)117向VT電源106輸出VT電源中斷信號(hào)，由此停止從VT電源106向DRAM總線(xiàn)115供給基準(zhǔn)電壓。順便提及，在圖6所示的時(shí)序 圖中，在時(shí)刻Τ4輸出了 DLL待機(jī)信號(hào)223之后，在時(shí)刻T5輸出信號(hào)線(xiàn)117上的VT電源中 斷信號(hào)。然而，可以同時(shí)輸出這些信號(hào)。如果在時(shí)刻T 5輸出信號(hào)線(xiàn)117上的VT電源中斷信號(hào)，則VT電源106的輸出電 壓從1. 25V轉(zhuǎn)變?yōu)?V。在這種情況下，轉(zhuǎn)變時(shí)間根據(jù)VT電源106所連接至的布線(xiàn)的負(fù)荷容 量(即，基板上的圖案和電容器等的容量)而不同。在圖6所示的時(shí)序圖中，轉(zhuǎn)變時(shí)間為約 幾百毫秒，并且與其它信號(hào)相比，輸出電壓慢慢地轉(zhuǎn)變。隨后，在時(shí)刻T6，如果省電控制電路213通過(guò)系統(tǒng)總線(xiàn)220從CPU 201接收到省 電控制返回信號(hào)，則在時(shí)刻T7，省電控制電路231釋放針對(duì)DRAM時(shí)鐘生成電路的DLL待機(jī) 信號(hào)223。如果釋放了 DLL待機(jī)信號(hào)223，則DLL控制電路214的待機(jī)狀態(tài)被釋放。隨后， 在時(shí)刻T8，省電控制電路213釋放針對(duì)VT電源106的、信號(hào)線(xiàn)117上的VT電源中斷信號(hào)。 因而，開(kāi)始從VT電源106向DRAM總線(xiàn)115供給基準(zhǔn)電壓。這里，從釋放DLL控制電路214的待機(jī)狀態(tài)到完成時(shí)鐘相位控制，需要預(yù)定時(shí)間 (例如，500 μ sec)。此外，從由VT電源106接收到對(duì)信號(hào)線(xiàn)117上的VT電源中斷信號(hào)的釋 放到由VT電源106輸出充足的輸出電壓作為DRAM 101的終端電壓，需要預(yù)定時(shí)間(例如， 300 μ sec)。在圖6所示的時(shí)序圖中，在自在時(shí)刻T7釋放了 DLL待機(jī)信號(hào)223起、經(jīng)過(guò)了 200 μ sec之后，在時(shí)刻T8釋放信號(hào)線(xiàn)117上的VT電源中斷信號(hào)。因而，可以在DLL待機(jī) 信號(hào)223的時(shí)鐘相位控制完成之前，由VT電源106開(kāi)始輸出基準(zhǔn)電壓。如果在DLL待機(jī)信 號(hào)223的時(shí)鐘相位控制完成之后由VT電源106開(kāi)始輸出基準(zhǔn)電壓，則需要800 μ sec來(lái)完 成這兩個(gè)釋放控制，由此釋放時(shí)間被縮短了 300 μ sec。因而，假定CPU 201在用于對(duì)釋放省 電控制電路213中的VT電源中斷信號(hào)開(kāi)始計(jì)時(shí)的計(jì)數(shù)器設(shè)置寄存器(即，計(jì)數(shù)器1設(shè)置寄 存器)中預(yù)先設(shè)置與200 μ sec相對(duì)應(yīng)的計(jì)數(shù)值，并且還在用于對(duì)釋放DRAM總線(xiàn)選擇信號(hào) 開(kāi)始計(jì)時(shí)的計(jì)數(shù)器設(shè)置寄存器(即，計(jì)數(shù)器2設(shè)置寄存器)中預(yù)先設(shè)置與300 μ sec相對(duì)應(yīng) 的計(jì)數(shù)值。在自時(shí)刻T8起經(jīng)過(guò)了 300 μ sec之后的時(shí)刻T9，省電控制電路213釋放由選擇器 電路211所輸出的DRAM總線(xiàn)選擇信號(hào)，并且將除CKE線(xiàn)319上的信號(hào)以外的、要輸出至DRAM 總線(xiàn)115的輸出信號(hào)切換至來(lái)自存取控制電路210的輸出信號(hào)。接受了對(duì)DRAM總線(xiàn)選擇信號(hào)的釋放的選擇器電路211將要輸出至DRAM總線(xiàn)115 的輸出信號(hào)線(xiàn)312 319的輸出信號(hào)從電平固定為低的信號(hào)切換至來(lái)自存取控制電路210 的輸出信號(hào)(信號(hào)狀態(tài)釋放)。此外，由于時(shí)鐘相位控制完成，因此向CK線(xiàn)310和/CK線(xiàn) 311輸出振蕩信號(hào)。隨后，在時(shí)刻T10，省電控制電路213釋放自刷新轉(zhuǎn)變請(qǐng)求信號(hào)，以請(qǐng)求存取控制 電路210進(jìn)行從自刷新?tīng)顟B(tài)的返回控制。接受了對(duì)自刷新轉(zhuǎn)變請(qǐng)求信號(hào)的釋放的存取控制電路210針對(duì)DRAM總線(xiàn)115，將 CKE線(xiàn)319上的信號(hào)的電平從低設(shè)置為高，由此進(jìn)行使DRAM 101轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)的轉(zhuǎn)變。然后，存取控制電路210通過(guò)使用自刷新轉(zhuǎn)變完成信號(hào)，向省電控制電路213通知 從自刷新?tīng)顟B(tài)返回完成。
如果從存取控制電路210通知了從自刷新?tīng)顟B(tài)返回完成，則在時(shí)刻T11，省電控制 電路213完成省電控制，并且向CPU 201通知省電控制完成。順便提及，在圖6中，當(dāng)CPU 201輸出省電控制請(qǐng)求信號(hào)時(shí)，DRAM 101的所有內(nèi)存 條都處于空閑狀態(tài)。然而，這種情況下，假定DRAM 101可以處于除自刷新?tīng)顟B(tài)以外的狀態(tài)。此外，在時(shí)刻T1之后，假定如果DRAM 101處于除空閑狀態(tài)以外的狀態(tài)，例如如果 DRAM 101正被存取，則存取控制電路210在DRAM 101進(jìn)入空閑狀態(tài)之后，輸出自刷新命令 (即，自刷新轉(zhuǎn)變請(qǐng)求信號(hào))。隨后，將參考圖7所示的流程圖來(lái)說(shuō)明由省電控制電路213進(jìn)行的操作。在步驟S701中，如果省電控制電路213從CPU 201接收到省電控制請(qǐng)求信號(hào)(步 驟S701中為“是”)，則省電控制電路213請(qǐng)求存取控制電路210進(jìn)行控制，以使得DRAM 101 轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)(步驟S702)。在步驟S703中，如果省電控制電路213從存取控制電路210檢測(cè)到使DRAM 101轉(zhuǎn) 變成自刷新?tīng)顟B(tài)的轉(zhuǎn)變完成(步驟S703中為“是”)，則省電控制電路213通過(guò)信號(hào)線(xiàn)222 向選擇器電路211輸出DRAM總線(xiàn)選擇信號(hào)(步驟S704)。然后，在步驟S705中，省電控制電路213向DRAM時(shí)鐘生成電路輸出DLL待機(jī)信號(hào) 223。在步驟S706中，省電控制電路213通過(guò)信號(hào)線(xiàn)117向VT電源106輸出VT電源中
斷信號(hào)。在步驟S707中，省電控制電路213待機(jī)，直到從CPU 201接收到省電控制返回請(qǐng) 求為止(步驟S707中為“否”)。然后，如果從CPU 201接收到省電控制返回請(qǐng)求(步驟 S707中為“是”)，則省電控制電路213輸出DLL待機(jī)信號(hào)223 (步驟S708)。在步驟S709中，省電控制電路213開(kāi)始對(duì)用于開(kāi)始釋放VT電源的中斷的計(jì)時(shí) 器(即，計(jì)數(shù)器1)計(jì)數(shù)。如果計(jì)數(shù)值達(dá)到計(jì)數(shù)器1設(shè)置寄存器的設(shè)置值(步驟S710中為 “是”)，則省電控制電路213完成對(duì)計(jì)數(shù)器1的計(jì)數(shù)，并且釋放信號(hào)線(xiàn)117上的VT電源中斷 信號(hào)的輸出(步驟S711)。在步驟S712中，省電控制電路213開(kāi)始對(duì)用于開(kāi)始釋放DRAM總線(xiàn)選擇信號(hào)的計(jì) 時(shí)器(即，計(jì)數(shù)器2)計(jì)數(shù)。如果計(jì)數(shù)值達(dá)到計(jì)數(shù)器2設(shè)置寄存器的設(shè)置值(步驟S713中 為“是”)，則省電控制電路213完成對(duì)計(jì)數(shù)器2的計(jì)數(shù)，并且釋放信號(hào)線(xiàn)222上的DRAM總 線(xiàn)選擇信號(hào)(步驟S714)。接著，在步驟S715中，省電控制電路213請(qǐng)求存取控制電路210進(jìn)行控制，以使得 DRAM 101從自刷新?tīng)顟B(tài)返回。在步驟S716中，如果從存取控制電路210檢測(cè)到DRAM 101從自刷新?tīng)顟B(tài)釋放完 成(步驟S716中為“是”)，則省電控制電路213結(jié)束省電控制。隨后，為了表明本發(fā)明的效果，將參考圖6所示的時(shí)序圖來(lái)說(shuō)明圖4所示的電阻器 301和302中的功耗變化。順便提及，功耗的數(shù)值根據(jù)DRAM總線(xiàn)115上的信號(hào)數(shù)量、總線(xiàn)的寬度以及電阻器 301和302的阻抗而變化。此外，功耗根據(jù)在VT電源106的接通和斷開(kāi)各個(gè)狀態(tài)下、DRAM 總線(xiàn)115的各個(gè)信號(hào)電平的狀態(tài)(即，高電平信號(hào)的數(shù)量和低電平信號(hào)的數(shù)量)而變化。在圖6中，在DRAM 101從空閑狀態(tài)轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)之前(S卩，在時(shí)刻T1之后的CKE線(xiàn)319上的信號(hào)的電平切換為低電平之前)，電阻器(即，終端)301和302中消耗了約 430mff的功率。在本發(fā)明中，在DRAM 101的自刷新?tīng)顟B(tài)下將DRAM總線(xiàn)115上的輸出信號(hào)設(shè)置為 低電平之后，如果斷開(kāi)VT電源106，則電阻器301和302中的功耗(即，終端功耗)變?yōu)?OmW0這里，假定不應(yīng)用本發(fā)明。在這種情況下，如果在DRAM101仍處于空閑狀態(tài)時(shí)、斷 開(kāi)VT電源106，則電阻器(即，終端)301和302中消耗了約230mW的功率。結(jié)果，在不應(yīng)用本發(fā)明的情況下，如果僅斷開(kāi)VT電源106，則不能期望充分降低功耗。此外，VT電源106自身消耗功率。盡管當(dāng)VT電源106斷開(kāi)時(shí)功耗為OmW，但當(dāng)VT 電源106接通時(shí)，所消耗的功率根據(jù)DRAM總線(xiàn)115的各信號(hào)電平的狀態(tài)而變化。在圖4所示的電路結(jié)構(gòu)中，在空閑狀態(tài)下由VT電源106的調(diào)節(jié)器所消耗的功率是 約lOOmW。順便提及，如果VT電源106的調(diào)節(jié)器的結(jié)構(gòu)增加從而中斷VT電源106，則在VT 電源106接通時(shí)所消耗的功率增加。通過(guò)使VT電源106的電路結(jié)構(gòu)與本發(fā)明的電路結(jié)構(gòu)一樣小，可以降低圖像處理設(shè) 備1的功耗。順便提及，在本實(shí)施例中，由省電控制電路213的硬件來(lái)進(jìn)行功耗控制。然而，可 以在CPU 201的控制下利用軟件來(lái)控制省電控制電路213的操作。如上所述，為了在DRAM 101轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)的情況下實(shí)現(xiàn)更大程度的省電，在 對(duì)VT電源進(jìn)行斷開(kāi)控制的情況下，DRAM控制器208將DRAM總線(xiàn)115的輸出信號(hào)的電平改 變?yōu)榈碗娖?，然后固定相關(guān)的電平。隨后，在DRAM控制器208將DRAM總線(xiàn)115的輸出信號(hào) 電平固定至低電平之后，VT電源斷開(kāi)。因而，針對(duì)與使DRAM 101轉(zhuǎn)變?yōu)樽运⑿聽(tīng)顟B(tài)有關(guān)的 CKE信號(hào)，可以防止電流流動(dòng)，因而可以維持CKE信號(hào)的低電平狀態(tài)。S卩，在DRAM 101轉(zhuǎn)變 為自刷新?tīng)顟B(tài)(即，省電狀態(tài))的情況下，由于電流通過(guò)終端電路從高電平信號(hào)流向低電 平信號(hào)(即，電流從高電平信號(hào)變?yōu)榈碗娖叫盘?hào))，因此可以防止該終端中出現(xiàn)不必要的功耗。此外，VT電源中斷單元(即，VT電源106)可以包括一個(gè)調(diào)節(jié)器和一個(gè)半導(dǎo)體開(kāi) 關(guān)，由此可以通過(guò)小型電路結(jié)構(gòu)來(lái)降低功耗。換言之，即使在沒(méi)有轉(zhuǎn)變?yōu)槭‰姞顟B(tài)的普通操 作時(shí)，也可以降低VT電源中斷單元中的功耗，由此可以實(shí)現(xiàn)更大程度的省電。順便提及，上述各種信號(hào)線(xiàn)的結(jié)構(gòu)不局限于本實(shí)施例。即，無(wú)需說(shuō)明，可以根據(jù)用 途和期望目的來(lái)使用各種結(jié)構(gòu)和內(nèi)容。本發(fā)明的實(shí)施例如上所述。此外，應(yīng)當(dāng)注意，可以將本發(fā)明作為例如系統(tǒng)、設(shè)備、方 法、程序或存儲(chǔ)介質(zhì)等來(lái)執(zhí)行。更具體地，本發(fā)明可應(yīng)用于包括多個(gè)裝置的系統(tǒng)或者僅包括 一個(gè)裝置的設(shè)備。順便提及，在本實(shí)施例中，將圖像處理設(shè)備作為根據(jù)本發(fā)明的數(shù)據(jù)存儲(chǔ)設(shè)備的例 子來(lái)說(shuō)明。然而，本發(fā)明可應(yīng)用于任何設(shè)備，只要該設(shè)備具有可以利用省電功能轉(zhuǎn)變?yōu)槭‰?狀態(tài)的上述DRAM等的數(shù)據(jù)存儲(chǔ)單元即可。例如，根據(jù)本發(fā)明的數(shù)據(jù)存儲(chǔ)設(shè)備可應(yīng)用于個(gè)人 計(jì)算機(jī)。其它實(shí)施例
還可以通過(guò)讀出并執(zhí)行存儲(chǔ)裝置上所記錄的程序以進(jìn)行上述實(shí)施例的功能的系統(tǒng)或設(shè)備的計(jì)算機(jī)(或者CPU或MPU等的裝置)以及通過(guò)以下方法來(lái)實(shí)現(xiàn)本發(fā)明的方面， 其中，由系統(tǒng)或設(shè)備的計(jì)算機(jī)通過(guò)例如讀出并執(zhí)行存儲(chǔ)裝置上所記錄的程序以進(jìn)行上述實(shí) 施例的功能，來(lái)進(jìn)行該方法的步驟。為了該目的，例如，經(jīng)由網(wǎng)絡(luò)或者從用作存儲(chǔ)裝置的各 種類(lèi)型的記錄介質(zhì)(例如，計(jì)算機(jī)可讀介質(zhì))向計(jì)算機(jī)提供該程序。在這種情況下，系統(tǒng)或 設(shè)備以及存儲(chǔ)有程序的記錄介質(zhì)包括在本發(fā)明的范圍內(nèi)。盡管已經(jīng)參考典型實(shí)施例說(shuō)明了本發(fā)明，但是應(yīng)該理解，本發(fā)明不限于所公開(kāi)的 典型實(shí)施例。所附權(quán)利要求書(shū)的范圍符合最寬的解釋?zhuān)园羞@類(lèi)修改以及等同結(jié)構(gòu) 和功能。
權(quán)利要求
一種數(shù)據(jù)存儲(chǔ)設(shè)備，包括數(shù)據(jù)存儲(chǔ)部件，用于存儲(chǔ)數(shù)據(jù)；操作控制部件，用于控制所述數(shù)據(jù)存儲(chǔ)部件的操作，從而通過(guò)包括多個(gè)信號(hào)線(xiàn)的總線(xiàn)向所述數(shù)據(jù)存儲(chǔ)部件發(fā)送數(shù)據(jù)或從所述數(shù)據(jù)存儲(chǔ)部件接收數(shù)據(jù)；判斷部件，用于判斷使所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)槭‰姞顟B(tài)的條件是否成立；基準(zhǔn)電壓供給部件，用于向所述多個(gè)信號(hào)線(xiàn)供給基準(zhǔn)電壓；以及電力控制部件，用于在由所述判斷部件判斷為使所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，將所述操作控制部件要輸出至所述多個(gè)信號(hào)線(xiàn)的信號(hào)的狀態(tài)固定至特定信號(hào)狀態(tài)，并且進(jìn)行控制以停止由所述基準(zhǔn)電壓供給部件供給所述基準(zhǔn)電壓。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)存儲(chǔ)設(shè)備，其特征在于，所述電力控制部件在將所述操 作控制部件要輸出至所述多個(gè)信號(hào)線(xiàn)的信號(hào)的狀態(tài)固定至所述特定信號(hào)狀態(tài)之后，進(jìn)行控 制以停止由所述基準(zhǔn)電壓供給部件供給所述基準(zhǔn)電壓。
3.根據(jù)權(quán)利要求1或2所述的數(shù)據(jù)存儲(chǔ)設(shè)備，其特征在于，所述判斷部件判斷使所述數(shù)據(jù)存儲(chǔ)設(shè)備從所述省電狀態(tài)返回的條件是否成立，以及在由所述判斷部件判斷為使所述數(shù)據(jù)存儲(chǔ)設(shè)備從所述省電狀態(tài)返回的條件成立的情 況下，所述電力控制部件控制所述基準(zhǔn)電壓供給部件以重新開(kāi)始供給所述基準(zhǔn)電壓，并且 進(jìn)行控制以釋放對(duì)所述操作控制部件要輸出至所述多個(gè)信號(hào)線(xiàn)的信號(hào)的狀態(tài)的固定。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)存儲(chǔ)設(shè)備，其特征在于，在重新開(kāi)始由所述基準(zhǔn)電壓供 給部件供給所述基準(zhǔn)電壓之后，所述電力控制部件進(jìn)行控制以釋放對(duì)所述操作控制部件要 輸出至所述多個(gè)信號(hào)線(xiàn)的信號(hào)的狀態(tài)的固定。
5.根據(jù)權(quán)利要求1或2所述的數(shù)據(jù)存儲(chǔ)設(shè)備，其特征在于，所述特定信號(hào)狀態(tài)是所述操 作控制部件輸出電壓值比所述多個(gè)信號(hào)線(xiàn)的基準(zhǔn)電壓低的低電平信號(hào)的狀態(tài)。
6.根據(jù)權(quán)利要求1或2所述的數(shù)據(jù)存儲(chǔ)設(shè)備，其特征在于，所述基準(zhǔn)電壓供給部件通過(guò) 所述數(shù)據(jù)存儲(chǔ)設(shè)備的終端電阻向所述多個(gè)信號(hào)線(xiàn)供給所述基準(zhǔn)電壓。
7.根據(jù)權(quán)利要求1或2所述的數(shù)據(jù)存儲(chǔ)設(shè)備，其特征在于，所述數(shù)據(jù)存儲(chǔ)部件是進(jìn)行用于保持?jǐn)?shù)據(jù)的刷新操作的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器即DRAM，以及所述數(shù)據(jù)存儲(chǔ)設(shè)備還包括發(fā)送部件，所述發(fā)送部件用于通過(guò)所述總線(xiàn)發(fā)送使所述動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器進(jìn)行所述刷新操作的信號(hào)。
8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)存儲(chǔ)設(shè)備，其特征在于，所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器在第 一刷新模式和第二刷新模式中的任一模式下進(jìn)行所述刷新操作，其中，所述第一刷新模式 用于基于通過(guò)所述總線(xiàn)輸入的且使得進(jìn)行所述刷新操作的信號(hào)進(jìn)行所述刷新操作，所述第 二刷新模式用于在未使用使得進(jìn)行所述刷新操作的信號(hào)的情況下進(jìn)行所述刷新操作。
9.根據(jù)權(quán)利要求1或2所述的數(shù)據(jù)存儲(chǔ)設(shè)備，其特征在于，在由所述判斷部件判斷為使 所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，所述操作控制部件進(jìn)行控制 以中斷通過(guò)時(shí)鐘供給信號(hào)線(xiàn)供給至所述數(shù)據(jù)存儲(chǔ)部件的時(shí)鐘信號(hào)。
10.一種數(shù)據(jù)存儲(chǔ)設(shè)備的控制方法，所述數(shù)據(jù)存儲(chǔ)設(shè)備包括數(shù)據(jù)存儲(chǔ)部件，用于存儲(chǔ) 數(shù)據(jù)；操作控制部件，用于控制所述數(shù)據(jù)存儲(chǔ)部件的操作，從而通過(guò)包括多個(gè)信號(hào)線(xiàn)的總線(xiàn) 向所述數(shù)據(jù)存儲(chǔ)部件發(fā)送數(shù)據(jù)或從所述數(shù)據(jù)存儲(chǔ)部件接收數(shù)據(jù)；以及基準(zhǔn)電壓供給部件，用于向所述多個(gè)信號(hào)線(xiàn)供給基準(zhǔn)電壓，所述控制方法包括以下步驟判斷步驟，用于判斷使所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)槭‰姞顟B(tài)的條件是否成立；信號(hào)狀態(tài)固定步驟，用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，使電力控制部件將所述操作控制部件要輸出至所述多個(gè)信號(hào) 線(xiàn)的信號(hào)的狀態(tài)固定至特定信號(hào)狀態(tài)；以及停止步驟，用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)樗鍪‰姞顟B(tài)的 條件成立的情況下，使得所述電力控制部件停止由所述基準(zhǔn)電壓供給部件供給所述基準(zhǔn)電 壓。
11.根據(jù)權(quán)利要求10所述的控制方法，其特征在于，在所述停止步驟中，在所述信號(hào)狀 態(tài)固定步驟中使所述操作控制部件要輸出至所述多個(gè)信號(hào)線(xiàn)的信號(hào)的狀態(tài)固定至所述特 定信號(hào)狀態(tài)之后，停止由所述基準(zhǔn)電壓供給部件供給所述基準(zhǔn)電壓。
12.根據(jù)權(quán)利要求10或11所述的控制方法，其特征在于，在所述判斷步驟中判斷使所述數(shù)據(jù)存儲(chǔ)設(shè)備從所述省電狀態(tài)返回的條件是否成立，以及所述控制方法還包括重新開(kāi)始步驟，所述重新開(kāi)始步驟用于在所述判斷步驟中判斷為 使所述數(shù)據(jù)存儲(chǔ)設(shè)備從所述省電狀態(tài)返回的條件成立的情況下，使所述基準(zhǔn)電壓供給部件 重新開(kāi)始供給所述基準(zhǔn)電壓。
13.根據(jù)權(quán)利要求12所述的控制方法，其特征在于，還包括信號(hào)狀態(tài)釋放步驟，所述信 號(hào)狀態(tài)釋放步驟用于在所述重新開(kāi)始步驟中重新開(kāi)始由所述基準(zhǔn)電壓供給部件供給所述 基準(zhǔn)電壓之后，進(jìn)行控制以釋放對(duì)所述操作控制部件要輸出至所述多個(gè)信號(hào)線(xiàn)的信號(hào)的狀 態(tài)的固定。
14.根據(jù)權(quán)利要求10或11所述的控制方法，其特征在于，所述特定信號(hào)狀態(tài)是所述操 作控制部件輸出電壓值比所述多個(gè)信號(hào)線(xiàn)的基準(zhǔn)電壓低的低電平信號(hào)的狀態(tài)。
15.根據(jù)權(quán)利要求10或11所述的控制方法，其特征在于，所述基準(zhǔn)電壓供給部件通過(guò) 所述數(shù)據(jù)存儲(chǔ)設(shè)備的終端電阻向所述多個(gè)信號(hào)線(xiàn)供給所述基準(zhǔn)電壓。
16.根據(jù)權(quán)利要求10或11所述的控制方法，其特征在于，所述數(shù)據(jù)存儲(chǔ)部件是進(jìn)行用于保持?jǐn)?shù)據(jù)的刷新操作的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器即DRAM，以及所述數(shù)據(jù)存儲(chǔ)設(shè)備還包括發(fā)送部件，所述發(fā)送部件用于通過(guò)所述總線(xiàn)發(fā)送使所述動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器進(jìn)行所述刷新操作的信號(hào)。
17.根據(jù)權(quán)利要求16所述的控制方法，其特征在于，所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器在第一 刷新模式和第二刷新模式中的任一模式下進(jìn)行所述刷新操作，其中，所述第一刷新模式用 于基于通過(guò)所述總線(xiàn)輸入的且使得進(jìn)行所述刷新操作的信號(hào)進(jìn)行所述刷新操作，所述第二 刷新模式用于在未使用使得進(jìn)行所述刷新操作的信號(hào)的情況下進(jìn)行所述刷新操作。
18.根據(jù)權(quán)利要求10或11所述的控制方法，其特征在于，還包括時(shí)鐘信號(hào)中斷步驟，所 述時(shí)鐘信號(hào)中斷步驟用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)樗鍪‰?狀態(tài)的條件成立的情況下，進(jìn)行控制以中斷通過(guò)時(shí)鐘供給信號(hào)線(xiàn)供給至所述數(shù)據(jù)存儲(chǔ)部件 的時(shí)鐘信號(hào)。
全文摘要
本發(fā)明涉及數(shù)據(jù)存儲(chǔ)設(shè)備和數(shù)據(jù)存儲(chǔ)設(shè)備的控制方法。在具有數(shù)據(jù)存儲(chǔ)部件的數(shù)據(jù)存儲(chǔ)設(shè)備中，如果判斷為使該數(shù)據(jù)存儲(chǔ)設(shè)備轉(zhuǎn)變?yōu)槭‰姞顟B(tài)的條件成立，則進(jìn)行控制，以使得將用于控制數(shù)據(jù)存儲(chǔ)部件的操作的操作控制部件要輸出至多個(gè)信號(hào)線(xiàn)的信號(hào)的狀態(tài)固定至特定信號(hào)狀態(tài)，并且停止由基準(zhǔn)電壓供給部件向多個(gè)信號(hào)線(xiàn)供給基準(zhǔn)電壓。
文檔編號(hào)G06F1/32GK101840264SQ20101013226
公開(kāi)日2010年9月22日 申請(qǐng)日期2010年3月16日 優(yōu)先權(quán)日2009年3月16日
發(fā)明者山崎壯三 申請(qǐng)人:佳能株式會(huì)社