專利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置，例如涉及閃存設(shè)備。
背景技術(shù)：
以往，作為個(gè)人計(jì)算機(jī)(下面，簡(jiǎn)稱PC)的主存儲(chǔ)(例如，DRAM)的虛擬存儲(chǔ)區(qū)域的 交換數(shù)據(jù)保存目的地，使用硬盤(HDD)，但近年來存在將USB閃存等閃存介質(zhì)用作為該交換 數(shù)據(jù)保存目的地來實(shí)現(xiàn)交換時(shí)的性能提高的動(dòng)向。Microsoft (注冊(cè)商標(biāo))在Windows (注 冊(cè)商標(biāo))Vista (注冊(cè)商標(biāo))中搭載的“Readyboost (注冊(cè)商標(biāo))，，功能是其代表性的例子。為了有效使用該使性能提高的技術(shù)“Readyboost”功能，對(duì)于USB閃存要求高速的 隨機(jī)寫入性能。在Microsoft中，作為能夠使用于Readyboost的USB閃存，確定了下述的 性能基準(zhǔn)。所謂隨機(jī)寫入，指的是隨機(jī)的向邏輯地址的數(shù)據(jù)寫入。(1)能夠使用基準(zhǔn)(Basic Logo) :512KB單位的隨機(jī)寫入性能大于等于2MB/秒。(2)推薦基準(zhǔn)(Premium Logo) :512KB單位的隨機(jī)寫入性能大于等于3MB/秒。另一方面，在USB閃存中使用的NAND閃存，在大容量化中其物理塊大小會(huì)變大 (大于等于1MB)。NAND閃存僅能夠以物理塊為單元進(jìn)行擦除，并且僅能夠進(jìn)行以頁(16KB 等)為單位的塊內(nèi)的順序?qū)懭?從頁地址小的一方向大的一方的順序?qū)懭?，所以在通常的 數(shù)據(jù)寫入方式下，針對(duì)隨機(jī)寫入會(huì)產(chǎn)生數(shù)據(jù)遷移(遷移(引越)復(fù)制)。在USB閃存中，物理塊大小越大，與數(shù)據(jù)遷移相伴的對(duì)寫入性能的開銷的影響變 得越大，所以有可能變得難以得到Readyboost所要求的隨機(jī)寫入性能。另外，例如，在美國(guó)專利申請(qǐng)公開第2008/0172518 Al號(hào)說明書中，公開了用于安 裝“Readyboost”與“Readydrive (注冊(cè)商標(biāo))，，的WindowsPC加速器的閃存和控制器的系 統(tǒng)。但是，未提供用于得到Readyboost所要求的隨機(jī)寫入性能的技術(shù)。

發(fā)明內(nèi)容
第一方面的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，包含多個(gè)具有多個(gè)存儲(chǔ)單元的塊，以塊為 單位進(jìn)行擦除，該半導(dǎo)體存儲(chǔ)裝置包括第1存儲(chǔ)區(qū)域，其具有多個(gè)塊，被進(jìn)行從邏輯地址 向物理地址的第1轉(zhuǎn)換，并且被進(jìn)行向通過所述第1轉(zhuǎn)換而轉(zhuǎn)換得到的所述物理地址所指 定的區(qū)域的寫入；第2存儲(chǔ)區(qū)域，其具有多個(gè)塊，被進(jìn)行從邏輯地址向物理地址、與所述第1 轉(zhuǎn)換不同的方式的第2轉(zhuǎn)換，并且被進(jìn)行向通過所述第2轉(zhuǎn)換而轉(zhuǎn)換得到的物理地址所指 定的區(qū)域的寫入；以及控制器，其控制向所述第1存儲(chǔ)區(qū)域以及所述第2存儲(chǔ)區(qū)域的寫入。 所述控制器在檢測(cè)出大于等于預(yù)定長(zhǎng)度的順序?qū)懭霑r(shí)，移至進(jìn)行向所述第1存儲(chǔ)區(qū)域的寫 入的第1寫入模式；在檢測(cè)出前一次的寫入結(jié)束時(shí)的邏輯地址與其下一次的寫入開始時(shí)的 邏輯地址之差不處于預(yù)定范圍內(nèi)時(shí)，移至進(jìn)行向所述第2存儲(chǔ)區(qū)域的追加寫入的第2寫入模式。第二方面的本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，包含多個(gè)具有多個(gè)存儲(chǔ)單元的塊，以塊為 單位進(jìn)行擦除，該半導(dǎo)體存儲(chǔ)裝置包括第1存儲(chǔ)區(qū)域，其具有多個(gè)塊，被進(jìn)行從邏輯地址 向物理地址的第1轉(zhuǎn)換，并且被進(jìn)行向通過所述第1轉(zhuǎn)換而轉(zhuǎn)換得到的所述物理地址所指 定的區(qū)域的寫入；第2存儲(chǔ)區(qū)域，其具有多個(gè)塊，被進(jìn)行從邏輯地址向物理地址、與所述第1 轉(zhuǎn)換不同的方式的第2轉(zhuǎn)換，并且被進(jìn)行向通過所述第2轉(zhuǎn)換而轉(zhuǎn)換得到的物理地址所指 定的區(qū)域的寫入；以及控制器，其控制向所述第1存儲(chǔ)區(qū)域以及所述第2存儲(chǔ)區(qū)域的寫入。 所述控制器根據(jù)是否檢測(cè)出向預(yù)定存儲(chǔ)容量單位的隨機(jī)地址的寫入，移至進(jìn)行向所述第1 存儲(chǔ)區(qū)域的寫入的第1寫入模式以及進(jìn)行向所述第2存儲(chǔ)區(qū)域的追加寫入的第2寫入模式 中的某一種模式。


圖1是表示本發(fā)明的第1、第2實(shí)施方式的USB閃存的結(jié)構(gòu)的框圖。圖2、圖3是表示第1、第2實(shí)施方式的USB閃存的寫入工作的流程圖。圖4是表示第1實(shí)施方式的USB閃存的寫入工作的流程圖。圖5是表示第1、第2實(shí)施方式的所述寫入工作中的向追加緩沖區(qū)域的寫入的圖。圖6是表示第1、第2實(shí)施方式的所述寫入工作中的向通常數(shù)據(jù)區(qū)域的寫入的圖。圖7是表示第1、第2實(shí)施方式的所述寫入工作中的從追加緩沖區(qū)域向通常數(shù)據(jù)區(qū) 域的數(shù)據(jù)移動(dòng)的圖。圖8是表示第2實(shí)施方式的USB閃存的寫入工作的流程圖。
具體實(shí)施例方式下面，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。在這里，作為半導(dǎo)體存儲(chǔ)裝置，以 USB閃存為例。在說明時(shí)，在所有圖中，對(duì)于共同的部分賦予共同的參照符號(hào)。[第1實(shí)施方式]首先，對(duì)本發(fā)明的第1實(shí)施方式的USB閃存進(jìn)行說明。圖1是表示第1實(shí)施方式的USB閃存的結(jié)構(gòu)的框圖。USB閃存具有NAND閃存10 和控制該NAND閃存的工作的控制器20。NAND閃存10包含多個(gè)具有多個(gè)存儲(chǔ)單元的塊(邏 輯塊)，以塊為單位進(jìn)行擦除。塊大小(塊的存儲(chǔ)容量)為例如1MB或者1. 5MB。NAND閃存10的各塊，根據(jù)用途分類為存儲(chǔ)邏輯物理轉(zhuǎn)換表、控制器控制信息等 的系統(tǒng)數(shù)據(jù)區(qū)域11，存儲(chǔ)通常的數(shù)據(jù)的通常數(shù)據(jù)區(qū)域12，和用于高速地處理隨機(jī)寫入的追 加緩沖區(qū)域13。另外，除此之外，還有數(shù)據(jù)遷移用、用于不良?jí)K的置換等的備用塊區(qū)域14。 邏輯物理轉(zhuǎn)換表是為了將邏輯地址轉(zhuǎn)換成物理地址而使用的表。系統(tǒng)數(shù)據(jù)區(qū)域11、通常數(shù) 據(jù)區(qū)域12、追加緩沖區(qū)域13以及備用塊區(qū)域14分別包含多個(gè)具有多個(gè)非易失性存儲(chǔ)單元 的塊。例如，在存儲(chǔ)容量為4GB的USB閃存的情況下，將通常數(shù)據(jù)區(qū)域12準(zhǔn)備為4GB，將 追加緩沖區(qū)域13準(zhǔn)備為128MB，將系統(tǒng)數(shù)據(jù)區(qū)域11準(zhǔn)備為32MB左右?？刂破?0 包含 MPU21、R0M22、RAM23、USB 接口(USB I/F) 24 以及 NAND 接口(NAND I/F)25。USB接口 24進(jìn)行外部的主機(jī)設(shè)備、例如PC (下面，記作主機(jī)PC)與控制器20之間的接口處理。MPU21控制USB閃存的工作。如果詳細(xì)描述，MPU21從主機(jī)PC接受寫入命令、 讀取命令以及擦除命令，對(duì)NAND閃存10執(zhí)行預(yù)定的處理，執(zhí)行從追加緩沖區(qū)域13向通常 數(shù)據(jù)區(qū)域12的數(shù)據(jù)移動(dòng)處理。 R0M22存儲(chǔ)MPU用的固件(控制程序)以及固定數(shù)據(jù)等。RAM23存儲(chǔ)各種轉(zhuǎn)換表、 變量等，并且作為MPU21的工作區(qū)域而使用。NAND接口 25進(jìn)行控制器20與NAND閃存10 之間的接口處理。下面，說明第1實(shí)施方式的USB閃存的數(shù)據(jù)寫入工作。圖2 圖4是表示第1實(shí) 施方式的USB閃存的數(shù)據(jù)寫入工作的流程圖。在開始寫入工作時(shí)，首先，將RAM23所具有的“寫入目的地標(biāo)志”設(shè)定為追加緩沖 區(qū)域13，即將寫入時(shí)的工作設(shè)定為“追加緩沖寫入模式”(步驟Si)。接下來，MPU21通過分 組通信接收寫入數(shù)據(jù)(步驟S2)。接下來，MPU21判定設(shè)定到RAM23中的“寫入目的地標(biāo)志” 是否被設(shè)定為了追加緩沖區(qū)域13 (步驟S3)。S卩，在控制器20內(nèi)的RAM23中具有“寫入目的地標(biāo)志”，MPU21通過判定“寫入目的 地標(biāo)志”的狀態(tài)，來識(shí)別進(jìn)行“追加緩沖寫入模式”或者“通常寫入模式”中的哪種模式?！白?加緩沖寫入模式”是將從主機(jī)PC接收的寫入數(shù)據(jù)寫入到追加緩沖區(qū)域13中的模式，“通常 寫入模式”是將寫入數(shù)據(jù)寫入到通常數(shù)據(jù)區(qū)域12中的模式。在電源接通后的初始狀態(tài)下， “寫入目的地標(biāo)志”為“追加緩沖寫入模式”。接下來，在“寫入目的地標(biāo)志”被設(shè)定為了追加緩沖區(qū)域13中時(shí)，前進(jìn)至(1)，進(jìn)行 步驟S4及其以后的“追加緩沖寫入模式”的處理。在步驟S4，將寫入數(shù)據(jù)的寫入邏輯地址以及寫入數(shù)據(jù)大小存儲(chǔ)到RAM23中。接下 來，判定在追加緩沖區(qū)域13中是否具有空區(qū)域(步驟S5)。當(dāng)在追加緩沖區(qū)域13中具有空 區(qū)域時(shí)，將接收到的寫入數(shù)據(jù)追加寫入到追加緩沖區(qū)域13中(步驟S6)。進(jìn)而，將寫入數(shù)據(jù) 的寫入邏輯地址以及寫入數(shù)據(jù)大小存儲(chǔ)到系統(tǒng)數(shù)據(jù)區(qū)域11中(步驟S7)。S卩，在圖2的步驟S3，在處于“追加緩沖寫入模式”時(shí)(至(1))，并且在追加緩沖 區(qū)域13中具有用于數(shù)據(jù)寫入的空區(qū)域時(shí)(在圖3的步驟S5中為是時(shí))，MPU21將從主機(jī) PC接收到的寫入數(shù)據(jù)追加寫入到追加緩沖區(qū)域13中(步驟S4 S6)。進(jìn)而，將寫入數(shù)據(jù) 的寫入邏輯地址以及寫入數(shù)據(jù)大小(數(shù)據(jù)長(zhǎng)度)存儲(chǔ)到系統(tǒng)數(shù)據(jù)區(qū)域11中(步驟S7)。在這里，所謂“追加寫入”，如圖5所示，指的是將接收到的寫入數(shù)據(jù)原樣寫入到追 加緩沖區(qū)域13中、將其寫入邏輯地址以及寫入數(shù)據(jù)大小作為存儲(chǔ)表存儲(chǔ)到系統(tǒng)數(shù)據(jù)區(qū)域 11中的處理。在追加寫入中，如圖6所示，不產(chǎn)生通常的寫入那樣的遷移處理，所以能夠高 速地處理隨機(jī)寫入。另外，利用追加寫入，在至此為止保存于通常數(shù)據(jù)區(qū)域12中的數(shù)據(jù)、至此為止追 加寫入的數(shù)據(jù)之間會(huì)產(chǎn)生邏輯地址的重復(fù)。因此，需要將追加寫入的寫入邏輯地址以及寫 入數(shù)據(jù)大小寫入到系統(tǒng)數(shù)據(jù)區(qū)域11中。另外，追加緩沖區(qū)域13在重復(fù)進(jìn)行追加寫入中最 終會(huì)溢出，所以如圖7所示，需要在預(yù)定的定時(shí)使存儲(chǔ)到追加緩沖區(qū)域13中的數(shù)據(jù)移動(dòng)到 通常數(shù)據(jù)區(qū)域12中從而確保追加緩沖區(qū)域13的空區(qū)域的處理。預(yù)定的定時(shí)，如在后述的 步驟S14記載的，可以是剛剛進(jìn)行了向通常數(shù)據(jù)區(qū)域12的寫入之后，或者也可以與向通常 數(shù)據(jù)區(qū)域12的寫入并行。進(jìn)而，也可以是初始化處理時(shí)，或者也可以在沒有從外部對(duì)控制 器的訪問的期間中。
接下來，MPU21判定包含至此為止的數(shù)據(jù)分組通信在內(nèi)，是否發(fā)生了對(duì)大于等于 1MB的連續(xù)的邏輯地址的寫入(步驟S8)。在沒有發(fā)生對(duì)大于等于1MB的連續(xù)的邏輯地址 的寫入時(shí)，前進(jìn)至(2)，返回到步驟S2，進(jìn)行步驟S2及其以后的處理。另一方面，在發(fā)生了對(duì)大于等于1MB的連續(xù)的邏輯地址的寫入時(shí)，將“寫入目的地 標(biāo)志”設(shè)定為通常數(shù)據(jù)區(qū)域12，即將寫入時(shí)的工作設(shè)定為“通常寫入模式”(步驟S9)。然 后，前進(jìn)至(2)，返回到步驟S2，進(jìn)行步驟S2及其以后的處理。即，在處于“追加緩沖寫入模式”時(shí)，MPU21在檢測(cè)出大于等于一定長(zhǎng)度(在圖3的 例子中為1MB)的順序?qū)懭霑r(shí)，MPU21之后將“寫入目的地標(biāo)志”設(shè)定為“通常寫入模式”(步 驟 S8、S9)。接下來，在步驟S3中的“寫入目的地標(biāo)志”是否被設(shè)定為了追加緩沖區(qū)域13的判 定中，在“寫入目的地標(biāo)志”沒有被設(shè)定為追加緩沖區(qū)域13時(shí)，即“寫入目的地標(biāo)志”被設(shè) 定為了通常數(shù)據(jù)區(qū)域12時(shí)，前進(jìn)至(3)，轉(zhuǎn)到步驟S10，進(jìn)行步驟SlO及其以后的“通常寫入 模式”的處理。在步驟S10，將寫入數(shù)據(jù)的寫入邏輯地址以及寫入數(shù)據(jù)大小存儲(chǔ)到RAM23中。接下 來，判定當(dāng)前的寫入是否為從“寫入結(jié)束時(shí)的邏輯地址+256KB”以內(nèi)的邏輯地址開始的寫入 (步驟Sll)。在當(dāng)前的寫入是從“寫入結(jié)束時(shí)的邏輯地址+256KB”以內(nèi)的邏輯地址開始的 寫入時(shí)，轉(zhuǎn)到步驟S13。在步驟S13，將從主機(jī)PC接收到的數(shù)據(jù)寫入到通常數(shù)據(jù)區(qū)域12中 (此時(shí)，根據(jù)狀況伴隨有數(shù)據(jù)的“遷移復(fù)制”)。即，在處于“通常寫入模式”時(shí)，從主機(jī)PC接收到的寫入數(shù)據(jù)被直接寫入至通常數(shù) 據(jù)區(qū)域12。雖然依寫入邏輯地址會(huì)發(fā)生伴隨著“遷移復(fù)制”的開銷，但如果在之后的寫入中 繼續(xù)進(jìn)行順序?qū)懭?，或者即使不是完全的順序?qū)懭搿⒌刂返牟贿B續(xù)性較小(步驟Sll)，則 遷移數(shù)據(jù)量較少，所以與“遷移復(fù)制”相伴的開銷也較小，從而數(shù)據(jù)的寫入速度不會(huì)下降。接下來，如果具有存儲(chǔ)在追加緩沖區(qū)域13中的數(shù)據(jù)，則將其一部分的數(shù)據(jù)寫入到 通常數(shù)據(jù)區(qū)域12中(步驟S14)。在處于“通常寫入模式”時(shí)，與向通常數(shù)據(jù)區(qū)域12的數(shù) 據(jù)寫入一起，如圖7所示，進(jìn)行使追加緩沖區(qū)域13的數(shù)據(jù)移動(dòng)到通常數(shù)據(jù)區(qū)域12中、由此 增加追加緩沖區(qū)域13的空區(qū)域的處理。如果一次使大量的數(shù)據(jù)移動(dòng)，則此時(shí)的處理時(shí)間變 長(zhǎng)，從而從主機(jī)PC來看的忙時(shí)間變得過長(zhǎng)。因此，該數(shù)據(jù)移動(dòng)在每1次的數(shù)據(jù)寫入處理中 各進(jìn)行一部分的數(shù)據(jù)。接下來，更新通常數(shù)據(jù)區(qū)域12的從邏輯塊地址向物理塊地址的轉(zhuǎn)換表(步驟 S15)。然后，前進(jìn)至(2)，轉(zhuǎn)到步驟S2，進(jìn)行步驟S2及其以后的處理。另一方面，在步驟S11，在當(dāng)前的寫入不是從“寫入結(jié)束時(shí)的邏輯地址+256KB”以 內(nèi)的邏輯地址開始的寫入時(shí)，將“寫入目的地標(biāo)志”設(shè)定為追加緩沖區(qū)域13(步驟S12)。然 后，前進(jìn)至(1)，返回到步驟S4，進(jìn)行步驟S4及其以后的“追加緩沖寫入模式”的處理。即，在處于“通常寫入模式”時(shí)，當(dāng)接收到從不在“前一次的寫入結(jié)束時(shí)的邏輯地 址+256KB”以內(nèi)的邏輯地址開始的數(shù)據(jù)寫入時(shí)，之后，假設(shè)隨機(jī)寫入還在繼續(xù)進(jìn)行從而移至 “追加緩沖寫入模式”(步驟Sll、S12)。另外，在步驟S5，在處于“追加緩沖寫入模式”時(shí)，當(dāng)在追加緩沖區(qū)域13中沒有空 區(qū)域時(shí)，前進(jìn)至(4)，轉(zhuǎn)到步驟S13。S卩，當(dāng)在追加緩沖區(qū)域13中沒有空區(qū)域時(shí)，與寫入目的 地模式無關(guān)地，進(jìn)行向通常數(shù)據(jù)區(qū)域12的直接寫入(步驟S5 — S13)。以上是第1實(shí)施方式中的寫入工作的詳細(xì)描述。如上面所說明的，在第1實(shí)施方式中的“通常寫入模式”與“追加緩沖寫入模式” 中，如上所述管理方法不同。在“通常寫入模式”中，進(jìn)行從邏輯地址向物理地址的第1轉(zhuǎn) 換，進(jìn)行向通過第1轉(zhuǎn)換而轉(zhuǎn)換得到的物理地址所指定的區(qū)域的寫入。在“追加緩沖寫入模 式”中，進(jìn)行從邏輯地址向物理地址、與第1轉(zhuǎn)換不同的方式的第2轉(zhuǎn)換，進(jìn)行向通過第2轉(zhuǎn) 換而轉(zhuǎn)換得到的物理地址所指定的區(qū)域的寫入。通過上述的處理，在追加緩沖區(qū)域13中具有空區(qū)域的期間內(nèi)，能夠高速地處理隨 機(jī)寫入。雖然在僅隨機(jī)寫入持續(xù)進(jìn)行時(shí)，追加緩沖區(qū)域13在由數(shù)據(jù)填充滿之后隨機(jī)寫入性 能會(huì)下降，但即使當(dāng)在Windows Vista中使用Readyboost功能的情況下，也并不會(huì)始終持 續(xù)進(jìn)行寫入數(shù)據(jù)是512KB的隨機(jī)寫入，在其間也會(huì)包含大于等于一定長(zhǎng)度的順序?qū)懭?。?此，在進(jìn)行順序?qū)懭氲钠陂g內(nèi)，能夠進(jìn)行追加緩沖區(qū)域13的清除。即，在進(jìn)行順序?qū)懭氲钠?間內(nèi)，能夠進(jìn)行從追加緩沖區(qū)域13向通常數(shù)據(jù)區(qū)域12的數(shù)據(jù)移動(dòng)，從而增加追加緩沖區(qū)域 13的空容量。由此，能夠維持一定的隨機(jī)寫入性能。[第2實(shí)施方式]接下來，對(duì)本發(fā)明的第2實(shí)施方式的USB閃存進(jìn)行說明。第2實(shí)施方式與第1實(shí) 施方式寫入工作(算法)不同。硬件結(jié)構(gòu)與圖1所示的第1實(shí)施方式相同。圖2、圖3、圖8是表示第2實(shí)施方式的USB閃存的數(shù)據(jù)寫入工作的流程圖。在該 實(shí)施方式中，在步驟S16，作為步驟S12的向“追加緩沖寫入模式”的轉(zhuǎn)移條件，增加“512KB 單位的寫入開始之后”這樣的條件。其他與上述的第1實(shí)施方式相同。如果詳細(xì)描述，則在步驟S3，在“寫入目的地標(biāo)志”沒有被設(shè)定為追加緩沖區(qū)域13 時(shí)，轉(zhuǎn)到步驟S10。在步驟S10，將寫入數(shù)據(jù)的寫入邏輯地址以及寫入數(shù)據(jù)大小存儲(chǔ)到RAM23 中(步驟S10)。接下來，MPU21判定是否處于進(jìn)行了對(duì)512KB單位的連續(xù)地址的寫入之后， 并且是否是從不在前一次的寫入數(shù)據(jù)的“寫入結(jié)束時(shí)的邏輯地址+256KB”以內(nèi)的邏輯地址 開始的寫入(步驟S16)。在滿足步驟S16的條件時(shí)，在處于進(jìn)行了對(duì)512KB單位的連續(xù)地址的寫入之后，并 且是從不在前一次的寫入數(shù)據(jù)的“寫入結(jié)束時(shí)的邏輯地址+256KB”以內(nèi)的邏輯地址開始的 寫入時(shí)，將“寫入目的地標(biāo)志”設(shè)定為追加緩沖區(qū)域13 (步驟S12)。然后，前進(jìn)至(1)，轉(zhuǎn)至 步驟S4，進(jìn)行步驟S4及其以后的處理。另一方面，在不滿足步驟S16的條件時(shí)，將從主機(jī)PC接收的寫入數(shù)據(jù)寫入到通常 數(shù)據(jù)區(qū)域12中(根據(jù)狀況伴隨有數(shù)據(jù)的“遷移復(fù)制”)(步驟S13)。之后，前進(jìn)至步驟S14， 進(jìn)行步驟S14及其以后的處理。在該第2實(shí)施方式中，由于對(duì)追加緩沖區(qū)域13的寫入被限定于Readyboost所要 求的512KB單位的寫入時(shí)，所以與第1實(shí)施方式相比，能夠在Readyboost用中更有效地利 用追加緩沖區(qū)域13 (相反，對(duì)于512KB單位以外的隨機(jī)寫入的效果變低)。另外，為了更有效地實(shí)施追加緩沖區(qū)域13的清除處理(進(jìn)行從追加緩沖區(qū)域13 向通常數(shù)據(jù)區(qū)域12的數(shù)據(jù)移動(dòng)，從而增加追加緩沖區(qū)域13的空容量)，防止隨機(jī)寫入性能 的下降，下面的處理也是有效的。在USB閃存的電源接通時(shí)的初始化處理中，將存儲(chǔ)在追加緩沖區(qū)域13中的數(shù)據(jù)的 全部或者一部分移動(dòng)到通常數(shù)據(jù)區(qū)域12。另外，在沒有從主機(jī)PC對(duì)USB閃存的訪問的空閑期間中，將存儲(chǔ)于追加緩沖區(qū)域13中的數(shù)據(jù)移動(dòng)到通常數(shù)據(jù)區(qū)域12。另外，在上述實(shí)施方式中，說明了在通常數(shù)據(jù)區(qū)域中以物理塊為單位從邏輯地址 到物理地址進(jìn)行地址轉(zhuǎn)換的例子，但也能夠應(yīng)用于以物理塊的1/2、或者1/3等的單位、以 物理塊的2倍的單位等進(jìn)行邏輯/物理地址轉(zhuǎn)換的情況。根據(jù)本發(fā)明的實(shí)施方式，能夠提供一種能夠得到使性能提高的技術(shù)“Readyboost” 所要求的隨機(jī)寫入性能的半導(dǎo)體存儲(chǔ)裝置。另外，上述的各實(shí)施方式不僅能夠分別單獨(dú)地實(shí)施，而且也能夠適宜組合而實(shí)施。 進(jìn)而，在上述的各實(shí)施方式中包含各種階段的發(fā)明，通過在各實(shí)施方式中公開的多個(gè)結(jié)構(gòu) 要素的適宜的組合，也能夠抽出各種階段的發(fā)明。對(duì)于本領(lǐng)域技術(shù)人員來說，能夠容易想到其他的優(yōu)點(diǎn)和變形。因此，本發(fā)明在其更寬泛的方面并不限于本文中所示出和描述的具體的細(xì)節(jié)以及代表性的實(shí)施例。因此，在不 背離由所附權(quán)利要求及其等價(jià)物所限定的總體發(fā)明構(gòu)思的主旨或范圍的情況下，能夠?qū)崿F(xiàn) 各種變體。
權(quán)利要求
一種半導(dǎo)體存儲(chǔ)裝置，其包含多個(gè)具有多個(gè)存儲(chǔ)單元的塊，以塊為單位進(jìn)行擦除，該半導(dǎo)體存儲(chǔ)裝置包括第1存儲(chǔ)區(qū)域，其具有多個(gè)塊，被進(jìn)行從邏輯地址向物理地址的第1轉(zhuǎn)換，并且被進(jìn)行向通過所述第1轉(zhuǎn)換而轉(zhuǎn)換得到的所述物理地址所指定的區(qū)域的寫入；第2存儲(chǔ)區(qū)域，其具有多個(gè)塊，被進(jìn)行從邏輯地址向物理地址、與所述第1轉(zhuǎn)換不同的方式的第2轉(zhuǎn)換，并且被進(jìn)行向通過所述第2轉(zhuǎn)換而轉(zhuǎn)換得到的物理地址所指定的區(qū)域的寫入；以及控制器，其控制向所述第1存儲(chǔ)區(qū)域以及所述第2存儲(chǔ)區(qū)域的寫入；其中，所述控制器在檢測(cè)出大于等于預(yù)定長(zhǎng)度的順序?qū)懭霑r(shí)，移至進(jìn)行向所述第1存儲(chǔ)區(qū)域的寫入的第1寫入模式；在檢測(cè)出前一次的寫入結(jié)束時(shí)的邏輯地址與其下一次的寫入開始時(shí)的邏輯地址之差不處于預(yù)定范圍內(nèi)時(shí)，移至進(jìn)行向所述第2存儲(chǔ)區(qū)域的追加寫入的第2寫入模式。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，還包括第3存儲(chǔ)區(qū)域，其存儲(chǔ)用于進(jìn)行從所述邏輯地址向所述物理地址的所述第2轉(zhuǎn)換的邏 輯物理轉(zhuǎn)換表。
3.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其中所述控制器，在處于所述第2寫入模式時(shí)，將寫入數(shù)據(jù)寫入至所述第2存儲(chǔ)區(qū)域，將所述寫入數(shù)據(jù)的邏輯地址與數(shù)據(jù)大小寫入至所述第3存儲(chǔ)區(qū)域。
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中所述控制器具有存儲(chǔ)標(biāo)志的存儲(chǔ)電路，通過判定所述標(biāo)志的狀態(tài)，確定移至所述第1 寫入模式以及所述第2寫入模式中的哪一種模式。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中所述控制器具有存儲(chǔ)電路；在處于所述第2寫入模式時(shí)，在將寫入數(shù)據(jù)寫入至所述第2存儲(chǔ)區(qū)域之前，將所述寫入 數(shù)據(jù)的邏輯地址與數(shù)據(jù)大小存儲(chǔ)至所述存儲(chǔ)電路；判定在所述第2存儲(chǔ)區(qū)域中是否具有空區(qū)域；在具有所述空區(qū)域時(shí)，將所述寫入數(shù)據(jù)寫入至所述第2存儲(chǔ)區(qū)域，在不具有所述空區(qū) 域時(shí)，將所述寫入數(shù)據(jù)寫入至所述第1存儲(chǔ)區(qū)域。
6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中所述控制器與所述第1寫入模式的寫入并行地進(jìn)行從所述第2存儲(chǔ)區(qū)域向所述第1存 儲(chǔ)區(qū)域的數(shù)據(jù)移動(dòng)。
7.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中所述控制器在初始化處理時(shí)，進(jìn)行從所述第2存儲(chǔ)區(qū)域向所述第1存儲(chǔ)區(qū)域的數(shù)據(jù)移動(dòng)。
8.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中在沒有從外部對(duì)所述控制器的訪問的期間中，進(jìn)行從所述第2存儲(chǔ)區(qū)域向所述第1存 儲(chǔ)區(qū)域的數(shù)據(jù)移動(dòng)。
9.一種半導(dǎo)體存儲(chǔ)裝置，其包含多個(gè)具有多個(gè)存儲(chǔ)單元的塊，以塊為單位進(jìn)行擦除，該 半導(dǎo)體存儲(chǔ)裝置包括第1存儲(chǔ)區(qū)域，其具有多個(gè)塊，被進(jìn)行從邏輯地址向物理地址的第1轉(zhuǎn)換，并且被進(jìn)行 向通過所述第1轉(zhuǎn)換而轉(zhuǎn)換得到的所述物理地址所指定的區(qū)域的寫入；第2存儲(chǔ)區(qū)域，其具有多個(gè)塊，被進(jìn)行從邏輯地址向物理地址、與所述第1轉(zhuǎn)換不同的 方式的第2轉(zhuǎn)換，并且被進(jìn)行向通過所述第2轉(zhuǎn)換而轉(zhuǎn)換得到的物理地址所指定的區(qū)域的 寫入；以及控制器，其控制向所述第1存儲(chǔ)區(qū)域以及所述第2存儲(chǔ)區(qū)域的寫入； 其中，所述控制器根據(jù)是否檢測(cè)出向預(yù)定存儲(chǔ)容量單位的隨機(jī)地址的寫入，移至進(jìn)行 向所述第1存儲(chǔ)區(qū)域的寫入的第1寫入模式以及進(jìn)行向所述第2存儲(chǔ)區(qū)域的追加寫入的第 2寫入模式中的某一種模式。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，還包括第3存儲(chǔ)區(qū)域，其存儲(chǔ)用于進(jìn)行從所述邏輯地址向所述物理地址的所述第2轉(zhuǎn)換的邏 輯物理轉(zhuǎn)換表。
11.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)裝置，其中所述控制器，在處于所述第2寫入模式時(shí)，將寫入數(shù)據(jù)寫入至所述第2存儲(chǔ)區(qū)域， 將所述寫入數(shù)據(jù)的邏輯地址與數(shù)據(jù)大小寫入至所述第3存儲(chǔ)區(qū)域。
12.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中所述控制器具有存儲(chǔ)標(biāo)志的存儲(chǔ)電路，通過判定所述標(biāo)志的狀態(tài)，確定移至所述第1 寫入模式以及所述第2寫入模式中的哪一種模式。
13.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中 所述控制器具有存儲(chǔ)電路；在處于所述第2寫入模式時(shí)，在將寫入數(shù)據(jù)寫入至所述第2存儲(chǔ)區(qū)域之前，將所述寫入 數(shù)據(jù)的邏輯地址與數(shù)據(jù)大小存儲(chǔ)至所述存儲(chǔ)電路； 判定在所述第2存儲(chǔ)區(qū)域中是否具有空區(qū)域；在具有所述空區(qū)域時(shí)，將所述寫入數(shù)據(jù)寫入至所述第2存儲(chǔ)區(qū)域，在不具有所述空區(qū) 域時(shí)，將所述寫入數(shù)據(jù)寫入至所述第1存儲(chǔ)區(qū)域。
14.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中所述控制器與所述第1寫入模式的寫入并行地進(jìn)行從所述第2存儲(chǔ)區(qū)域向所述第1存 儲(chǔ)區(qū)域的數(shù)據(jù)移動(dòng)。
15.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中所述控制器在初始化處理時(shí)，進(jìn)行從所述第2存儲(chǔ)區(qū)域向所述第1存儲(chǔ)區(qū)域的數(shù)據(jù)移動(dòng)。
16.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中在沒有從外部對(duì)所述控制器的訪問的期間中，進(jìn)行從所述第2存儲(chǔ)區(qū)域向所述第1存 儲(chǔ)區(qū)域的數(shù)據(jù)移動(dòng)。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲(chǔ)裝置，其具備第1存儲(chǔ)區(qū)域、第2存儲(chǔ)區(qū)域以及控制器。進(jìn)行從邏輯地址向物理地址的第1轉(zhuǎn)換，進(jìn)行向通過所述第1轉(zhuǎn)換而轉(zhuǎn)換得到的所述物理地址所指定的所述第1存儲(chǔ)區(qū)域內(nèi)的區(qū)域的寫入。進(jìn)行從邏輯地址向物理地址、與所述第1轉(zhuǎn)換不同的方式的第2轉(zhuǎn)換，進(jìn)行向通過所述第2轉(zhuǎn)換而轉(zhuǎn)換得到的物理地址所指定的所述第2存儲(chǔ)區(qū)域內(nèi)的區(qū)域的寫入。所述控制器在檢測(cè)出大于等于預(yù)定長(zhǎng)度的順序?qū)懭霑r(shí)，移至進(jìn)行向所述第1存儲(chǔ)區(qū)域的寫入的第1寫入模式。所述控制器在檢測(cè)出前一次的寫入結(jié)束時(shí)的邏輯地址與其下一次的寫入開始時(shí)的邏輯地址之差不處于預(yù)定范圍內(nèi)時(shí)，移至進(jìn)行向所述第2存儲(chǔ)區(qū)域的追加寫入的第2寫入模式。
文檔編號(hào)G06F12/06GK101840375SQ20101013570
公開日2010年9月22日 申請(qǐng)日期2010年3月10日 優(yōu)先權(quán)日2009年3月11日
發(fā)明者伊藤隆文 申請(qǐng)人:株式會(huì)社東芝