專利名稱：一種集成條碼解碼芯片和光學圖像傳感陣列的片上系統(tǒng)的制作方法
一種集成條碼解碼芯片和光學圖像傳感陣列的片上系統(tǒng)
技術領域：
本發(fā)明屬于條碼技術領域，特別地，涉及一種集成條碼解碼芯片和光學圖像傳感 陣列的片上系統(tǒng)。
背景技術：
條碼技術是在計算機技術與信息技術基礎上發(fā)展起來的一門集編碼、印刷、識別、 數(shù)據(jù)采集和處理于一身的新興技術。條碼技術由于其識別快速、準確、可靠以及成本低等優(yōu) 點，被廣泛應用于商業(yè)、圖書管理、倉儲、郵電、交通和工業(yè)控制等領域，并且勢必在逐漸興 起的“物聯(lián)網(wǎng)”應用中發(fā)揮重大的作用。目前被廣泛使用的條碼包括一維條碼及二維條碼。一維條碼又稱線形條碼，是由 平行排列的多個“條”和“空”單元組成，條形碼信息靠條和空的不同寬度和位置來表達。一 維條碼只是在一個方向(一般是水平方向)表達信息，而在垂直方向則不表達任何信息，因 此信息容量及空間利用率較低，并且在條碼損壞后即無法識別。二維條碼是由按一定規(guī)律在二維方向上分布的黑白相間的特定幾何圖形組成，其 可以在二維方向上表達信息，因此信息容量及空間利用率較高，并具有一定的校驗功能。二 維條碼可以分為堆疊式二維條碼和矩陣式二維條碼。堆疊式二維條碼是由多行短截的一 維條碼堆疊而成，代表性的堆疊式二維條碼包括PDF417、Code 49、Code 16K等。矩陣式 二維條碼是由按預定規(guī)則分布于矩陣中的黑、白模塊組成，代表性的矩陣式二維條碼包括 Codeone、Aztec、Data Matrix、OR 石馬等。通常來說，條碼識別的實現(xiàn)方式是通過光學圖像傳感陣列獲取條碼圖像，利用處 理器對條碼圖像進行圖像處理來獲取碼字，并根據(jù)一定編碼規(guī)律對所獲取的碼字進行解 碼，以獲取條碼中所隱含的信息。以上的實現(xiàn)方式存在以下不足，首先，光學圖像傳感陣列和用于進行解碼處理的 處理器分開，需要人工布線進行電連接，這樣會加大研發(fā)人員的工作負擔；其次，軟件程序 容易被反向工程所破解，具有一定的安全隱患；并且，單個處理器只能同時針對一種格式 類型的條碼圖像進行解碼處理，只有處理完一幅條碼圖像，才可以處理下一幅，因此速度較 慢；另外，由于解碼算法較為復雜，因此需要使用高端的處理器(如32位處理器)實現(xiàn)以上 算法，這樣導致了成本升高。因此，針對現(xiàn)有技術存在的以上不足，亟需提供一種條碼解碼方案，能夠?qū)崿F(xiàn)條碼 圖像攝入后的即時解碼，具有使用方便、解碼速度快、成本低廉、安全、能夠處理多種不同編 碼類型的條碼圖像等優(yōu)點。

發(fā)明內(nèi)容為了克服現(xiàn)有技術由于光學圖像傳感陣列與解碼處理器分開設置所造成的成本 增加、布線困難、解碼速度較慢等缺點，本發(fā)明提供了一種集成條碼解碼芯片和光學圖像傳 感陣列的片上系統(tǒng)，以克服上述問題。
本發(fā)明提供一種集成條碼解碼芯片和光學圖像傳感陣列的片上系統(tǒng)，包括光學 圖像傳感陣列，用于獲取條碼圖像；數(shù)據(jù)存儲器，用于存儲條碼圖像；寄存器組，包括命令 寄存器和數(shù)據(jù)寄存器，命令寄存器用于暫存命令，數(shù)據(jù)寄存器用于暫存數(shù)據(jù)；條碼解碼流水 線，用于處理條碼圖像；主控邏輯模塊，從命令寄存器獲取處理命令，根據(jù)處理命令將數(shù)據(jù) 存儲器中存儲的條碼圖像傳輸至條碼解碼流水線進行解碼。根據(jù)本發(fā)明一優(yōu)選實施例，片上系統(tǒng)進一步包括外部接口，外部接口與外部電路 連接，外部電路通過外部接口輸入命令至命令寄存器中，并從數(shù)據(jù)寄存器接收條碼圖像的 條碼信息。 根據(jù)本發(fā)明一優(yōu)選實施例，外部電路進一步通過外部接口輸入外部條碼圖像至數(shù) 據(jù)寄存器中，主控邏輯模塊將外部條碼圖像傳輸至數(shù)據(jù)存儲器，并根據(jù)處理命令傳輸至條 碼解碼流水線進行解碼。根據(jù)本發(fā)明一優(yōu)選實施例，片上系統(tǒng)進一步包括設置開關，設置開關發(fā)送設置命 令至主控邏輯模塊，以選擇光學圖像傳感陣列的分辨率。根據(jù)本發(fā)明一優(yōu)選實施例，片上系統(tǒng)進一步包括曝光控制模塊，曝光控制模塊分 別與寄存器組和光學圖像傳感陣列電連接，用于控制光學圖像傳感陣列的工作狀態(tài)。根據(jù)本發(fā)明一優(yōu)選實施例，曝光控制模塊根據(jù)光學圖像傳感陣列的工作狀態(tài)產(chǎn)生 處理命令暫存至命令寄存器中。根據(jù)本發(fā)明一優(yōu)選實施例，片上系統(tǒng)進一步包括掃描開關，掃描開關與主控邏輯 模塊電連接，向主控邏輯模塊發(fā)送掃描命令，主控邏輯模塊將掃描命令暫存至命令寄存器， 以控制曝光控制模塊啟動光學圖像傳感陣列進行拍攝。根據(jù)本發(fā)明一優(yōu)選實施例，片上系統(tǒng)進一步包括配置存儲器，配置存儲器與寄存 器組電連接，用于存儲條碼解碼流水線工作時的運算參數(shù)以及查表數(shù)據(jù)，條碼解碼流水線 通過主控邏輯模塊以及寄存器組從配置存儲器獲取運算參數(shù)以及查表數(shù)據(jù)。根據(jù)本發(fā)明一優(yōu)選實施例，片上系統(tǒng)進一步包括配置存儲器，配置存儲器設置在 條碼解碼流水線內(nèi)部，用于存儲條碼解碼流水線工作時的運算參數(shù)以及查表數(shù)據(jù)。根據(jù)本發(fā)明一優(yōu)選實施例，片上系統(tǒng)包括由硬件邏輯實現(xiàn)的多個條碼解碼流水 線，多個條碼解碼流水線對條碼圖像進行并行處理。通過以上方式，本發(fā)明的集成條碼解碼芯片和光學圖像傳感陣列的片上系統(tǒng)能夠 實現(xiàn)條碼圖像攝入后的即時解碼，具有使用方便、解碼速度快、更安全、成本低廉、并能夠處 理多種不同編碼類型的條碼圖像等優(yōu)點。

圖1是根據(jù)本發(fā)明第一實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的 片上系統(tǒng)的電路連接框圖。圖2是根據(jù)本發(fā)明第二實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的 片上系統(tǒng)的電路連接框圖。圖3是根據(jù)本發(fā)明第三實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的 片上系統(tǒng)的電路連接框圖。圖4是根據(jù)本發(fā)明第四實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的片上系統(tǒng)的電路連接框圖。圖5是根據(jù)本發(fā)明第五實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的 片上系統(tǒng)的電路連接框圖。
具體實施方式有關本發(fā)明的特征及技術內(nèi)容，請參考以下的詳細說明與附圖，附圖僅提供參考 與說明，并非用來對本發(fā)明加以限制。圖1是根據(jù)本發(fā)明第一實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的 片上系統(tǒng)的電路連接框圖。如圖1所示，該集成條碼解碼芯片和光學圖像傳感陣列的片上 系統(tǒng)包括光學圖像傳感陣列105、數(shù)據(jù)存儲器104、主控邏輯模塊101、寄存器組103、條碼解 碼流水線102、外部接口 111以及設置開關107。其中條碼解碼流水線102包括PDF417條碼解碼流水線、一維條碼解碼流水線以及 RSS(Reduced Space Symbology，縮小空間碼)條碼解碼流水線，不同類型的條碼解碼流水 線用于處理不同條碼格式的條碼圖像，其利用硬件邏輯實現(xiàn)。光學圖像傳感陣列105可以是習知的CCD (Charge Coupled Device，電荷藕合器件 圖像傳感器)或CMOS (Complementary Metal OxideSemiconductor，互補金屬氧化物半導 體)光學圖像傳感陣列，用于獲取條碼圖像，并將所獲取的條碼圖像傳輸?shù)綌?shù)據(jù)存儲器104 中。數(shù)據(jù)存儲器104用于存儲由光學圖像傳感陣列105獲取的條碼圖像，其具體可利 用RAM (random access memory，隨機存取存儲器)來實現(xiàn)。主控邏輯模塊101可根據(jù)特定命令觸發(fā)特定事件，可以通過觸發(fā)與主控邏輯模塊 101電連接的設置開關107或從外部接口 111獲取外部命令來選取所需的控制狀態(tài)，如從數(shù) 據(jù)存儲器104獲取條碼圖像，將其傳輸至條碼解碼流水線102等。本發(fā)明所揭示的主控邏 輯模塊101不具備運算功能，而是僅根據(jù)一定條件觸發(fā)相應事件，具體可利用習知的狀態(tài) 機實現(xiàn)。外部接口 111為可與外部電路連接且進行通訊的接口，并可根據(jù)實際需要選取， 舉例來說，可以將外部接口 111連接到習知的處理器總線上，如8位處理器、16位處理器、32 位處理器或64位處理器上，從而實現(xiàn)具有更高集成度和更多功能的系統(tǒng)，也可以將外部接 口 111連接到習知的串行總線或其他協(xié)議的總線上(將會在下文作詳細介紹)。外部電路通過外部接口 111輸入命令。另外，在一些情況下，外部電路可將外部條 碼圖像直接從外部接口 111輸入。外部接口 111與主控邏輯模塊101之間設置有寄存器組103，寄存器組103包括一 系列自定義的寄存器，包括狀態(tài)寄存器、數(shù)據(jù)寄存器以及命令寄存器等，狀態(tài)寄存器用于顯 示主控邏輯模塊101的工作狀態(tài)，數(shù)據(jù)寄存器用于暫存數(shù)據(jù)，命令寄存器用于暫存命令，主 控邏輯模塊101可從數(shù)據(jù)寄存器讀取數(shù)據(jù)，從命令寄存器讀取命令，并且根據(jù)特定命令作 出特定動作，其中也可以從外部接口 111輸入命令(即外部接口命令)。寄存器組103與 主控邏輯模塊101將條碼解碼流水線102與外部電路隔離，可方便以后對條碼解碼流水線 102進行升級(如增加更多可處理其他格式類型的條碼解碼流水線)。當光學圖像傳感陣列105獲得條碼圖像后，該條碼圖像會存儲到數(shù)據(jù)存儲器104中，主控邏輯模塊101在命令寄存器中接收到處理命令后會將條碼圖像從數(shù)據(jù)存儲器104 傳輸至條碼解碼流水線102中，由條碼解碼流水線102對該條碼圖像進行圖像預處理、灰度 提取、二值化、碼字讀取、譯碼處理等一系列的條碼解碼處理操作。另外，外部條碼圖像也可以通過外部接口 111輸入至寄存器組103的數(shù)據(jù)寄存器 中，主控邏輯模塊102可從數(shù)據(jù)寄存器獲取條碼圖像，并將其保存至數(shù)據(jù)存儲器104，當主 控邏輯模塊102從寄存器組103的命令寄存器讀取到處理命令時，可將數(shù)據(jù)存儲器104中 的外部條碼圖像傳輸至條碼解碼流水線102進行處理，條碼解碼流水線102可對該外部條 碼圖像進行圖像預處理、灰度提取、二值化、碼字讀取、譯碼處理等一系列的條碼解碼處理 操作。值得注意的是，由于條碼解碼流水線102包括PDF417條碼解碼流水線、一維條碼 解碼流水線以及RSS條碼解碼流水線等多種針對不同條碼類型的條碼解碼流水線。因此， 在獲取條碼圖像后，例如是一維條碼，那么該一維條碼圖像會同時傳輸至以上三種條碼解 碼流水線中進行并行處理，而由與其格式相容的一維條碼解碼流水線輸出該條碼圖像的正 確條碼信息。當然，也可以根據(jù)需要設置一種或者其他多種格式的條碼解碼流水線。由于與一維條碼圖像格式不相容，PDF417條碼解碼流水線和RSS條碼解碼流水線 在接收到該一維條碼圖像后無法進行相應處理，并輸出正確的條碼信息。同樣地，條碼解 碼流水線102也可對PDF417條碼圖像、RSS條碼圖像進行上述處理。當然，主控邏輯模塊 102也可根據(jù)用戶的選擇僅控制多個條碼流水線中的一個條碼流水線對輸入條碼圖像進行 處理。另外，若從光學圖像傳感陣列105或外部接口 111先后獲取三張條碼圖像A、B、 C至數(shù)據(jù)存儲器104，三張條碼圖像A、B、C分別對應三種不同類型的條碼格式PDF417條 碼、RSS條碼以及一維條碼，那么該三張條碼圖像可按獲取的先后次序從數(shù)據(jù)存儲器104提 供至條碼解碼流水線102，同一時間下，PDF417條碼解碼流水線、一維條碼解碼流水線以及 RSS條碼解碼流水線會首先并行處理條碼圖像A，結果是PDF417條碼解碼流水線會對條碼 圖像A作相應處理，并輸出正確條碼信息，其他兩個條碼解碼流水線則無法對條碼圖像A進 行處理。如果在PDF417條碼解碼流水線對條碼圖像A的處理過程中，一維條碼解碼流水線 以及RSS條碼解碼流水線已確認無法處理A，則會嘗試處理下一張條碼圖像B，其中RSS條 碼解碼流水線會對條碼圖像B進行處理，并輸出正確條碼信息。如果在PDF417條碼解碼 流水線和RSS條碼解碼流水線分別對條碼圖像A、B進行處理的過程中，一維條碼解碼流水 線已確認無法處理條碼圖像B，則會繼續(xù)嘗試對下一條碼圖像C進行處理，并且由于格式對 應，一維條碼解碼流水線可對C進行處理，并輸出正確條碼信息。由于不用等待第一張條碼圖像處理完成就可以處理第二張條碼圖像，并且不用等 待第二張條碼圖像處理完成就可以處理第三條碼張圖像，因此以上并行的條碼圖像處理方 式可極大地提高處理不同類型的條碼圖像的速度。條碼解碼流水線102輸出的條碼信息可由主控邏輯模塊101存儲至數(shù)據(jù)存儲器 104，并在需要輸出時在從數(shù)據(jù)存儲器104存儲至數(shù)據(jù)寄存器。當然，條碼解碼流水線102 輸出的條碼信息可由主控邏輯模塊101直接存儲至數(shù)據(jù)寄存器。存儲至數(shù)據(jù)寄存器的條碼 信息可經(jīng)外部接口 111傳輸至外部電路。值得注意的是，以上條碼解碼流水線102的工作方式適用于本發(fā)明的任一實施
6例。在本發(fā)明的上述實施例，由于將專門用于條碼解碼處理的條碼解碼流水線102與 光學圖像傳感陣列105集成在同一片上系統(tǒng)，因此解碼速度可比習知的軟件解碼速度要 快。圖2是根據(jù)本發(fā)明第二實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的 片上系統(tǒng)的電路連接框圖。其與圖1所示的實施方式基本相同，同樣包括外部接口 211、 寄存器組203、主控邏輯模塊201、條碼解碼流水線202、數(shù)據(jù)存儲器204以及光學圖像傳 感陣列205。改進在于，圖2的實施例中采用了曝光控制模塊208，曝光控制模塊208通過 I2C(Inter-IntegratedCircuit,內(nèi)部集成電路)總線控制光學圖像傳感陣列205的工作狀 態(tài)。此外，曝光控制模塊208會根據(jù)光學圖像傳感陣列205的工作狀態(tài)放置處理命令 到寄存器組203的命令寄存器中，主控邏輯模塊201從寄存器組203的命令寄存器中獲取 處理命令后，控制條碼解碼流水線202對光學圖像傳感陣列205所獲得條碼圖像進行解碼。另外，曝光控制模塊208可通過外部接口 211獲取外部命令，并將其存儲在寄存器 組203的命令寄存器中，曝光控制模塊208可獲取該外部命令，從而控制光學圖像傳感陣列 205的工作狀態(tài)。圖2進一步示出了掃描開關206，可通過啟動掃描開關206向主控邏輯模塊201發(fā) 送掃描命令，主控邏輯模塊201將掃描命令暫存至命令寄存器，由此控制曝光控制模塊208 啟動光學圖像傳感陣列205進行拍攝。光學圖像傳感陣列205的分辨率可選用752X 480或是640X 480 (本發(fā)明并不對 此作限定)，其可通過外部總線命令或設置開關207選擇不同的分辨率，例如，通過設置開 關207發(fā)送設置命令至主控邏輯模塊101，主控邏輯模塊201將設置命令暫存至命令寄存 器，由此控制曝光控制模塊208設置光學圖像傳感陣列205的分辨率。值得注意的是，設置 開關207除了具有第一實施例中所描述的觸發(fā)主控邏輯模塊201將條碼圖像從數(shù)據(jù)存儲器 204傳輸?shù)綏l碼解碼流水線202的作用外，還具有設置光學圖像傳感陣列205的分辨率的功 能。另外，也可以通過外部接口 211發(fā)送上述設置命令至主控邏輯模塊101，本發(fā)明對 此并不作具體限定。值得注意的是，設置開關207和掃描開關206可根據(jù)實際需要設置，必要時可以省 略。本發(fā)明的集成條碼解碼芯片和光學圖像傳感陣列的片上系統(tǒng)可以通過光學圖像 傳感陣列直接獲取條碼圖像，并且對條碼圖像進行解碼處理，極大地減小了設備體積，并方 便研發(fā)人員進行二次開發(fā)。圖3是根據(jù)本發(fā)明第三實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的 片上系統(tǒng)的電路連接框圖。其與圖1所示的實施方式基本相同，包括總線接口 309、寄存器 組303、主控邏輯模塊301、條碼解碼流水線302、光學傳感器陣列305以及數(shù)據(jù)存儲器304， 其中，寄存器組303、主控邏輯模塊301、條碼解碼流水線302、光學傳感器陣列305以及數(shù)據(jù) 存儲器304與圖1-2所描述的相應模塊的功能結構相同，其改進在于，采用總線接口 309，該 總線接口 309與普通總線接口相容，可與處理器或控制器及其他功能模塊相連接。
具體而言，總線接口 309包括以下引腳，I/0Q-I/07、CLE、ALE、CS、TO、RE，其中各引 腳的功能如下表1.1所介紹表 1. 1 通過以上的引腳設置，可將本發(fā)明所揭示的片上系統(tǒng)嵌入至習知的處理器總線中。一般而言，當引腳ALE有效時，總線接口 309從引腳I/O。 1/07接收到地址數(shù)據(jù)， 當引腳CLE有效時，總線接口 309從引腳I/O。 1/07接收到命令，并且將該命令暫存至寄 存器組303的命令寄存器中，在WE引腳有效時，外部條碼圖像可從總線接口 309的引腳I/ 00-I/07輸入寄存器組303的數(shù)據(jù)寄存器，主控邏輯模塊301可根據(jù)上述命令從寄存器組 303的數(shù)據(jù)寄存器獲取外部條碼圖像，并傳輸至數(shù)據(jù)存儲器304。另外，當主控邏輯模塊301 從寄存器組303的命令寄存器讀取到處理命令時，可將數(shù)據(jù)存儲器304中的條碼圖像傳輸 至條碼解碼流水線302進行解碼處理。本發(fā)明的片上系統(tǒng)可通過總線接口 309嵌入到任何具有普通總線接口的處理器 中，極大地方便了開發(fā)流程。圖4是根據(jù)本發(fā)明第四實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的 片上系統(tǒng)的電路連接框圖。本發(fā)明所揭示的片上系統(tǒng)400包括串行總線接口 412、串行命令解釋器410、配置存儲器411、寄存器組403、主控邏輯模塊401、條碼解碼流水線402、光學圖 像傳感陣列405以及數(shù)據(jù)存儲器404，其中，寄存器組403、主控邏輯模塊401、條碼解碼流水 線402、光學圖像傳感陣列405以及數(shù)據(jù)存儲器404與圖1_3所描述的相應模塊的功能結構 相同，其改進點在于，采用了串行總線接口 412以及串行命令解釋器410。串行總線接口 412從串行總線接收串行總線命令，并從串行總線接收串行總線數(shù) 據(jù)且將串行總線數(shù)據(jù)暫存到數(shù)據(jù)寄存器。串行命令解釋器410可將從串行總線接收的串行總線命令解釋為主控邏輯模塊 401可讀的命令，并將主控邏輯模塊401可讀的命令放置到寄存器組403的命令寄存器中， 主控邏輯模塊401可在上述命令的控制下將數(shù)據(jù)寄存器中的串行總線數(shù)據(jù)存儲到數(shù)據(jù)存 儲器404。另外，當上述命令為處理命令，且主控邏輯模塊401從命令寄存器中接收到處理 命令，會將數(shù)據(jù)存儲器404中的條碼圖像發(fā)送至條碼解碼流水線402進行解碼。舉例來說，當串行總線接口 412從串行總線接收到一外部條碼圖像及串行總線命 令后，串行命令解釋器410可解釋串行總線命令，并且將相應的主控邏輯模塊401可讀的命 令放置到寄存器組403中的命令寄存器中，主控邏輯模塊401根據(jù)該主控邏輯模塊401可 讀的命令會嘗試從寄存器組103的數(shù)據(jù)寄存器獲取該外部條碼圖像，以將該外部條碼圖像 數(shù)據(jù)存儲到數(shù)據(jù)存儲器404。另外，配置存儲器411與寄存器組403電連接，用于存儲條碼解碼流水線402工 作時的運算參數(shù)以及查表數(shù)據(jù)(如譯碼運算所需的碼表)，條碼解碼流水線402可通過主 控邏輯模塊401以及寄存器組403從配置存儲器411獲取以上數(shù)據(jù)，其必須能夠保證在 斷電的情況下不會丟失數(shù)據(jù)，可周習知的EEPROM(ElectricalIy Erasable Programmable Read-Only Memory,電可擦可編程只讀存儲器)來實現(xiàn)，在一些情況下，配置存儲器411可 直接設置在條碼解碼流水線402中。值得注意的是，配置存儲器411可設置在本發(fā)明所述的任一實施例中。本發(fā)明所揭示的片上系統(tǒng)400集成了串行總線接口 412和串行命令解釋器410，使 得條碼解碼芯片400可與4位、8位、16位或其他低端處理器413通過串行總線相連接，從 而獲得低成本的條碼解碼裝置。由于在本實施例的條碼解碼裝置中，處理器413不參與解 碼過程，而僅用于為解碼裝置提供控制功能，由此能夠充分利用低端處理器，并在成本受限 的情況下，能極大地提高研發(fā)效率。另外，本發(fā)明所揭示的條碼解碼芯片也可以通過串行總 線接口 412連接到任何支持串行協(xié)議的設備，從支持串行協(xié)議的設備中獲取條碼圖像，并 進行解碼處理。圖5是根據(jù)本發(fā)明第四實施例的集成條碼解碼芯片和光學圖像傳感陣列功能的 片上系統(tǒng)的電路連接框圖。本實施例的片上系統(tǒng)包括總線接口 509、寄存器組503、主控邏 輯模塊501、條碼解碼流水線502、光學圖像傳感陣列505以及第二數(shù)據(jù)存儲器504，其中，寄 存器組503、主控邏輯模塊501、條碼解碼流水線502、光學圖像傳感陣列505以及第二數(shù)據(jù) 存儲器504與圖1-4所描述的相應模塊的功能結構相同，上述模塊組成一條碼解碼系統(tǒng)。其改進在于，本實施例的片上系統(tǒng)進一步集成一處理器系統(tǒng)。其中，該處理器系統(tǒng) 包括運算器513、程序存儲器514、第一數(shù)據(jù)存儲器515、外部接口 516以及其他習知的功能 模塊(如處理器本身帶有的寄存器、串行、定時器、中斷控制器等，圖中未繪示)。其中，運算 器513用于運行算術邏輯，程序存儲器514存儲有運算器513運行的算術邏輯，第一數(shù)據(jù)存儲器515中存儲有運算器513運行算術邏輯時所需數(shù)據(jù)，并且可存儲運算結果，總線512為 運算器513、程序存儲器514、第一數(shù)據(jù)存儲器515提供數(shù)據(jù)傳輸通道。本實施例的處理器系統(tǒng)主要用于為片上系統(tǒng)提供一定的控制功能，例如通過外部 接口 516接收鍵盤輸入信號，通過外部接口 516向顯示單元輸出顯示控制信號，向照明系統(tǒng) 輸出照明控制信號，以及通過外部接口 516獲取外部條碼圖像以及與外部存儲器實現(xiàn)存取 動作等。本實施例的處理器系統(tǒng)還可以為條碼解碼過程提供部分輔助運算。值得注意的是，圖5中所揭示的總線接口 509和相應引腳與表1. 1所介紹的接口 標準和功能一致。具體而言，引腳ALE有效時，總線接口 509從引腳I/O。 1/07接收到地址數(shù)據(jù)， 當引腳CLE有效時，總線接口 509從引腳I/O。 1/07接收到命令，并且將該命令暫存至寄 存器組503的命令寄存器中，在WE引腳有效時，外部條碼圖像可從總線接口 509的引腳I/ 00-I/07輸入寄存器組503的數(shù)據(jù)寄存寄存器，主控邏輯模塊501根據(jù)上述命令嘗試從寄存 器組503的數(shù)據(jù)寄存器獲取外部條碼圖像，并傳輸至第二數(shù)據(jù)存儲器504。另外，當主控邏 輯模塊501從寄存器組503的命令寄存器讀取到處理命令時，可將第二數(shù)據(jù)存儲器504中 的外部條碼圖像傳輸至條碼解碼流水線502進行解碼處理。通過以上方式，本發(fā)明的集成條碼解碼芯片和光學圖像傳感陣列的片上系統(tǒng)能夠 實現(xiàn)條碼圖像攝入后的即時解碼，具有使用方便、解碼速度快、更安全、成本低廉、并能夠處 理多種不同編碼類型的條碼圖像等優(yōu)點。以上參照

了本發(fā)明的各種優(yōu)選實施例，但是只要不背離本發(fā)明的實質(zhì)和 范圍，本領域的技術人員可以對其進行各種形式上的修改和變更，都屬于本發(fā)明的保護范圍。
權利要求
一種集成條碼解碼芯片和光學圖像傳感陣列的片上系統(tǒng)，其特征在于，包括光學圖像傳感陣列，用于獲取條碼圖像；數(shù)據(jù)存儲器，用于存儲所述條碼圖像；寄存器組，包括命令寄存器和數(shù)據(jù)寄存器，所述命令寄存器用于暫存命令，所述數(shù)據(jù)寄存器用于暫存數(shù)據(jù)；條碼解碼流水線，用于處理所述條碼圖像；主控邏輯模塊，從所述命令寄存器獲取處理命令，根據(jù)所述處理命令將所述數(shù)據(jù)存儲器中存儲的所述條碼圖像傳輸至所述條碼解碼流水線進行解碼。
2.根據(jù)權利要求1所述的片上系統(tǒng)，其特征在于，所述片上系統(tǒng)進一步包括外部接口， 所述外部接口與外部電路連接，外部電路通過所述外部接口輸入所述命令至所述命令寄存 器中，并從所述數(shù)據(jù)寄存器接收所述條碼圖像的條碼信息。
3.根據(jù)權利要求2所述的片上系統(tǒng)，其特征在于，所述外部電路進一步通過所述外部 接口輸入外部條碼圖像至所述數(shù)據(jù)寄存器中，所述主控邏輯模塊將所述外部條碼圖像傳輸 至所述數(shù)據(jù)存儲器，并根據(jù)所述處理命令傳輸至所述條碼解碼流水線進行解碼。
4.根據(jù)權利要求1所述的片上系統(tǒng)，其特征在于，所述片上系統(tǒng)進一步包括設置開關， 所述設置開關發(fā)送設置命令至所述主控邏輯模塊，以選擇所述光學圖像傳感陣列的分辨 率。
5.根據(jù)權利要求1所述的片上系統(tǒng)，其特征在于，所述片上系統(tǒng)進一步包括曝光控制 模塊，所述曝光控制模塊分別與所述寄存器組和所述光學圖像傳感陣列電連接，用于控制 所述光學圖像傳感陣列的工作狀態(tài)。
6.根據(jù)權利要求5所述的片上系統(tǒng)，其特征在于，所述曝光控制模塊根據(jù)所述光學圖 像傳感陣列的工作狀態(tài)產(chǎn)生所述處理命令暫存至所述命令寄存器中。
7.根據(jù)權利要求5或6任一項所述的片上系統(tǒng)，其特征在于，所述片上系統(tǒng)進一步包括 掃描開關，所述掃描開關與所述主控邏輯模塊電連接，向所述主控邏輯模塊發(fā)送掃描命令， 所述主控邏輯模塊將所述掃描命令暫存至所述命令寄存器，以控制所述曝光控制模塊啟動 所述光學圖像傳感陣列進行拍攝。
8.根據(jù)權利要求7所述的片上系統(tǒng)，其特征在于，所述片上系統(tǒng)進一步包括配置存儲 器，所述配置存儲器與所述寄存器組電連接，用于存儲所述條碼解碼流水線工作時的運算 參數(shù)以及查表數(shù)據(jù)，所述條碼解碼流水線通過所述主控邏輯模塊以及所述寄存器組從所述 配置存儲器獲取所述運算參數(shù)以及所述查表數(shù)據(jù)。
9.根據(jù)權利要求1所述的片上系統(tǒng)，其特征在于，所述片上系統(tǒng)進一步包括配置存儲 器，所述配置存儲器設置在所述條碼解碼流水線內(nèi)部，用于存儲所述條碼解碼流水線工作 時的運算參數(shù)以及查表數(shù)據(jù)。
10.根據(jù)權利要求1所述的片上系統(tǒng)，其特征在于，所述片上系統(tǒng)包括由硬件邏輯實現(xiàn) 的多個所述條碼解碼流水線，所述多個條碼解碼流水線對所述條碼圖像進行并行處理。
全文摘要
本發(fā)明提供一種集成條碼解碼芯片和光學圖像傳感陣列的片上系統(tǒng)，包括用于獲取條碼圖像的光學圖像傳感陣列；用于存儲條碼圖像的數(shù)據(jù)存儲器；用于暫存命令及數(shù)據(jù)的寄存器組；用于處理條碼圖像的條碼解碼流水線；以及主控邏輯模塊。主控邏輯模塊從寄存器組獲取處理命令，根據(jù)處理命令將數(shù)據(jù)存儲器中存儲的條碼圖像傳輸至條碼解碼流水線進行解碼。本發(fā)明通過上述方式，可實現(xiàn)條碼圖像攝入后的即時解碼，具有使用方便、解碼速度更快、成本更低、更安全以及能夠處理多種不同類型的條碼圖像等優(yōu)點。
文檔編號G06K7/10GK101882200SQ20101018191
公開日2010年11月10日 申請日期2010年5月25日 優(yōu)先權日2010年5月25日
發(fā)明者吳志宇, 楊韜, 林建華 申請人:福建新大陸電腦股份有限公司