專利名稱：一種片上系統(tǒng)的性能分析器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明所涉及的是一種片上系統(tǒng)的性能分析器，尤其是多總線架構(gòu)片上系統(tǒng)的性能分析器，特別適用于優(yōu)化片上系統(tǒng)的系統(tǒng)方案。
背景技術(shù)：
近年來(lái)，片上系統(tǒng)(SOC)的規(guī)模越來(lái)越大，集成進(jìn)去的功能和模塊也越來(lái)越多，一般包括內(nèi)部存儲(chǔ)器、模擬電路、射頻電路和數(shù)字電路等。圖1所示的是一個(gè)網(wǎng)絡(luò)多媒體處理器芯片的結(jié)構(gòu)示意圖，芯片內(nèi)部包括CPU處理器、視頻編解碼、圖形加速器、內(nèi)部SRAM和眾多外設(shè)等，內(nèi)部總線采用多總線架構(gòu)方式。通常，對(duì)于這樣一個(gè)上千萬(wàn)門規(guī)模的片上系統(tǒng)， 任何一家公司都很難全部自己設(shè)計(jì)，一般都會(huì)結(jié)合IP (Intellectual Property)授權(quán)方式， 購(gòu)買部分模塊IP，而專注于某一應(yīng)用領(lǐng)域的設(shè)計(jì)，在系統(tǒng)方案上獨(dú)具匠心。如圖1所示，其中CPU處理器、視頻編解碼和圖形加速器等模塊采用IP授權(quán)方式。采用IP授權(quán)方式帶來(lái)的問(wèn)題是，在芯片設(shè)計(jì)集成階段，由于受人力資源、市場(chǎng)時(shí)間、尤其是FPGA原型平臺(tái)等因素的影響，很難在芯片流片前充分地完成對(duì)系統(tǒng)方案的評(píng)估與驗(yàn)證。這就帶來(lái)了一個(gè)風(fēng)險(xiǎn)，流片出來(lái)的芯片的性能可能沒(méi)有達(dá)到預(yù)期，滿足不了系統(tǒng)方案的規(guī)范需求，而又沒(méi)有特別好的手段進(jìn)行診斷和分析。一個(gè)片上系統(tǒng)的系統(tǒng)方案是否優(yōu)化，關(guān)鍵在于整個(gè)片上系統(tǒng)中每個(gè)模塊是否是以比較合理的方式進(jìn)行工作，因此需要在芯片內(nèi)部集成一個(gè)診斷與分析模塊，用以分析片上各個(gè)模塊在系統(tǒng)總線中的傳輸情況，提供一個(gè)真實(shí)有效的測(cè)試數(shù)據(jù)，進(jìn)而優(yōu)化系統(tǒng)方案。這樣，即使單個(gè)模塊的性能沒(méi)有達(dá)到最好狀態(tài)，但是整個(gè)系統(tǒng)是以最佳配置進(jìn)行工作，整體性能做到了最優(yōu)狀態(tài)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種片上系統(tǒng)的性能分析器，如圖2所示，利用片上系統(tǒng)的SRAM資源，能夠?qū)崟r(shí)監(jiān)測(cè)片上系統(tǒng)的任何一個(gè)外設(shè)在總線上的行為，用以診斷和分析系統(tǒng)，優(yōu)化軟件，提高系統(tǒng)性能。片上系統(tǒng)內(nèi)部一般都會(huì)有較大的片上SRAM，比如用以程序引導(dǎo)的SRAM，參考圖1 這樣的一個(gè)網(wǎng)絡(luò)多媒體處理器芯片，其程序引導(dǎo)SRAM至少為8KB，甚至更大，在系統(tǒng)程序引導(dǎo)結(jié)束后，很多時(shí)候這塊SRAM是沒(méi)有被系統(tǒng)使用的?；谶@個(gè)條件，如圖3所示，本發(fā)明的片上系統(tǒng)的性能分析器包括一個(gè)內(nèi)部SRAM 接口、控制邏輯和至少一個(gè)總線訪問(wèn)統(tǒng)計(jì)與采樣電路。性能分析器也被作為片上系統(tǒng)的一個(gè)外設(shè)，受CPU處理器控制，控制邏輯根據(jù)CPU處理器發(fā)出的指令，配置內(nèi)部操作模式，指示總線訪問(wèn)統(tǒng)計(jì)與采樣電路對(duì)總線上傳輸行為進(jìn)行統(tǒng)計(jì)與采樣，并將統(tǒng)計(jì)與采樣結(jié)果通過(guò)內(nèi)部SRAM接口寫入到內(nèi)部SRAM。CPU處理器通過(guò)控制邏輯，經(jīng)內(nèi)部SRAM接口，可訪問(wèn)到內(nèi)部 SRAM的統(tǒng)計(jì)與采樣結(jié)果，用以系統(tǒng)性能分析。本發(fā)明具有的一個(gè)特征是，根據(jù)片上已有SRAM可用資源大小的不同，可靈活配置采樣深度和寬度，不增加片上系統(tǒng)的SRAM資源，只增加少量的控制資源，對(duì)芯片的成本幾乎沒(méi)有影響，具有很好的實(shí)用性，可用于絕大多數(shù)的片上系統(tǒng)。本發(fā)明具有的另外一個(gè)特征是，在不影響正常功能的使用下，能夠?qū)ζ先魏我粭l總線上的任何外設(shè)在總線上的傳輸行為進(jìn)行統(tǒng)計(jì)與分析，確保了在線調(diào)試的真實(shí)性，為系統(tǒng)性能分析提供了真實(shí)有效的分析數(shù)據(jù)。


圖1為一個(gè)網(wǎng)絡(luò)多媒體處理器芯片的結(jié)構(gòu)示意圖；圖2為本發(fā)明性能分析器在片上系統(tǒng)的位置示意圖；圖3為本發(fā)明片上系統(tǒng)性能分析器的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，以下舉實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。參考圖3，片上系統(tǒng)性能分析器包括內(nèi)部SRAM接口、控制邏輯和3個(gè)總線訪問(wèn)統(tǒng)計(jì)與采樣電路。假定片上系統(tǒng)有16KB的SRAM可用，總線#1和#2是64位的AXI總線，總線 #3是32為的AHB總線。AXI總線每次采樣結(jié)果的數(shù)據(jù)長(zhǎng)度需要1 位(16B)，那么采樣深度則為16KB/16B = IK ；AHB總線每次采樣結(jié)果的數(shù)據(jù)長(zhǎng)度需要64位(8B)，那么采樣深度則為 16KB/8B = 2K。每個(gè)總線訪問(wèn)統(tǒng)計(jì)與采樣電路含有一個(gè)40位的時(shí)標(biāo)計(jì)數(shù)器BCNT，對(duì)于頻率 133MHz的總線，可以連續(xù)統(tǒng)計(jì)約2. 3個(gè)小時(shí)的總線訪問(wèn)情況。此外，每個(gè)總線訪問(wèn)統(tǒng)計(jì)與采樣電路有一個(gè)總線傳輸周期計(jì)數(shù)器BTCNT和一個(gè)總線等待周期計(jì)數(shù)器BWCNT，用以統(tǒng)計(jì)分析總線上所有外設(shè)總的傳輸效率，總線的傳輸效率即BTCNT/(BCNT2-BCNT1)。總線上的每個(gè)外設(shè)也有一個(gè)傳輸周期計(jì)數(shù)器PTCNT和一個(gè)等待周期計(jì)數(shù)器PWCNT，用以統(tǒng)計(jì)分析每個(gè)外設(shè)的傳輸效率，外設(shè)的傳輸效率即PTCNT/(BCNT2-BCNT1)。BCNTl和BCNT2分別為統(tǒng)計(jì)起始時(shí)刻和結(jié)束時(shí)刻時(shí)標(biāo)計(jì)數(shù)器的計(jì)數(shù)值。BWCNT的值反應(yīng)出其對(duì)應(yīng)總線在幾條總線中的優(yōu)先級(jí)和權(quán)重情況，BWCNT越小，說(shuō)明總線的優(yōu)先級(jí)越高、權(quán)重越大；反之，則說(shuō)明總線的優(yōu)先級(jí)越低、權(quán)重越小。PWCNT的值反應(yīng)出其對(duì)應(yīng)外設(shè)在總線上的優(yōu)先級(jí)和權(quán)重情況，PWCNT越小，說(shuō)明外設(shè)的優(yōu)先級(jí)越高、權(quán)重越大；反之，則說(shuō)明外設(shè)的優(yōu)先級(jí)越低、權(quán)重越小。每個(gè)總線訪問(wèn)統(tǒng)計(jì)與采樣電路配有一些采樣模式寄存器，根據(jù)不同的配置參數(shù)， 能夠跟蹤總線上的各種傳輸類型，并通過(guò)內(nèi)部SRAM接口，保存到內(nèi)部SRAM，停止采樣后， CPU處理器能夠通過(guò)控制邏輯讀回采樣結(jié)果，進(jìn)行分析。統(tǒng)計(jì)分析的配置模式主要包括1、單地址空間的訪問(wèn)跟蹤，對(duì)一個(gè)具體地址空間的訪問(wèn)進(jìn)行跟蹤，記錄系統(tǒng)對(duì)該地址的訪問(wèn)情況；2、單數(shù)據(jù)的訪問(wèn)跟蹤，對(duì)一個(gè)特定數(shù)據(jù)的訪問(wèn)進(jìn)行跟蹤，記錄總線傳輸上出現(xiàn)該數(shù)據(jù)的訪問(wèn)情況；3、連續(xù)一片地址空間的訪問(wèn)跟蹤，對(duì)連續(xù)一片地址空間的訪問(wèn)進(jìn)行跟蹤，記錄在這個(gè)地址空間范圍內(nèi)的全部訪問(wèn)情況；
4、一段時(shí)間戳內(nèi)的訪問(wèn)跟蹤，對(duì)特定一段時(shí)間戳內(nèi)的所有訪問(wèn)進(jìn)行跟蹤，記錄在這段時(shí)間戳內(nèi)的全部訪問(wèn)情況；5、某個(gè)外設(shè)的訪問(wèn)跟蹤，對(duì)于AXI總線上的外設(shè)，每個(gè)外設(shè)具有不同的ID，根據(jù)配置的訪問(wèn)跟蹤ID，記錄該ID的全部訪問(wèn)情況。采樣的基本操作模式主要包括1、中斷模式和查詢模式，方便CPU處理器進(jìn)行交互操作；2、最舊采樣操作，連續(xù)采樣，直到可用的SRAM空間已滿，則停止采樣；3、最新采樣操作，連續(xù)采樣，如果可用的SRAM空間已滿，則自動(dòng)覆蓋最早的采樣數(shù)據(jù)；從上面具體實(shí)施例的描述中，可以看出基于本發(fā)明的系統(tǒng)性能分析器，能夠非常靈活、方便地對(duì)系統(tǒng)上各個(gè)外設(shè)在總線上的傳輸進(jìn)行統(tǒng)計(jì)和分析，為系統(tǒng)性能的優(yōu)化提供了一個(gè)真實(shí)有效的測(cè)試數(shù)據(jù)。以上介紹是基于本發(fā)明的一個(gè)具體實(shí)施例，并不限定于具體的多總線架構(gòu)片上系統(tǒng)。采用同種方式應(yīng)用于不同的多總線架構(gòu)片上系統(tǒng)中實(shí)現(xiàn)對(duì)系統(tǒng)性能分析不超出本發(fā)明的提供以及保護(hù)范圍。
權(quán)利要求
1.一種片上系統(tǒng)的性能分析器，包括一個(gè)內(nèi)部SRAM接口、控制邏輯和至少一個(gè)總線訪問(wèn)統(tǒng)計(jì)與采樣電路，其中內(nèi)部SRAM接口和片上SRAM對(duì)接，總線訪問(wèn)統(tǒng)計(jì)與采樣電路和系統(tǒng)總線對(duì)接，控制邏輯連接于內(nèi)部SRAM接口和總線訪問(wèn)統(tǒng)計(jì)與采樣電路之間，其特征在于所述控制邏輯根據(jù)CPU處理器發(fā)出的指令，配置內(nèi)部操作模式，指示總線訪問(wèn)統(tǒng)計(jì)與采樣電路對(duì)總線上傳輸行為進(jìn)行統(tǒng)計(jì)與采樣，并將統(tǒng)計(jì)與采樣結(jié)果通過(guò)內(nèi)部SRAM接口寫入到內(nèi)部SRAM。CPU處理器通過(guò)控制邏輯，經(jīng)內(nèi)部SRAM接口，可訪問(wèn)到內(nèi)部SRAM的統(tǒng)計(jì)與采樣結(jié)果，用以系統(tǒng)性能分析。
2.根據(jù)權(quán)利要求1所述的一種片上系統(tǒng)的性能分析器，其特征在于根據(jù)片上已有SRAM可用資源大小的不同，靈活配置采樣深度和寬度，不增加片上系統(tǒng)的SRAM資源。
3.根據(jù)權(quán)利要求1所述的一種片上系統(tǒng)的性能分析器，其特征在于對(duì)片上任何一條總線上的任何外設(shè)在總線上的傳輸行為進(jìn)行統(tǒng)計(jì)與分析，確保在線調(diào)試的真實(shí)性，為系統(tǒng)性能分析提供真實(shí)有效的分析數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的一種片上系統(tǒng)的性能分析器，其特征在于所述總線訪問(wèn)統(tǒng)計(jì)與采樣電路包括一個(gè)時(shí)標(biāo)計(jì)數(shù)器、總線傳輸周期計(jì)數(shù)器、總線等待周期計(jì)數(shù)器和采樣模式寄存器，這些計(jì)數(shù)器和寄存器用于統(tǒng)計(jì)總線總線傳輸效率和跟蹤總線傳輸類型。
5.根據(jù)權(quán)利要求4所述的一種片上系統(tǒng)的性能分析器，其特征在于所述采樣模式寄存器，其采樣模式包括單地址空間的訪問(wèn)跟蹤、單數(shù)據(jù)的訪問(wèn)跟蹤、連續(xù)一片地址空間的訪問(wèn)跟蹤、一段時(shí)間戳內(nèi)的訪問(wèn)跟蹤和某個(gè)外設(shè)的訪問(wèn)跟蹤等模式。
全文摘要
本發(fā)明提出了一種適用于片上系統(tǒng)的性能分析器。這種性能分析器能夠充分利用片上系統(tǒng)的SRAM資源，靈活配置采樣深度和寬度，在不影響正常功能的使用下，能夠?qū)崟r(shí)監(jiān)測(cè)片上系統(tǒng)的任何一個(gè)外設(shè)在總線上的行為，確保在線調(diào)試的真實(shí)性，能夠?yàn)橄到y(tǒng)性能分析提供真實(shí)有效的分析數(shù)據(jù)。
文檔編號(hào)G06F11/34GK102184134SQ201010206760
公開(kāi)日2011年9月14日 申請(qǐng)日期2010年6月22日 優(yōu)先權(quán)日2010年6月22日
發(fā)明者劉春輝, 李興仁, 林錦麟, 金榮偉 申請(qǐng)人:上海盈方微電子有限公司