專利名稱：安全芯片的測試方法與系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及信息安全技術領域，，特別是涉及半導體測試領域中的一種安全芯片 的測試方法與系統(tǒng)。
背景技術：
隨著信息時代的到來，特別是隨著計算機和網(wǎng)絡技術的發(fā)展，信息安全技術日益 凸顯其重要性。傳統(tǒng)的信息安全措施是以防火墻技術為代表的被動防衛(wèi)型方案，但是，目 前PC平臺存在的不安全問題，絕大多數(shù)都是因為PC和操作系統(tǒng)在體系結構上存在著設計 弱點，因此傳統(tǒng)安全措施這種治標不治本的做法，使得眾多的安全問題多年以來一直沒有 很好的解決。為了從根本上解決安全問題，可信計算機聯(lián)盟(TCPA)提出了可信賴平臺模塊 (TPM)的概念。1999年，由Intel、IBM、HP、Microsoft等發(fā)起的可信計算機聯(lián)盟(TCPA)組織在推 動構建一個可信賴的計算環(huán)境，這個組織定義了一個平臺設備認證的構架，以及嵌入在主 板上的可信賴平臺模塊(TPM)和上層軟件中間件(TSS)的規(guī)范。2003年TCPA重組為可信 計算機組(TCG)，對TPM和TSS進行完善補充。具體，請參考圖1，其為一種TCG要求的安全芯片體系的結構示意圖。如圖所示，該芯片包括用于控制的微處理器(MCU)模塊10、加解密模塊20、存儲模 塊30、輸入輸出(I/O)接口模塊40和用于檢測安全芯片電源的電源檢測模塊50，這些模塊 通過芯片內(nèi)部的總線60相互連接。其中，微處理器模塊10根據(jù)從I/O接口模塊40收到的 指令對加解密模塊20進行控制，根據(jù)接收到的指令將指令處理結果傳送給I/O接口模塊 40，或者直接從存儲模塊30中取出密鑰等傳送給I/O接口模塊40。加解密模塊20在微處 理器模塊的10的控制下，從存儲模塊30內(nèi)獲取密鑰，應用密鑰對接收到的數(shù)據(jù)進行加解 密，并將加解密后的數(shù)據(jù)通過I/O接口模塊40傳輸給外部設備。I/O接口模塊40用于傳輸 芯片和外部設備之間的數(shù)據(jù)或指令。通常，加解密模塊20由算法模塊21、隨機數(shù)發(fā)生器模塊22和密鑰生成模塊23組 成，其中隨機數(shù)發(fā)生器模塊22在微處理器模塊10的控制下，生成隨機數(shù)以便產(chǎn)生隨機密 鑰；密鑰生成模塊23利用隨機數(shù)發(fā)生器模塊22產(chǎn)生的隨機數(shù)，生成算法模塊21進行運算 所需的密鑰；算法模塊21在微處理器模塊10的控制下，對接收到的數(shù)據(jù)進行相應的算法運 算，并將計算結果傳送給I/O接口模塊40。例如，如果算法模塊21為RSA模塊，則對接收到 的數(shù)據(jù)進行RSA運算，如果是3DES模塊，則對接收到的數(shù)據(jù)進行3DES運算。存儲模塊30 往往由用于存儲密鑰數(shù)據(jù)、用戶數(shù)據(jù)和程序的非易失性存儲器和用于存儲臨時數(shù)據(jù)和臨時 程序的易失性存儲器構成。可見，TPM安全芯片實際上是一個含有密碼運算部件和存儲部件的小型片上系統(tǒng)， 通過提供密鑰管理和配置管理等特性，完成計算平臺的可靠性認證、用戶身份認證、數(shù)字簽 名、信任鏈的建立等功能，為各種安全應用提供了功能性強大的平臺?？梢哉f，TPM技術在 其應用中體現(xiàn)了巨大的優(yōu)勢，然而，卻為半導體測試帶來了困難。
具體而言，在對安全芯片進行性能測試時，由于TPM的存在，無法繞開身份確認這 一環(huán)節(jié)。即使有些安心芯片加入了常規(guī)測試可以繞開身份確認這一環(huán)節(jié)的設計，但是對于 充分測試而言，身份確認始終是無法繞開的。對于，現(xiàn)有的測試設備，由于無法進行身份確 認而無法對安全芯片進行測試。而高檔設備為了配合安全芯片內(nèi)的加密機制，不得不增加 設許多軟硬件設施，來構建測試平臺，而芯片內(nèi)的隨機數(shù)發(fā)生器每次產(chǎn)生的隨機數(shù)都是不 同的，這些測試平臺往往難以滿足實時性的要求，因此測試效率比較低。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種安全芯片的測試方法與系統(tǒng)，以對安全芯片進行測 試，且滿足其身份確認實時性的需求，提高測試效率。為解決以上技術問題，本發(fā)明提供一種安全芯片的測試方法，包括從所述安全芯 片的接口讀取其送出的隨機數(shù)；將所述隨機數(shù)通過移位寄存器后進行加密或解密；將所述 加密或解密的結果送到所述安全芯片接口 ；所述安全芯片對所述加密或解密的結果與其自 身的處理結果進行比對，比對結果一致，則通過身份確認，對所述安全芯片進行測試。進一步的，在以上測試過程中，保持所述安全芯片處于工作狀態(tài)。本發(fā)明另提供一種安全芯片的測試系統(tǒng)，其包括測試平臺，以放置所述安全芯 片，并將所述安全芯片的接口引出；移位寄存器，與所述測試平臺信號連接，讀取所述安全 芯片的接口送出的隨機數(shù)；加解密發(fā)生器，信號連接于所述移位寄存器與測試平臺，獲取所 述移位寄存器所接收到的隨機數(shù)，并對所述隨機數(shù)進行加密或解密，并將所述加密或解密 的結果送到所述安全芯片接口。進一步的，所述測試平臺在芯片測試過程中保持安全芯片處于工作狀態(tài)。進一步的，所述加解密發(fā)生器與所述移位寄存器集成在一起。進一步的，所述加解密發(fā)生器包括控制單元以及分別與所述控制單元信號連接的 存儲單元、算法運算單元和接口單元，其中，所述存儲單元存儲算法運算單元運算所需的密 鑰；所述算法運算單元在所述控制單元的控制下，通過所述接口單元獲取所述隨機數(shù)，并獲 取所述存儲單元內(nèi)的密鑰，并對所述隨機數(shù)進行加密或解密運算，并將所述加密或解密的 結果通過所述接口單元送到所述安全芯片接口。本發(fā)明還提供一種安全芯片的測試系統(tǒng)，其包括測試平臺，以放置所述安全芯 片，并將所述安全芯片的接口引出；移位寄存器，與所述測試平臺信號連接，讀取所述安全 芯片的接口送出的隨機數(shù)；加解密工作站，信號連接于所述移位寄存器，獲取所述移位寄存 器所接收到的隨機數(shù)，并對所述隨機數(shù)進行加密或解密，并將所述加密或解密的結果送到 所述安全芯片接口。進一步的，所述測試平臺在芯片測試過程中保持安全芯片處于工作狀態(tài)。進一步的，所述加解密工作站為計算機，其內(nèi)設置有存儲器，且所述存儲器內(nèi)存儲 有加解密運算程序與密鑰，且所述計算機通過其接口接收所述移位寄存器所接收到的隨機 數(shù)，并調(diào)用存儲器內(nèi)的加解密運算程序與密鑰，對所述隨機數(shù)進行加密或解密，并將所述加 密或解密的結果送到所述安全芯片接口。綜上所述，以上安全芯片測試方法與系統(tǒng)，利用移位寄存器將芯片內(nèi)的隨機數(shù)實 時取出進行寄存。而后獨立對移位寄存器內(nèi)所存儲的隨機數(shù)進行加解密操作。從而，大大
4簡化了芯片測試平臺的設計要求，甚至可以在原有測試平臺上進行測試，從而無需改進測 試平臺，降低了測試成本。另外，每一次對芯片開始新的測試，都無需操作人員考慮芯片所 產(chǎn)生的隨機數(shù)的隨機性問題，移位寄存器可以自動將隨機數(shù)進行實時完整的寄存，保證了 測試實時性的要求，提高了安全芯片測試的可操作性與測試效率。


圖1為一種TCG要求的安全芯片體系的結構示意圖；圖2為本發(fā)明實施列一所提供的安全芯片的測試系統(tǒng)的結構示意圖；圖3為本發(fā)明實施列二所提供的安全芯片的測試系統(tǒng)的結構示意圖；圖4為本發(fā)明實施列二所提供的安全芯片的測試系統(tǒng)另一種實現(xiàn)方式的結構示 意圖；圖5為本發(fā)明實施列二所提供的安全芯片的測試系統(tǒng)的加解密發(fā)生器的結構示 意圖；圖6為本發(fā)明一實施列所提供的移位寄存器的安全芯片測試方法的流程示意圖。
具體實施例方式為使本發(fā)明的目的、特征更明顯易懂，下面結合附圖對本發(fā)明的具體實施方式
作 進一步的說明。實施列一請參考圖2，其為本發(fā)明實施列一所提供的安全芯片的測試系統(tǒng)的結構示意圖，如 圖所示。該系統(tǒng)包括測試平臺10以及與測評平臺10信號連接的移位寄存器20和加解密 工作站30，其中測試平臺10用以放置待測試的安全芯片40，并將安全芯片40的接口信號 引出，以便于在測試時實時獲取安全芯片40的接口送出的信號。移位寄存器20讀取安全 芯片40的接口送出的隨機數(shù)，將其暫存于其中；加解密工作站30獲取移位寄存器20所接 收到的隨機數(shù)，并對該隨機數(shù)進行加密或解密，并將所述加密或解密的結果送到安全芯片 的接口。其中，測試平臺10在芯片測試過程中保持安全芯片40處于工作狀態(tài)。這樣，安全芯片在接收到以上加密或解密結果時，會自動與其內(nèi)加解密模塊的處 理結果進行比對，如果比對結果一致，則通過身份確認，利用對安全芯片進行測試?？梢?，以 上安全芯片的測試系統(tǒng)僅需加設一移位寄存器，以將安心芯片產(chǎn)生的隨機數(shù)進行寄存，而 后只要保證芯片處于工作狀態(tài)，便可以獨立對移位寄存器內(nèi)所存儲的隨機數(shù)進行加解密操 作。這樣，大大簡化了芯片測試平臺的設計要求，降低了測試成本。而移位寄存器的引入， 又避免了安全芯片內(nèi)隨機數(shù)產(chǎn)生的隨機性對測試帶來的影響。這是因為移位寄存器中的數(shù) 據(jù)可以在移位脈沖的作用下一次逐位右移或左移，這樣，可以實時將芯片內(nèi)所產(chǎn)生的隨機 數(shù)完整取出，滿足了測試實時性的要求，提高了測試效率。另外，移位寄存器的輸入或輸出 可以是串行也可以是并行，因此，可以靈活配合芯片隨機數(shù)的輸出形式與加解密工作站30 所需的輸入形式。在本實施列中，加解密工作站30為計算機，通過軟件方式來實現(xiàn)加解密運算，具 體，該計算機30內(nèi)設置有存儲器，且存儲器內(nèi)存儲有加解密運算程序與密鑰，且計算機30 通過其接口接收移位寄存器20所接收到的隨機數(shù)，并調(diào)用存儲器內(nèi)的加解密運算程序與密鑰，對所述隨機數(shù)進行加密或解密，并將加密或解密的結果送到安全芯片接口。需要說明 的是，計算機30與測評平臺10和移位寄存器20之間的連接方式不限于有線或者無線，本 領域技術人員可根據(jù)需要選取。為了進一步降低成本，可以利用FPGA技術將以上測試系統(tǒng)硬件化。具體請參考以 下實施列。實施列二 請參考圖3，其為本發(fā)明實施列二所提供的安全芯片的測試系統(tǒng)的結構示意圖，如 圖所示。該系統(tǒng)包括測試平臺10以及與測試平臺10信號連接移位寄存器20以及加解密 發(fā)生器50。其中測試平臺10用以放置待測試的安全芯片40，并將安全芯片40的接口信號 引出，以便于在測試時實時獲取安全芯片40的接口送出的信號。移位寄存器20讀取安全 芯片40的接口送出的隨機數(shù)，將其暫存于其中；加解密發(fā)生器50獲取移位寄存器20所接 收到的隨機數(shù)，并對該隨機數(shù)進行加密或解密，并將所述加密或解密的結果送到安全芯片 40的接口。其中，測試平臺10在芯片測試過程中保持安全芯片40處于工作狀態(tài)。這樣，安全芯片在接收到以上加密或解密結果時，會自動與其內(nèi)加解密模塊的處 理結果進行比對，如果比對結果一致，則通過身份確認，利用對安全芯片進行測試?？梢?，以 上安全芯片的測試系統(tǒng)僅需加設一移位寄存器，以將安心芯片產(chǎn)生的隨機數(shù)進行寄存，而 后只要保證芯片處于工作狀態(tài)，便可以獨立對移位寄存器內(nèi)所存儲的隨機數(shù)進行加解密操 作。這樣，大大簡化了芯片測試平臺的設計要求，降低了測試成本。而移位寄存器的引入， 又避免了安全芯片內(nèi)隨機數(shù)產(chǎn)生的隨機性對測試帶來的影響。這是因為移位寄存器中的數(shù) 據(jù)可以在移位脈沖的作用下一次逐位右移或左移，這樣，可以實時將芯片內(nèi)所產(chǎn)生的隨機 數(shù)完整取出，滿足了測試實時性的要求，提高了測試效率。另外，移位寄存器的輸入或輸出 可以是串行也可以是并行，因此，可以靈活配合芯片隨機數(shù)的輸出形式與加解密發(fā)生器50 所需的輸入形式。在本實施列中，加解密發(fā)生器50是利用硬件方式來實現(xiàn)的，具體請參考圖5，其給 出了加解密發(fā)生器50的一種實現(xiàn)方式。如圖所示，該加解密發(fā)生器50包括控制單元510 以及分別與控制單元510信號連接的存儲單元520、算法運算單元530和接口單元540。其 中，存儲單元520用以存儲算法運算單元530運算所需的密鑰；算法運算單元530則在控制 單元的控制下，通過接口單元540獲取移位寄存器20所接收到的隨機數(shù)，并獲取存儲單元 520內(nèi)的密鑰，并利用密鑰對隨機數(shù)進行加密或解密運算，并將加密或解密的結果通過接口 單元540送到安全芯片40的接口。需要說明的是，加解密發(fā)生器50與移位寄存器20可以集成在一起。具體請參考 圖4，此時，加解密發(fā)生器50與移位寄存器20可以共用一個接口單元60，來與測試平臺10 進行通信。從以上兩個實施列可以看出，由于移位寄存器的引入，可以將安全芯片所產(chǎn)生的 隨機數(shù)進行寄存，而后只要保證芯片處于工作狀態(tài)，便可以獨立對移位寄存器內(nèi)所存儲的 隨機數(shù)進行加解密操作。從而，大大簡化了芯片測試平臺的設計要求，降低了測試成本。另 外，每一次對芯片開始新的測試，都無需操作人員考慮芯片所產(chǎn)生的隨機數(shù)的隨機性問題， 移位寄存器可以自動將隨機數(shù)進行實時完整的寄存，保證了測試實時性的要求，提高了安 全芯片測試的可操作性與測試效率。
6
下面結合圖6，來詳細描述引入了移位寄存器的安全芯片測試方法。如圖所示，本 實施列提供了一種安全芯片的測試方法，其包括如下步驟Sl 從安全芯片的接口讀取其送出的隨機數(shù)；S2 將隨機數(shù)通過移位寄存器后進行加密或解密；S3 將所述加密或解密的結果送到安全芯片接口 ；S4 安全芯片對以上加密或解密的結果與其自身的處理結果進行比對，比對結果 一致，則通過身份確認，如此，便可以對安全芯片進行測試。其中，在以上測試過程中，保持安全芯片處于工作狀態(tài)。綜上所述，以上安全芯片測試方法與系統(tǒng)，利用移位寄存器將芯片內(nèi)的隨機數(shù)實 時取出進行寄存。而后獨立對移位寄存器內(nèi)所存儲的隨機數(shù)進行加解密操作。從而，大大 簡化了芯片測試平臺的設計要求，甚至可以在原有測試平臺上進行測試，從而無需改進測 試平臺，降低了測試成本。另外，每一次對芯片開始新的測試，都無需操作人員考慮芯片所 產(chǎn)生的隨機數(shù)的隨機性問題，移位寄存器可以自動將隨機數(shù)進行實時完整的寄存，保證了 測試實時性的要求，提高了安全芯片測試的可操作性與測試效率。以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點。本領域的技術 人員應該了解，本發(fā)明不受上述實施例的限制，上述實施例和說明書中描述的只是本發(fā)明 的原理，在不脫離本發(fā)明精神和范圍的前提下本發(fā)明還會有各種變化和改進，這些變化和 改進都落入要求保護的本發(fā)明的范圍內(nèi)。本發(fā)明要求的保護范圍由所附的權利要求書及其 等同物界定。
權利要求
一種安全芯片的測試方法，其特征是，包括從所述安全芯片的接口讀取其送出的隨機數(shù)；將所述隨機數(shù)通過移位寄存器后進行加密或解密；將所述加密或解密的結果送到所述安全芯片接口；所述安全芯片對所述加密或解密的結果與其自身的處理結果進行比對，比對結果一致，則通過身份確認，對所述安全芯片進行測試。
2.根據(jù)權利要求1所述的安全芯片的測試方法，其特征是，在以上測試過程中，保持所 述安全芯片處于工作狀態(tài)。
3.一種安全芯片的測試系統(tǒng)，其特征是，包括測試平臺，以放置所述安全芯片，并將所述安全芯片的接口引出； 移位寄存器，與所述測試平臺信號連接，讀取所述安全芯片的接口送出的隨機數(shù)； 加解密發(fā)生器，信號連接于所述移位寄存器與測試平臺，獲取所述移位寄存器所接收 到的隨機數(shù)，并對所述隨機數(shù)進行加密或解密，并將所述加密或解密的結果送到所述安全 芯片接口。
4.根據(jù)權利要求3所述的安全芯片的測試系統(tǒng)，其特征是，所述測試平臺在芯片測試 過程中保持安全芯片處于工作狀態(tài)。
5.根據(jù)權利要求3所述的安全芯片的測試系統(tǒng)，其特征是，所述加解密發(fā)生器與所述 移位寄存器集成在一起。
6.根據(jù)權利要求3所述的安全芯片的測試系統(tǒng)，其特征是，所述加解密發(fā)生器包括控 制單元以及分別與所述控制單元信號連接的存儲單元、算法運算單元和接口單元，其中，所述存儲單元存儲算法運算單元運算所需的密鑰；所述算法運算單元在所述控制單元的控制下，通過所述接口單元獲取所述隨機數(shù)，并 獲取所述存儲單元內(nèi)的密鑰，并對所述隨機數(shù)進行加密或解密運算，并將所述加密或解密 的結果通過所述接口單元送到所述安全芯片接口。
7.一種安全芯片的測試系統(tǒng)，其特征是，包括測試平臺，以放置所述安全芯片，并將所述安全芯片的接口引出； 移位寄存器，與所述測試平臺信號連接，讀取所述安全芯片的接口送出的隨機數(shù)； 加解密工作站，信號連接于所述移位寄存器，獲取所述移位寄存器所接收到的隨機數(shù)， 并對所述隨機數(shù)進行加密或解密，并將所述加密或解密的結果送到所述安全芯片接口。
8.根據(jù)權利要求7所述的安全芯片的測試系統(tǒng)，其特征是，所述測試平臺在芯片測試 過程中保持安全芯片處于工作狀態(tài)。
9.根據(jù)權利要求3所述的安全芯片的測試系統(tǒng)，其特征是，所述加解密工作站為計算 機，其內(nèi)設置有存儲器，且所述存儲器內(nèi)存儲有加解密運算程序與密鑰，且所述計算機通過其接口接收所述移位寄存器所接收到的隨機數(shù)，并調(diào)用存儲器內(nèi)的加 解密運算程序與密鑰，對所述隨機數(shù)進行加密或解密，并將所述加密或解密的結果送到所 述安全芯片接口。
全文摘要
本發(fā)明揭示了一種安全芯片的測試方法與系統(tǒng)，利用移位寄存器將芯片內(nèi)的隨機數(shù)實時取出進行寄存，而后獨立對移位寄存器內(nèi)所存儲的隨機數(shù)進行加解密操作。從而，大大簡化了芯片測試平臺的設計要求，降低了測試成本。另外，移位寄存器可以自動將隨機數(shù)進行實時完整的寄存，保證了測試實時性的要求，提高了安全芯片測試的可操作性與測試效率。以上方法包括從安全芯片的接口讀取其送出的隨機數(shù)；將所述隨機數(shù)通過移位寄存器后進行加密或解密；將所述加密或解密的結果送到所述安全芯片接口；所述安全芯片對所述加密或解密的結果與其自身的處理結果進行比對，比對結果一致，則通過身份確認，對所述安全芯片進行測試。
文檔編號G06F21/00GK101908112SQ201010241690
公開日2010年12月8日 申請日期2010年7月30日 優(yōu)先權日2010年7月30日
發(fā)明者凌儉波, 劉遠華, 葉建明, 張 杰, 徐惠, 方華, 湯雪飛, 王錦, 祁建華 申請人:上海華嶺集成電路技術股份有限公司