專利名稱：電子電路的活動性監(jiān)測的制作方法
技術領域：
本發(fā)明主要涉及電子電路，且尤其涉及對電路、組件或者電子電路的功能進行的 隨時間推移的活動性監(jiān)測。本發(fā)明更具體的應用于檢測在黑客攻擊企圖(hacking attempt)影響下的電路的 不當操作。
背景技術：
在處理被認為在機密性方面起關鍵作用的數(shù)據(jù)的多個電路或組件中，期望提供針 對盜取(hack)這些數(shù)據(jù)的可能的企圖的對策。一種特別的常見攻擊是所謂的旁路攻擊，其中，當集成電路執(zhí)行保密數(shù)據(jù)處理的 操作時，對所述集成電路的功耗進行分析(DPA-差分功耗分析)。一般通過監(jiān)測執(zhí)行的關鍵算法的數(shù)量來執(zhí)行旁路攻擊檢測。事實上，攻擊者在數(shù) 據(jù)和/或密鑰上作出大量的假設，而使得當分析電路功耗時，導致多次地執(zhí)行算法。因此，常見的技術是在每個新的執(zhí)行過程中使用遞增或遞減計數(shù)器，以檢測何時 執(zhí)行了太多的操作，隨后采取適當?shù)拇胧Σ僮鞔螖?shù)的計數(shù)存儲在集成電路的非易失 性存儲器區(qū)域(EEPROM)中。事實上，電路在處于連續(xù)攻擊期間，一般會重啟，并且數(shù)據(jù)不會 丟失?？捎卸喾N類型的對策，但是最常用的一種是禁止集成電路操作。這種技術的缺點是它沒有考慮時間因素，而時間因素在遭受到攻擊的情況下很 重要。事實上，同一算法的多次執(zhí)行預示著攻擊可能快要到來，而它的高頻率的重復則是更 為明確的攻擊信號。

發(fā)明內(nèi)容
我們期望有監(jiān)測集成電路中的指定功能或操作的執(zhí)行的方案。我們還期望考慮時間因素，且特別的，我們期望將意味著對電路數(shù)據(jù)的黑客攻擊 企圖的短時間間隔內(nèi)的重復操作，與對應于正常的使用的足夠的時間間隔內(nèi)的相同數(shù)量的 操作進行辨別。因此，本發(fā)明的實施方式的目的是克服現(xiàn)有黑客攻擊企圖檢測技術中的全部或部 分缺點。本發(fā)明的實施方式的另一個目的是提供易于實施的小體積的方案。本發(fā)明的實施方式的另一個目的是提供能夠對同一電路的不同功能或操作實施 的方案。更一般的，本發(fā)明的實施方式旨在根據(jù)隨時間推移的執(zhí)行次數(shù)來監(jiān)測集成電路的 操作或功能的活動性。為了實現(xiàn)全部或部分的這些目的以及其他目的，本發(fā)明的至少一個實施方式提供 了用于監(jiān)測數(shù)字信號的方法，其中在被監(jiān)視的信號處于第一狀態(tài)期間，將第一 P-通道MOS晶體管置于負偏置溫度不穩(wěn)定性型的退化狀態(tài)；當所述被監(jiān)視的信號切換到第二狀態(tài)時，測量代表第一晶體管的飽和電流的第一 數(shù)值；以及當該第一數(shù)值超過閾值時，切換檢測信號。根據(jù)本發(fā)明的實施方式，所述第一數(shù)值是第一支路的中間點的電壓，該第一支路 包括串聯(lián)的至少第一晶體管和電阻元件。根據(jù)本發(fā)明的實施方式，將所述第一數(shù)值與由第二晶體管提供的第二相應數(shù)值進 行比較，當所述數(shù)值之間的差超過閾值時，切換所述檢測信號。根據(jù)本發(fā)明的實施方式，被監(jiān)測的信號是指示密碼操作狀態(tài)的信號。本發(fā)明還提供了用于監(jiān)測數(shù)字信號的設備，包括在施加電源電壓的兩個終端之間的第一支路，該第一支路包括串聯(lián)的第一 P-通道MOS晶體管、第一開關和第一電阻 元件；第二支路，該第二支路包括串聯(lián)的第二開關、第二 P-通道MOS晶體管、第三開關和 第二電阻元件；第三支路，該第三支路能夠給第一和第二支路的P-通道晶體管加偏置；比較器，該比較器對第一和第二支路的電阻元件兩端各自的電壓進行比較；以及元件，當被監(jiān)測的信號處于第一狀態(tài)時，該元件能夠將所述第一支路的P-通道晶 體管的源極和漏極短路。根據(jù)本發(fā)明的實施方式，所述第一和第三開關是N-通道MOS晶體管。根據(jù)本發(fā)明的實施方式，通過反相器將所述被監(jiān)測的數(shù)字信號應用到第一和第二 支路的相應的N-通道晶體管的柵極，且應用到形成所述元件的P-通道晶體管的柵極。根據(jù)本發(fā)明的實施方式，第三支路包括在施加電源電壓的所述終端之間串聯(lián)的 第四開關、P"通道MOS晶體管和電流源。根據(jù)本發(fā)明的實施方式，所述第二和第四開關是P-通道MOS晶體管。本發(fā)明還提供了電子電路，其包括至少一個執(zhí)行密碼功能的子組件；和至少一個用于監(jiān)測指示所述功能的狀態(tài)的信號的設備。在下面的結合附圖的具體實施方式
的非限制性的說明中，將詳細描述本發(fā)明的上 述目的、特征和優(yōu)點。


圖1是作為例子的電子電路的框圖，本發(fā)明應用于該類型的電子電路；圖2A和2B是示出了圖1中的電路的功能激活信號的形狀的例子的時序圖，分別 為正常操作情況下和存在攻擊時的時序圖；圖3是本發(fā)明的實施方式的框圖；圖4示出了圖3中的監(jiān)測電路的詳細的實施方式；圖5A、5B、5C和5D是示出了圖4中的電路操作的時序圖。
具體實施例方式
同一元件在不同附圖中以相同的參考數(shù)字標注。為了清楚起見，僅示出了且將僅描述那些對理解本發(fā)明有用的步驟和元件。特別 的，沒有詳述由所描述的實施方式監(jiān)測的功能或操作，能夠由集成電路執(zhí)行的本發(fā)明與由 數(shù)字信號激活的任何功能或操作相兼容，并且我們期望監(jiān)測集成電路的執(zhí)行頻率相對于閾 值的變化。進一步的，在監(jiān)測可能的攻擊的應用中，沒有詳述對策，此處的本發(fā)明還與在檢 測到攻擊企圖時所采用的任何常見的對策相兼容。圖1是集成電路1的實施方式的框圖，本發(fā)明應用于該類型的集成電路。該電路 一般包括處理單元11 (Pu)，一個或多個存儲器12、13和14 (例如，其中有RAM或處理寄存 器)，一個或多個可重寫的非易失性存儲器(NVM)，一個或多個不可重寫的非易失性存儲器 (ROM)。電路1包括一個或多個控制、地址和數(shù)據(jù)總線15，以使不同組件能夠相互通信，還 包括用于與電路1的外部設備通信的輸入/輸出接口 16(1/0)。根據(jù)本發(fā)明的應用，電路1 包括用于實施其他功能的其他組件或電路(由框17表示，電路板功能測試儀(FCT))。在一 優(yōu)選實施方式中，為了保護組件(例如，智能卡類型的組件)，電路1特別包括負責執(zhí)行實 施秘密量(密鑰)功能(例如，加密、解密、擾碼、簽名計算功能等)的密碼處理器18 (CP)。 根據(jù)另一個例子，希望用于活動性監(jiān)測的集成電路包括存儲器和密碼處理器(不具有中央 處理單元)。下文中，將結合應用的例子來描述本發(fā)明，該應用監(jiān)測電路的密碼活動性以檢測 可能的攻擊。然而，它更普遍的應用于監(jiān)測任何組件或電路的活動性，我們期望對照閾值對 所述任何組件或電路的操作的發(fā)生頻率進行驗證。例如，這方面的一個例子可為驗證非易 失存儲器中的刪除/編程操作的頻率，如果需要的話，延遲某些刪除/編程操作以降低存儲 器上的應力，從而提高它的壽命。圖2A和2B是示出了被監(jiān)測的信號EN的活動周期(由狀態(tài)1專門表示)和空閑 周期(由狀態(tài)0專門表示)的時序圖。例如，信號EN是密碼功能的使能信號。作為一種變 化，它是指示這種功能處于激活狀態(tài)的狀態(tài)信號。圖2A示出了具有相對較長的空閑周期的正常操作，在此期間，執(zhí)行一次或多次該 操作。實際上，空閑周期比活動周期長，電路的其他部分使用剩余時間來充分利用該功能提 供的數(shù)據(jù)。圖2B示出了在存在不當操作的情況下(例如，存在攻擊的情況下)的信號EN的 形狀。密碼操作的重復頻率遠遠高于前種情況，并且最主要的是，該操作沒有被空閑周期分 開。這應歸于以下事實黑客具有伴隨著對數(shù)據(jù)和/或密鑰的連續(xù)的假設執(zhí)行的密碼操作， 并且他不等待進一步處理的數(shù)據(jù)就重啟電路。事實上，該攻擊包括在執(zhí)行密碼過程的期間 監(jiān)測電路功耗以推斷關于密鑰的信息。立即重啟電路以向其提供其他數(shù)據(jù)或假設，這也可 避免觸發(fā)對策。圖3是本發(fā)明的實施方式的框圖。假設操作OP(例如，由圖1中的框18實施)希 望被監(jiān)測。假設被監(jiān)測的信號接收使能信號EN。采樣該使能信號以將其發(fā)送到提供信號 DET的監(jiān)測電路2(SPY)，該信號DET指示可能的不當操作。作為一種變化，從功能OP內(nèi)部 采樣狀態(tài)信號EN。電路2對照閾值分析信號EN的活動周期的頻率以能夠檢測不當操作。根據(jù)描述的實施方式，利用了 P-通道MOS晶體管的寄生效應的優(yōu)點，即，負偏置溫度不穩(wěn)定性(NBTI)。在特定偏置的情況下，電荷被收集到晶體管的柵極。這導致修正晶 體管的閾值電壓(Vt)，且相應地修正它的飽和電流。這種退化是時間函數(shù)。晶體管的柵極 偏置到負電壓而它的漏極、它的源極和它的基極接地時會產(chǎn)生NBTI晶體管退化或應力，或 者向它的柵極施加零電壓而它的漏極、它的源極和它的基極接正電源電壓時也會產(chǎn)生NBTI 晶體管退化或應力。這種現(xiàn)象通常發(fā)生在數(shù)字電路中的晶體管切換階段，但它僅是瞬時現(xiàn) 象。在CMOS技術中，NBTI現(xiàn)象是公知的，并且希望在晶體管平常的操作中避免該現(xiàn)象。該現(xiàn)象在這里用于在被監(jiān)測的功能處于激活狀態(tài)期間弓I起檢測晶體管的退化。隨 后利用以下事實的優(yōu)點一段時間后，晶體管返回到它的正常(非退化)狀態(tài)，所述時間依 賴于，尤其是，退化的程度。NBTI現(xiàn)象在本領域中是公知的。例如，下述文獻中描述了 NBTI現(xiàn)象Dieter K. Schroder 和 Jeff A. Babcock 在 2003 年 7 月發(fā)表于 Journal ofApplied Physics，第 94 卷，第 1-18 頁的論文"Negative biastemperature instability :Road to cross in deep submicron siliconsemiconductor manufacturing，，，M. Alam 禾口 S. Mahapatra $ 2005 年 1 月發(fā)表于 Microelectronic Reliability，第 45 卷，第 1 期，第 71-81 頁的論文“A comprehensive model of PMOS NBTI degradation，，。圖4是如圖3所示出的檢測電路2的詳細電路圖。原則是將P-通道MOS晶體管Pl的特性與晶體管P2的特性進行比較，在被監(jiān)測 的功能的激活期間Pl將經(jīng)受NBTI-型的退化，而P2也具有P通道但在這些期間不經(jīng)受退 化。為了這個目的，兩個支路21和22并聯(lián)在施加正電源電壓Vdd的兩個終端23和24之 間，每個支路包括串聯(lián)的晶體管Pl或P2中的一個、開關(例如，N-通道晶體管)Nl (相應的 N2)、電阻元件Rl (相應的R2)。支路22進一步包括晶體管P2和終端23之間的開關(例 如，P-通道MOS晶體管P5)，為了功能能夠被監(jiān)測，該開關由信號EN控制。為了啟動所述功 能，晶體管W和N2的柵極接收信號EN的反相信號(反相器25)。將晶體管m與電阻Rl 之間的互連節(jié)點26和晶體管N2與電阻R2之間的互連節(jié)點27連接到輸出檢測結果DET的 比較器28 (COMP)的輸入端，而節(jié)點26和27為晶體管附和N2的源極。實際上，比較器28 間接地比較與晶體管Pl和P2的飽和電流有關的數(shù)據(jù)。由第三支路29確保晶體管Pl和P2的偏置，第三支路29包括在終端23和24之 間串聯(lián)的由信號EN控制的開關(例如，P-通道MOS晶體管P6)、P-通道晶體管P3和電流 源30，晶體管P3由二極管裝配(柵極和漏極相互連接)，并且它的柵極連接到晶體管Pl和 P2的相應的柵極。偏置支路29可由N-通道MOS晶體管N3進行控制，N3將晶體管P3的漏極(連接 到電流源30)接地24。晶體管N3的柵極接收使能信號EN。進一步的，柵極也接收信號EN 的晶體管N4將晶體管P2的漏極接地。通過在信號EN處于高狀態(tài)時P-通道MOS晶體管P4短接晶體管Pl的源極和漏極， 可將測量晶體管Pl置于退化狀態(tài)。為了這個目的，晶體管P4的柵極連接到反相器25的輸 出端。通過構造，晶體管P2的基極以及組件中的所有P-通道晶體管的基極都連接到它的 源極(因而連接到電壓Vdd)。圖5A、5B、5C和5D是示出了圖4中的電路操作的時序圖。圖5A示出了被監(jiān)測的 信號EN的形狀的例子。圖5B和5C示出了晶體管Pl和P2的各自的漏極電壓Vmes和Vkef的各自的形狀。圖5D示出了由放大器28提供的信號DET的形狀。假設最初測量晶體管Pl沒有受到應力。當信號EN被首次激活時(時刻tl，圖5A)， 晶體管N3和N4開啟。這導致晶體管Pl和P2的柵極以及晶體管P2的漏極接地。在它們 各自的柵極接收信號EN的晶體管P5和P6關閉。因此電壓Vkef變?yōu)? (忽略在開啟狀態(tài)下 晶體管N4的壓降)。進一步的，反相器25阻止晶體管m和N2。相應的，支路21和22都 被關閉。在測量晶體管側，反相器25開啟晶體管P4。相應的，晶體管Pl的源極、基極和漏 極的電壓都為Vdd (忽略在開啟狀態(tài)下晶體管P4的壓降)，而它的柵極接地。隨后將晶體管 Pl置于NBTI退化狀態(tài)，并且在它的柵極氧化層進行電荷積聚。在時刻t2，當使能信號EN無效時，通過關閉晶體管P4可使該應力消失。同時，開 啟晶體管Ni、N2和P5、P6，且關閉晶體管N3和N4。隨后開始測量階段，支路21和22都 被激活。比較器28比較節(jié)點26和27處的電壓電平，在該階段，其對應于電壓電平Vmes和 Vkef(忽略在開啟狀態(tài)下晶體管m和N2的壓降)。通過關閉晶體管N3可激活偏置支路29。 從而啟動晶體管Pl和P2。如圖5B所示出的時序圖，晶體管Pl關閉時，已經(jīng)發(fā)生的電荷積 聚在該晶體管中轉變成低電平，其導致電壓Vmes小于標稱電平Vl (電阻Rl被固定)。在第 二支路側，電壓Vkef取值V2，V2受電阻R2的值的制約。電平Vl和V2不需要相同。這取決 于切換閾值(即，比較器28的電壓Vmes和Vkef(或相反)之間的電平差)是由其中的內(nèi)置偏 置設定，還是由電阻Rl和R2的值設定。由于電壓Vkef在測量期間不改變，因此低于對應于 電壓Vmes的值TH的閾值時，則認為晶體管Pl已累積了足夠的退化，從而認為發(fā)生了不當操 作。在時序圖的左側部分，假設NBTI寄生效應從時刻t3消失，在該時刻，晶體管Pl和 P2變得再次相同，且電壓Vmes取值Vl。時序圖的右側部分示出了電路的不當操作，例如，黑客攻擊企圖。在這種情況下， 信號EN的激活周期彼此之間靠的非常近。結果，晶體管Pl沒有時間返回到它的正常狀態(tài)。 當(時刻t4)在晶體管Pl的柵極氧化層進行電荷積聚而使得電壓Vmes下降到低于閾值TH 時，比較器28進行切換操作(信號DET，圖5D)。信號DET的利用可以是電路截止、控制的激活、延遲另一個動作的事實(例如，在 寫入非易失性存儲器中的情況下)等。所描述的實施方式的優(yōu)點是現(xiàn)在可以考慮電路激活周期的頻率，而不再僅僅考 慮它們的數(shù)量。另一個優(yōu)點是晶體管Pl的退化獨立于電源電壓的任何噪聲或干擾(在退化期 間，使晶體管Pi的兩個導電終端-漏極和源極-的電壓為同一電壓)。進一步的，該退化對 不同性質的可能的攻擊不敏感，例如，該退化對激光攻擊不敏感。另一個優(yōu)點是不再需要對EEPROM執(zhí)行連續(xù)的寫操作，其降低了該存儲器上的應 力。另一個優(yōu)點是檢測電路占用的空間小。因此，根據(jù)本實施方式，可以在同一個電 子電路中分配多個電路2以監(jiān)測不同的使能信號。已經(jīng)描述了本發(fā)明的多種實施方式，并且本領域技術人員可做各種變換和修改。 特別的，本發(fā)明實施例的實際應用，尤其是，用于觸發(fā)檢測信號的閾值的選擇取決于應用， 且基于前面給出的功能指示，該選擇在本領域技術人員的能力范圍之內(nèi)。進一步的，盡管已結合用于密碼功能激活信號的監(jiān)測的例子描述了本發(fā)明的實施方式，然而，一旦期望監(jiān)測數(shù)字信號的激活周期的頻率變化，它的應用就會更普遍。而且，也可設想其他的測量電路。 例如，對于給定的電路，比較器28使用的基準值可由電阻分離電橋提供。然而，使用與晶體 管Pl的支路類似的支路的優(yōu)點在于避免可能的發(fā)散。
權利要求
1.一種用于監(jiān)測數(shù)字信號(EN)的方法，其中在被監(jiān)視的信號處于第一狀態(tài)期間，將第一 P-通道MOS晶體管(Pl)置于負偏置溫度 不穩(wěn)定性(NBTI)型的退化狀態(tài)；當所述被監(jiān)視的信號切換到第二狀態(tài)時，測量代表第一晶體管(Pl)的飽和電流的第 一數(shù)值(Vmes)；以及當該第一數(shù)值超過閾值(TH)時，切換檢測信號(DET)。
2.如權利要求1所述的方法，其中所述第一數(shù)值是第一支路(22)的中間點(26)的電 壓，該第一支路(22)包括串聯(lián)的至少第一晶體管(Pl)和電阻元件(Rl)。
3.如權利要求1所述的方法，其中將所述第一數(shù)值(Vmes)與由第二晶體管(P2)提 供的第二相應數(shù)值(Vkef)進行比較，當所述數(shù)值之間的差超過閾值時，切換所述檢測信號 (DET)。
4.如權利要求1所述的方法，其中被監(jiān)測的信號(EN)是指示密碼操作狀態(tài)的信號。
5.一種用于監(jiān)測數(shù)字信號的設備，包括在施加電源電壓(Vdd)的兩個終端(23，24)之間的第一支路(21)，該第一支路(21)包括串聯(lián)的第一 P-通道MOS晶體管(Pl)、第一開關 (Ni)和第一電阻元件(Rl)；第二支路(22)，該第二支路(22)包括串聯(lián)的第二開關(P5)、第二 P-通道MOS晶體管 (P2)、第三開關(N2)和第二電阻元件(R2)；第三支路(29)，該第三支路(29)能夠給所述第一和第二支路的P-通道晶體管加偏置；比較器(28)，該比較器(28)對第一和第二支路的電阻元件兩端各自的電壓進行比較；以及元件(P4)，當被監(jiān)測的信號處于第一狀態(tài)時，該元件(P4)能夠將所述第一支路的P-通 道晶體管的源極和漏極短路。
6.如權利要求5所述的電路，其中所述第一和第三開關是N-通道MOS晶體管(N1，N2)。
7.如權利要求6所述的電路，其中通過反相器(25)將被監(jiān)測的數(shù)字信號應用到第一支 路(21)和第二支路(22)的相應的N-通道晶體管的柵極，且應用到形成所述元件的P-通 道晶體管(P4)的柵極。
8.如權利要求5所述的電路，其中第三支路(29)包括在施加電源電壓(Vdd)的所述 終端(23，24)之間串聯(lián)的第四開關(P7)、P-通道MOS晶體管(P3)和電流源(30)。
9.如權利要求8所述的電路，其中所述第二和第四開關是P-通道MOS晶體管(P5，P6)。
10.一種電子電路(1)，包括至少一個執(zhí)行密碼功能的子組件(18)；和至少一個根據(jù)權利要求5所述的設備(2)，所述設備用于監(jiān)測指示所述功能的狀態(tài)的信號。
全文摘要
用于監(jiān)測數(shù)字信號的方法和設備，其中，在被監(jiān)視的信號處于第一狀態(tài)期間，將第一P-通道MOS晶體管置于負偏置溫度不穩(wěn)定性型的退化狀態(tài)；當所述被監(jiān)視的信號切換到第二狀態(tài)時，測量代表第一晶體管的飽和電流的第一數(shù)值；以及當該第一數(shù)值超過閾值時，切換檢測信號。
文檔編號G06F21/00GK101996125SQ20101025265
公開日2011年3月30日 申請日期2010年8月10日 優(yōu)先權日2009年8月12日
發(fā)明者西爾維·維達爾 申請人:意法半導體(胡希)公司