專利名稱：處理器組件及該組件內(nèi)存共享的方法
技術領域：
本發(fā)明涉及處理器，特別是涉及嵌入式系統(tǒng)中的應用處理器與協(xié)處理器的結構及內(nèi)存共享的方法。
背景技術：
隨著計算機微處理器及網(wǎng)絡技術的發(fā)展，嵌入式系統(tǒng)的功能逐漸強大，應用范圍也越來越廣泛。在嵌入式系統(tǒng)中，較多附加的功能都是以處理器的外圍電路的形式存在，因此需要大量的分立元器件，并需要各類的輸入輸出擴展，處理器也需要相應的增加接口等結構，結構較為復雜，不便于實現(xiàn)。協(xié)處理器的出現(xiàn)解決了這一問題，然而，通常情況下，在嵌入式系統(tǒng)中，協(xié)處理器與應用處理器都設置有各自對應的內(nèi)存控制器和內(nèi)存，協(xié)處理器對應的內(nèi)存控制器控制協(xié)處理器與內(nèi)存之間的數(shù)據(jù)交換，應用處理器對應的內(nèi)存控制控制應用處理器與內(nèi)存之間的數(shù)據(jù)交換，而兩個處理器之間的通信則是通過選擇器來選擇。因此，此種嵌入式系統(tǒng)中，需要在二者之間設置選擇器。因為兩個處理器所對應的內(nèi)存是相互獨立的，不便于兩個處理器之間的互訪。此外，因為協(xié)處理器通常所需要的內(nèi)存較小，若單獨為協(xié)處理器配置一個內(nèi)存，其在使用時往往并不會占用該內(nèi)存的全部容量，這樣便會造成內(nèi)存使用的浪費，不利于減少成本。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是提供一種處理器組件及該組件中內(nèi)存共享的方法， 能夠?qū)崿F(xiàn)應用處理器與協(xié)處理之間的內(nèi)存共享，降低成本。為了解決上述問題，本發(fā)明公開了一種處理器組件，包括內(nèi)存、協(xié)處理器組件和應用處理器組件，該內(nèi)存包括協(xié)處理器組件訪問區(qū)、應用處理器組件訪問區(qū)和共享區(qū)；該協(xié)處理器組件包括協(xié)處理器，發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求；第一內(nèi)存仲裁器，接收協(xié)處理器發(fā)送的帶有優(yōu)先級訪問信息的讀/寫訪問請求；該應用處理器組件包括協(xié)處理器控制器，接收第一內(nèi)存仲裁器發(fā)送的帶有優(yōu)先級訪問信息的讀/寫訪問請求；應用處理器，發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求；第二內(nèi)存仲裁器，接收協(xié)處理控制器或應用處理器發(fā)送的帶有優(yōu)先級訪問信息的讀/寫訪問請求，并按優(yōu)先級等級對訪問請求進行排序；內(nèi)存控制器，接收第二內(nèi)存仲裁器發(fā)送的訪問請求，并控制訪問請求對內(nèi)存的相應區(qū)域進行訪問。進一步地，該協(xié)處理器組件還包括至少一個控制器，向第一內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求。進一步地，該應用處理器組件還包括至少一個控制器，向第二內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求。進一步地，該第一內(nèi)存仲裁器中具有優(yōu)先級控制模塊，所述優(yōu)先級控制模塊內(nèi)預先存儲有優(yōu)先級表及信號生成單元，優(yōu)先級表根據(jù)接收到的讀/寫訪問請求的請求時間及優(yōu)先級等級等信息對其進行排序，信號生成單元將具有最高優(yōu)先級等級的讀/寫訪問請求生成訪問信號，其他的讀/寫訪問請求生成禁止訪問信號。進一步地，該第二內(nèi)存仲裁器中具有優(yōu)先級控制模塊，所述優(yōu)先級控制模塊內(nèi)存儲有優(yōu)先級表及信號生成單元，優(yōu)先級表根據(jù)接收到的讀/寫訪問請求的請求時間及優(yōu)先級等級等信息對其進行排序，信號生成單元將具有最高優(yōu)先級等級的讀/寫訪問請求生成訪問信號，其他的讀/寫訪問請求生成禁止訪問信號。本發(fā)明還提供上述處理器組件的內(nèi)存共享的方法，包括A.對內(nèi)存進行分區(qū)，將內(nèi)存分為供應用處理器訪問的應用處理器組件訪問區(qū)、供協(xié)處理器組件訪問的協(xié)處理器訪問區(qū)及二者均可訪問的共享區(qū)；B.協(xié)處理器向第一內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求，第一內(nèi)存仲裁器根據(jù)優(yōu)先級等級將接收到的讀/寫訪問請求進行排序后發(fā)送給協(xié)處理器控制器，協(xié)處理器控制器再將接收到的讀/寫訪問請求發(fā)送給第二內(nèi)存仲裁器，應用處理器向第二內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求；C.第二內(nèi)存仲裁器將所接收到的讀/寫訪問請求根據(jù)優(yōu)先級等級依次傳送給內(nèi)存控制器；D.內(nèi)存控制器對所接收到的讀/寫訪問請求進行分析并控制訪問請求對內(nèi)存的相應區(qū)域進行訪問。進一步地，該B步驟中還包括至少一個控制器向第一內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求，若第一內(nèi)存仲裁器內(nèi)沒有其他器件發(fā)送的讀/寫訪問請求， 則第一內(nèi)存仲裁器直接將該讀/寫訪問請求發(fā)送給協(xié)處理器仲裁器，若第一內(nèi)存仲裁器內(nèi)還有其他器件發(fā)送的讀/寫訪問請求，則第一內(nèi)存仲裁器根據(jù)優(yōu)先級等級對其中所有的讀 /寫訪問請求按照優(yōu)先級等級進行排序，并發(fā)送給協(xié)處理器控制器，協(xié)處理控制器再將接收到的讀/寫訪問請求發(fā)送給第二內(nèi)存仲裁器。進一步地，該B步驟中還包括至少一個控制器向第二內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求，若第二內(nèi)存仲裁器內(nèi)沒有其他器件發(fā)送的讀/寫訪問請求，則第二內(nèi)存仲裁器直接將該讀/寫訪問請求發(fā)送給內(nèi)存控制器；若第二內(nèi)存仲裁器內(nèi)還有其他器件發(fā)送的讀/寫訪問請求，則第二內(nèi)存仲裁器對其中所有的讀/寫訪問請求按照優(yōu)先級等級進行排序。進一步地，該B步驟中還包括第一內(nèi)存仲裁器和第二內(nèi)存仲裁器根據(jù)讀/寫訪問請求的請求時間及優(yōu)先級等級等信息，參照預先存儲的優(yōu)先級等級表對訪問請求進行排序，確定具有最高優(yōu)先級的讀/寫訪問請求，并將具有最高優(yōu)先級的讀/寫訪問請求生成訪問信號，其他的讀/寫訪問請求生成禁止訪問信號，處于等待狀態(tài)。進一步地，該D步驟中還包括內(nèi)存控制器對接收到的讀/寫訪問請求的訪問信息進行判斷，若訪問信息錯誤，則終止對內(nèi)存的訪問；若訪問信息正確，則允許該訪問請求對內(nèi)存相應區(qū)域的訪問。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點通過對內(nèi)存進行分區(qū)，將內(nèi)存分為供應用處理器組件訪問的應用處理器訪問區(qū)、 供協(xié)處理器組件訪問的協(xié)處理器訪問區(qū)及二者均可訪問的共享區(qū)。因為協(xié)處理器組件所占用的內(nèi)存一般較小，因此只需要將原本用于應用處理器組件的內(nèi)存的其中一小部分容量劃分為協(xié)處理器訪問區(qū)及共享區(qū)，便可以滿足協(xié)處理器組件對內(nèi)存的需求。同時，在應用處理器組件中設置協(xié)處理器控制器，使協(xié)處理器組件中的訪問請求能通過協(xié)處理器控制器經(jīng)由第二內(nèi)存仲裁器及內(nèi)存控制器對內(nèi)存進行訪問，因此，一個內(nèi)存便可以同時滿足協(xié)處理器組件及應用處理器組件的訪問需求，無需為協(xié)處理器組件及應用處理器組件各設置一個獨立內(nèi)存，節(jié)省了內(nèi)存的數(shù)量、降低了成本，并減少了因為設置多個內(nèi)存而占用過多電路板上的空間。同時，第二內(nèi)存仲裁器中的優(yōu)先級表，可以保證協(xié)處理組件的訪問請求具有較高的優(yōu)先級等級，因此，協(xié)處理器組件的訪問請求能夠被及時處理，提高對應硬件的響應速度。 此外，二者共用一個內(nèi)存，當二者之間需要進行數(shù)據(jù)交互時，其中一方可以直接將該數(shù)據(jù)寫入內(nèi)存的共享區(qū)，而另一方直接從共享區(qū)讀取該數(shù)據(jù)即可，無需通過中間環(huán)節(jié)來轉接，二者的互訪更加方便，提高了訪問效率。


圖1是本發(fā)明實施例的處理器組件的結構示意圖。圖2是本發(fā)明實施例的處理器組件內(nèi)存共享方法的流程圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明。請參閱圖1，一種處理器組件100，包括內(nèi)存10、協(xié)處理組件30和應用處理器組件 50。內(nèi)存10包括供協(xié)處理器組件30訪問的協(xié)處理器組件訪問區(qū)、供應用處理器組件 50訪問的應用處理器組件訪問區(qū)和二者均可訪問的共享區(qū)。協(xié)處理器組件30包括第一內(nèi)存仲裁器31、協(xié)處理器33及直接存取內(nèi)存的控制器 35。協(xié)處理器33及控制器35向第一內(nèi)存仲裁器31發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求。第一內(nèi)存仲裁器31具有優(yōu)先級控制模塊，其內(nèi)存儲有優(yōu)先級表，第一內(nèi)存仲裁器 31可以根據(jù)接收到的來自協(xié)處理器33及控制器35的讀/寫訪問請求的請求時間及優(yōu)先級等級等信息，依照優(yōu)先級表首先設定的等級對訪問請求進行排序。第一內(nèi)存仲裁器31還包括信號生成單元，優(yōu)先級控制模塊將經(jīng)過排序后的訪問請求的信息發(fā)送給信號生成單元， 信號生成單元會將具有最高等級的訪問請求生成訪問信號，對于其他的訪問請求則生成禁止訪問信號，處于等待狀態(tài)，等待下次排序。控制器35的數(shù)量可以為一個、兩個或者多個， 其數(shù)量根據(jù)處理實際連接的外部器件的數(shù)量確定。應用處理器組件50包括協(xié)處理器控制器51、應用處理器53、第二內(nèi)存仲裁器55、 內(nèi)存控制器57及直接存取內(nèi)存的控制器59。協(xié)處理器控制器51用于接收第一內(nèi)存仲裁器31發(fā)送的帶有優(yōu)先級訪問信息的讀/寫訪問請求并將訪問請求傳送給第二內(nèi)存仲裁器 55。應用處理器53及控制器59向第二內(nèi)存仲裁器55發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求。第二內(nèi)存仲裁器55具有優(yōu)先級控制模塊，其內(nèi)存儲有優(yōu)先級表，第二內(nèi)存仲裁器55可以根據(jù)接收到的來自協(xié)處理器控制器51、應用處理器53及控制器59的讀/寫訪問請求的請求時間及優(yōu)先級等級等信息，依照優(yōu)先級表首先設定的等級對訪問請求進行排序。第二內(nèi)存仲裁器55還包括信號生成單元，優(yōu)先級控制模塊將經(jīng)過排序后的訪問請求的信息發(fā)送給信號生成單元，信號生成單元會將具有最高等級的訪問請求生成訪問信號，對于其他的訪問請求則生成禁止訪問信號，處于等待狀態(tài)，等待下次排序?？刂破?9的數(shù)量可以為一個、兩個或者多個，其數(shù)量根據(jù)處理實際連接的外部器件的數(shù)量確定。請同時參閱圖2，該處理器組件100的內(nèi)存共享方法，包括以下步驟S101，對內(nèi)存10進行分區(qū)，將內(nèi)存10分為供應用處理器組件50訪問的應用處理器訪問區(qū)、供協(xié)處理器組件30訪問的協(xié)處理器訪問區(qū)及二者均可訪問的共享區(qū)。S102，控制器35或協(xié)處理器33向第一內(nèi)存仲裁器31發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求。第一內(nèi)存仲裁器31首先判斷是否同時有多路讀/寫訪問請求，若只有一路，則直接向協(xié)處理器控制器51發(fā)送該讀/寫訪問請求；若同時有多路，則通過預先設定的優(yōu)先級表對多路讀/寫訪問請求進行排序，并通過信號生成單元將經(jīng)過排序后具有最高優(yōu)先級等級的訪問請求生成訪問信號后傳送給協(xié)處理控制器51，其余的則生成禁止訪問信號，等待前次訪問信號輸出后再進行排序。協(xié)處理器控制器51、應用處理器53或控制器 59均是將讀/寫訪問請求發(fā)送給第二內(nèi)存仲裁器55。第二內(nèi)存仲裁器55首先也會判斷是否同時有多路讀/寫訪問請求，若只有一路，則直接向內(nèi)存控制器57發(fā)送該讀/寫訪問請求；若同時有多路，則通過預先設定的優(yōu)先級表對該多路讀/寫訪問請求進行排序，并通過信號生成單元將經(jīng)過排序后具有最高優(yōu)先級等級的訪問請求生成訪問信號后傳送給內(nèi)存控制器，其余的則生成禁止訪問信號，等待上次訪問結束后再進行排序。S103，第二內(nèi)存仲裁器55將經(jīng)過排序后的讀/寫訪問請求根據(jù)優(yōu)先權等級依次傳送給內(nèi)存控制器。S104,內(nèi)存控制器57對所接收到的讀/寫訪問請求進行分析并控制訪問請求對內(nèi)存10中的相應區(qū)域進行訪問。例如，來自協(xié)處理器33的訪問請求，請求訪問內(nèi)存10中的應用處理器訪問區(qū)，則內(nèi)存控制器57可以判斷此訪問請求錯誤，拒絕此次訪問。若來自協(xié)處理器33的訪問請求，請求訪問內(nèi)存10中的協(xié)處理器訪問區(qū)，則可以判斷此次訪問請求正確，允許此次訪問。因為通常情況下，協(xié)處理器組件30的讀/寫訪問請求的優(yōu)先級會高于應用處理器組件50的讀/寫訪問請求，對于協(xié)處理器組件30的訪問請求一般采取隨到隨訪問的方式。 因此本發(fā)明實施例中的處理器組件100及該處理器組件內(nèi)存共享的方法中，在第二內(nèi)存仲裁器55內(nèi)設置的優(yōu)先級表中，協(xié)處理器組件30的訪問請求的優(yōu)先級會高于應用處理器組件50的訪問請求。當兩者的訪問請求同時到達第二內(nèi)存仲裁器55時，協(xié)處理器組件30的訪問請求可以優(yōu)先進行訪問。若協(xié)處理器組件30的訪問請求到達第二內(nèi)存仲裁器55時， 前面已有應用處理器組件50的訪問請求在等待時，此時第二內(nèi)存仲裁器55會對所有的訪問請求重新排序，使協(xié)處理器組件30的訪問請求能夠優(yōu)先處理。第二內(nèi)存仲裁器55內(nèi)設置的優(yōu)先級表可以保證此種過程的順利進行，從而保證協(xié)處理器組件30的訪問請求能夠及時的被處理，系統(tǒng)能夠正常工作。另外，因為協(xié)處理器組件30所占用的內(nèi)存一般都較小，通過對原本用于應用處理器組件的內(nèi)存10進行分區(qū)，將內(nèi)存10的其中一小部分容量劃分為給協(xié)處理器訪問區(qū)及共享區(qū)，便可以滿足協(xié)處理器組件30對內(nèi)存的需求。同時，在應用處理器組件50中設置協(xié)處理器控制器51，使協(xié)處理器組件30中的訪問請求能通過協(xié)處理器控制器51經(jīng)由應用處理器組件50的第二內(nèi)存仲裁器55及內(nèi)存控制器57對內(nèi)存10進行訪問，因此，一個內(nèi)存便可以同時滿足協(xié)處理器組件30及應用處理器組件50的訪問需求，無需單獨為協(xié)處理器組件 30及應用處理器組件50各設置一個內(nèi)存，節(jié)省了內(nèi)存的數(shù)量、降低了成本，并減少了因為設置多個內(nèi)存而占用過多電路板上的空間。同時，通過在第二內(nèi)存仲裁器55中的優(yōu)先級表中將協(xié)處理器組件30的訪問請求的優(yōu)先級等級設置為高于應用處理器組件50的訪問請求的優(yōu)先級等級，可以保證協(xié)處理組件30的訪問請求能夠被及時處理，提高對應硬件的響應速度，避免因為共有內(nèi)存而造成的訪問請求等待時間過長的問題。進一步地，內(nèi)存10中設置有協(xié)處理器組件30及應用處理器組件50可以同時訪問的共享區(qū)，當二者之間需要進行數(shù)據(jù)交互時，其中一方可以直接將該數(shù)據(jù)寫入內(nèi)存10的共享區(qū)，而另一方直接從共享區(qū)讀取該數(shù)據(jù)即可，而無需通過中間環(huán)節(jié)來轉接，二者的互訪更加方便，提高了訪問效率。此種方式還可以節(jié)省用于轉換數(shù)據(jù)的交換器等結構，使此處理器組件100的結構更加簡單，且降低了成本。以上對本發(fā)明所提供的一種處理器組件和該處理器組件內(nèi)存共享的方法，進行了詳細介紹，本文中應用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領域的一般技術人員，依據(jù)本發(fā)明的思想，在具體實施方式
及應用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應理解為對本發(fā)明的限制。
權利要求
1.一種處理器組件，包括內(nèi)存、協(xié)處理器組件和應用處理器組件，其特征在于，該內(nèi)存包括協(xié)處理器組件訪問區(qū)、應用處理器組件訪問區(qū)和共享區(qū)；該協(xié)處理器組件包括協(xié)處理器，發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求；第一內(nèi)存仲裁器，接收協(xié)處理器發(fā)送的帶有優(yōu)先級訪問信息的讀/寫訪問請求；該應用處理器組件包括協(xié)處理器控制器，接收第一內(nèi)存仲裁器發(fā)送的帶有優(yōu)先級訪問信息的讀/寫訪問請求；應用處理器，發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求；第二內(nèi)存仲裁器，接收協(xié)處理控制器或應用處理器發(fā)送的帶有優(yōu)先級訪問信息的讀/ 寫訪問請求，并按優(yōu)先級等級對訪問請求進行排序；內(nèi)存控制器，接收第二內(nèi)存仲裁器發(fā)送的訪問請求，并控制訪問請求對內(nèi)存的相應區(qū)域進行訪問。
2.如權利要求1所述的處理器組件，其特征在于，所述協(xié)處理器組件還包括至少一個控制器，向第一內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求。
3.如權利要求1所述的處理器組件，其特征在于，所述應用處理器組件還包括至少一個控制器，向第二內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求。
4.如權利要求1所述的處理器組件，其特征在于，所述第一內(nèi)存仲裁器中具有優(yōu)先級控制模塊，所述優(yōu)先級控制模塊內(nèi)預先存儲有優(yōu)先級表及信號生成單元，優(yōu)先級表根據(jù)接收到的讀/寫訪問請求的請求時間及優(yōu)先級等級等信息對其進行排序，信號生成單元將具有最高優(yōu)先級等級的讀/寫訪問請求生成訪問信號，其他的讀/寫訪問請求生成禁止訪問信號。
5.如權利要求1所述的處理器組件，其特征在于，所述第二內(nèi)存仲裁器中具有優(yōu)先級控制模塊，所述優(yōu)先級控制模塊內(nèi)存儲有優(yōu)先級表及信號生成單元，優(yōu)先級表根據(jù)接收到的讀/寫訪問請求的請求時間及優(yōu)先級等級等信息對其進行排序，信號生成單元將具有最高優(yōu)先級等級的讀/寫訪問請求生成訪問信號，其他的讀/寫訪問請求生成禁止訪問信號。
6.一種處理器組件內(nèi)存共享的方法，其特征在于，所述方法包括A.對內(nèi)存進行分區(qū)，將內(nèi)存分為供應用處理器訪問的應用處理器組件訪問區(qū)、供協(xié)處理器組件訪問的協(xié)處理器訪問區(qū)及二者均可訪問的共享區(qū)；B.協(xié)處理器向第一內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求，第一內(nèi)存仲裁器根據(jù)優(yōu)先級等級將接收到的讀/寫訪問請求進行排序后發(fā)送給協(xié)處理器控制器，協(xié)處理器控制器再將接收到的讀/寫訪問請求發(fā)送給第二內(nèi)存仲裁器，應用處理器向第二內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求；C.第二內(nèi)存仲裁器將所接收到的讀/寫訪問請求根據(jù)優(yōu)先級等級依次傳送給內(nèi)存控制器；D.內(nèi)存控制器對所接收到的讀/寫訪問請求進行分析并控制訪問請求對內(nèi)存的相應區(qū)域進行訪問。
7.如權利要求6所述的方法，其特征在于，所述B步驟中還包括至少一個控制器向第一內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求，若第一內(nèi)存仲裁器內(nèi)沒有其他器件發(fā)送的讀/寫訪問請求，則第一內(nèi)存仲裁器直接將該讀/寫訪問請求發(fā)送給協(xié)處理器仲裁器，若第一內(nèi)存仲裁器內(nèi)還有其他器件發(fā)送的讀/寫訪問請求，則第一內(nèi)存仲裁器根據(jù)優(yōu)先級等級對其中所有的讀/寫訪問請求按照優(yōu)先級等級進行排序，并發(fā)送給協(xié)處理器控制器，協(xié)處理控制器再將接收到的讀/寫訪問請求發(fā)送給第二內(nèi)存仲裁器。
8.如權利要求6所述的方法，其特征在于，所述B步驟中還包括至少一個控制器向第二內(nèi)存仲裁器發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求，若第二內(nèi)存仲裁器內(nèi)沒有其他器件發(fā)送的讀/寫訪問請求，則第二內(nèi)存仲裁器直接將該讀/寫訪問請求發(fā)送給內(nèi)存控制器；若第二內(nèi)存仲裁器內(nèi)還有其他器件發(fā)送的讀/寫訪問請求，則第二內(nèi)存仲裁器對其中所有的讀/寫訪問請求按照優(yōu)先級等級進行排序。
9.如權利要求6所述的方法，其特征在于，所述B步驟中還包括第一內(nèi)存仲裁器和第二內(nèi)存仲裁器根據(jù)讀/寫訪問請求的請求時間及優(yōu)先級等級等信息，參照預先存儲的優(yōu)先級等級表對訪問請求進行排序，確定具有最高優(yōu)先級的讀/寫訪問請求，并將具有最高優(yōu)先級的讀/寫訪問請求生成訪問信號，其他的讀/寫訪問請求生成禁止訪問信號，處于等待狀態(tài)。
10.如權利要求6所述的方法，其特征在于，所述D步驟中還包括內(nèi)存控制器對接收到的讀/寫訪問請求的訪問信息進行判斷，若訪問信息錯誤，則終止對內(nèi)存的訪問；若訪問信息正確，則允許該訪問請求對內(nèi)存相應區(qū)域的訪問。
全文摘要
本發(fā)明提供了一種處理器組件，包括內(nèi)存、協(xié)處理器組件和應用處理器組件，該內(nèi)存包括協(xié)處理器組件訪問區(qū)、應用處理器組件訪問區(qū)和共享區(qū)；該協(xié)處理器組件包括協(xié)處理器，發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求；第一內(nèi)存仲裁器，接收協(xié)處理器發(fā)送的訪問請求；該應用處理器組件包括協(xié)處理器控制器，接收第一內(nèi)存仲裁器發(fā)送的訪問請求；應用處理器，發(fā)送帶有優(yōu)先級訪問信息的讀/寫訪問請求；第二內(nèi)存仲裁器，接收協(xié)處理控制器或應用處理器發(fā)送的訪問請求，并按優(yōu)先級等級對訪問請求進行排序；內(nèi)存控制器，接收第二內(nèi)存仲裁器發(fā)送的訪問請求，并對內(nèi)存的相應區(qū)域進行訪問。本發(fā)明還提供一種處理器組件內(nèi)存共享的方法。
文檔編號G06F9/34GK102402422SQ20101028078
公開日2012年4月4日 申請日期2010年9月10日 優(yōu)先權日2010年9月10日
發(fā)明者艾國 申請人:北京中星微電子有限公司