專利名稱：同步串行接口信號的外設組件互連標準采集裝置的制作方法
技術領域：
本發(fā)明涉及數據采集裝置，尤其是涉及一種同步串行接口信號的外設組件互連標 準采集裝置。
背景技術：
隨著嵌入式系統的廣泛應用，系統內串口通信的需求越來越高，Synchronous Serial Interface (簡稱SSI)是一種同步串行接口，允許芯片與多種串行設備通信，它是 高精度絕對值角度編碼器中一種較常用的接口方式，它采用主機主動式讀出方式，即在主 控者發(fā)出的時鐘脈沖的控制下，從最高有效位(MSB)開始同步傳輸數據。SSI信號對噪音的 抗干擾性極高，最遠距離可達500m，SSI傳感器正廣泛應用于冶金設備、工程機械、港口機 械、新能源以及其他工業(yè)自動化領域。數據采集是數字信號處理中非常重要的環(huán)節(jié)，很多工業(yè)上的測量控制的應用中， 需要把各種傳感器信號集中采集到工業(yè)控制計算機上，而工業(yè)控制計算機上最常使用的接 口是外設組件互連標準(Peripheral ComponentInterconnection簡稱PCI)總線接口。SSI 信號接口的傳感器通常直接接到具有SSI接口的PLC等控制器上，但是近年來越來越多的 應用需要直接把SSI接口的傳感器連接到工業(yè)控制計算機，實現多種傳感器集中式采集進 行對多種外部設備的反饋控制。在這一工業(yè)背景下，對SSI信號進行PCI采集的需求越來 越迫切。

發(fā)明內容
為了實現工業(yè)系統上對SSI這一類傳感器進行PCI數據采集，本發(fā)明的目的在于 提供一種同步串行接口信號的外設組件互連標準采集裝置。本發(fā)明采用的技術方案是包括FPGA模塊、PCI橋芯片、SSI驅動芯片、電源模塊、PCI總線和外部傳感器接口 ； FPGA模塊的一端與SSI驅動芯片連接，FPGA模塊的另一端信號線經74ALVC164245芯片與 PCI橋芯片的八根局部總線連接，PCI橋芯片的PCI總線與PCI總線相連接，外部傳感器接 口一端與SSI驅動芯片連接，另一端外接四路SSI傳感器，第一路和第二路傳感器分別接到 一個DB9接口，第三路和第四路傳感器接到同一個DB25接口，電源模塊給裝置供電，其輸入 電壓+5V由計算機的主板提供。所述的SSI驅動芯片包括SN75173芯片和SN75174芯片。外部傳感器的四路差分 SSI數據信號線與SN75173芯片相連，而輸出的四路單端CMOS電平數據信號與FPGA的四個 I/O端口相連接；FPGA的四個I/O端口輸出CMOS電平的時鐘信號與SN75174芯片的四路輸 入時鐘信號線連接，SN75174芯片輸出的四路差分時鐘信號線與外部傳感器的四路差分時 鐘信號線相連接。所述的FPGA模塊以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50為核心，分 別與SSI驅動芯片和PCI橋芯片相連接。
所述的PCI橋芯片采用PLX公司的PCI9052接口芯片，PCI橋芯片一端與FPGA模 塊連接，另一端與PCI總線相連接。所述的PCI總線符合PCI總線協議，PCI總線一端與PCI橋芯片相連接，另一端插 在計算機主板內的任一 PCI插槽中。所述的電源模塊其電壓輸入為+5V，由計算機上的主板提供，輸出提供直流 +3. 3V, +2. 5V和+1. 2V, +3. 3V為FPGA提供參考電壓，+2. 5V為FPGA提供輔助電壓，+1. 2V 為FPGA提供內部核電壓。本發(fā)明與背景技術相比，具有的有益效果是相比于其它SSI信號的采集裝置，本發(fā)明提供的同步串行接口信號的外設組件互 連標準采集裝置可以對SSI傳感器進行數據并行采集，實現數據的實時快速地傳輸；同時 本發(fā)明可以將四路SSI傳感器信號集中采集到工業(yè)控制計算機上，實現SSI信號收集到工 業(yè)控制計算機里以便進行集中式控制。


圖1是本發(fā)明的結構原理框圖。圖2是外部傳感器接口 DB9的電路圖。圖3是外部傳感器接口 DB25的電路圖。圖4是SSI驅動芯片的電路圖。圖5是SSI驅動芯片的電路圖。圖6是FPGA模塊的部分電路圖。圖7是74ALVC164245芯片的電路圖。圖8是PCI橋芯片的部分電路圖。圖9是PCI總線的部分電路圖。圖中1、FPGA模塊，2、PCI橋芯片，3、SSI驅動芯片，4、電源模塊，5、PCI總線，6、外
部傳感器接口。
具體實施例方式下面結合附圖和實施例對本發(fā)明作進一步的說明。本發(fā)明的同步串行接口信號的外設組件互連標準采集裝置，其總體原理框圖如 圖1所示，包括FPGA模塊1、PCI橋芯片2、SSI驅動芯片3、電源模塊4、PCI總線5和外部 傳感器接口 6 ；FPGA模塊1的一端與SSI驅動芯片3連接，FPGA模塊1的另一端信號線經 74ALVC164245芯片與PCI橋芯片2的八根局部總線連接，PCI橋芯片2的PCI總線與PCI 總線5相連接，外部傳感器接口 6 —端與SSI驅動芯片3連接，另一端外接四路SSI傳感器， 第一路和第二路傳感器分別接到一個DB9接口，DB9的電路圖如圖2所示，第三路和第四路 傳感器接到同一個DB25接口，DB25的電路圖如圖3所示。電源模塊4給裝置供電，其輸入 電壓+5V由計算機的主板提供。四路SSI傳感器與外部傳感器接口 6相連接后，把每路傳感器輸入的差分SSI數 據信號經SSI驅動芯片3轉換成單端的CMOS電平信號輸入到FPGA模塊1，FPGA對傳感器 的數據進行處理后送給PCI橋芯片2，PCI橋芯片2與PCI總線5相連接，可以方便地實現PCI總線的接口卡設計，從而將FPGA處理好的數據通過PCI總線的接口卡并行傳輸到計算 機上，實現了對SSI傳感器的數據采集。圖1中SSI驅動芯片3與外部傳感器接口 6和FPGA模塊1相連接，SSI驅動芯 片3包括SN75173芯片和SN75174芯片，兩個芯片都是三態(tài)輸出的四重差分線性驅動。圖 2、圖3和圖5、圖6是外部傳感器接口 6和SSI驅動芯片3的電路連接圖，圖4圖5和圖6 是SSI驅動芯片3和FPGA模塊1的電路連接圖。外部傳感器的四路差分SSI數據信號線 與SN75173芯片相連，而輸出的四路單端CMOS電平數據信號SSI0_DATA，SSI1_DATA，SSI2_ DATA 和 SSI3_DATA 與 FPGA 芯片的四個 I/O 端 口 F_SSI0_DATA 至 F_SSI3_DATA 相連接；FPGA 的四個I/O端口輸出CMOS電平的時鐘信號F_SSI0_CLK至F_SSI3_CLK與SN75174芯片的 SSI0_CLK至SSI3_CLK四路輸入時鐘信號線連接，SN75174芯片輸出的四路差分時鐘信號線 與外部傳感器的四路差分時鐘信號線相連接。圖1中FPGA模塊1以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50為核心， 分別與SSI驅動芯片3和PCI橋芯片2相連接。圖6與圖4、圖5是FPGA芯片與SSI驅動 芯片3的電路連接圖，圖6與圖7是FPGA芯片與74ALVC164245芯片的電路連接圖。FPGA芯片的全局時鐘由外部8MHz的晶振來提供，FPGA芯片所產生的四根時鐘信 號線F_SSI0_CLK至F_SSI3_CLK通過SSI驅動芯片3送給外部傳感器，這時外部傳感器通 過SSI驅動芯片3的SN75173芯片將輸出的四根數據線SSI0_DATA至SSI3_DATA與FPGA 芯片的四個I/O端口 F_SSI0_DATA至F_SSI3_DATA依次相連接，數據信號經過FPGA芯片處 理后，輸出的8bit數據信號線FDl至FD8與74ALVC164245芯片的輸入端口 FDl至FD8相 連接，而74ALVC164245芯片輸出的8bit數據信號LDO至LD7與PCI橋芯片2的八根局部 總線LDO至LD7依次相連接。圖1中PCI橋芯片2采用PLX公司的PCI9052接口芯片，PCI橋芯片2 —端經 74ALVC164245芯片與FPGA模塊1連接，另一端與PCI總線5相連接。圖8與圖7是PCI橋 芯片2和74ALVC164245芯片的電氣連接圖，PCI9052接口芯片的8根局部總線LDO至LD7 與74ALVC164245芯片的8根數據線LDO至LD7依次相連接，圖8與圖9是PCI橋芯片2和 PCI總線5的電路連接圖，PCI9052接口芯片的32根PCI總線ADO至AD31與PCI總線5的 32根總線ADO至AD31依次相連接，以使得FPGA處理后的數據通過PCI接口最后傳輸到計 算機上。圖1中PCI總線5符合PCI總線協議，PCI總線5 —端與PCI橋芯片2相連接，圖 9與圖8是PCI總線5和PCI橋芯片2的電路連接圖。PCI總線5另一端插在計算機主板 內的任一 PCI插槽中，這樣可以方便地實現PCI總線的接口卡設計，從而實現了 SSI傳感器 的數據經FPGA處理后通過PCI接口傳輸到計算機上。圖1中電源模塊4其電壓輸入為+5V，由計算機上的主板提供，同時+5V也為SSI驅 動芯片3和PCI橋芯片2提供所需電壓，電源模塊4輸出提供直流+3. 3V、+2. 5V和+1. 2V， +3. 3V為FPGA提供參考電壓，+2. 5V為FPGA提供輔助電壓，+1. 2V為FPGA提供內部核電壓。
權利要求
一種同步串行接口信號的外設組件互連標準采集裝置，其特征在于包括FPGA模塊(1)、PCI橋芯片(2)、SSI驅動芯片(3)、電源模塊(4)、PCI總線(5)和外部傳感器接口(6)；FPGA模塊(1)的一端與SSI驅動芯片(3)連接，FPGA模塊(1)的另一端信號線經74ALVC164245芯片與PCI橋芯片(2)的八根局部總線連接，PCI橋芯片(2)的PCI總線與PCI總線(5)相連接，外部傳感器接口(6)一端與SSI驅動芯片(3)連接，另一端外接四路SSI傳感器，第一路和第二路傳感器分別接到一個DB9接口，第三路和第四路傳感器接到同一個DB25接口，電源模塊(4)給裝置供電，其輸入電壓+5V由計算機的主板提供。
2.根據權利要求1所述的一種同步串行接口信號的外設組件互連標準采集裝置，其特 征在于所述的SSI驅動芯片(3)包括SN75173芯片和SN75174芯片。外部傳感器的四路 差分SSI數據信號線與SN75173芯片相連，而輸出的四路單端CMOS電平數據信號與FPGA 的四個I/O端口相連接；FPGA的四個I/O端口輸出CMOS電平的時鐘信號與SN75174芯片 的四路輸入時鐘信號線連接，SN75174芯片輸出的四路差分時鐘信號線與外部傳感器的四 路差分時鐘信號線相連接。
3.根據權利要求1一種一種同步串行接口信號的外設組件互連標準采集裝置，其特征 在于所述的FPGA模塊(1)以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50為核心，分 別與SSI驅動芯片(3)和PCI橋芯片⑵相連接。
4.根據權利要求1一種同步串行接口信號外設組件的互連標準采集裝置，其特征在 于所述的PCI橋芯片(2)采用PLX公司的PCI9052接口芯片，PCI橋芯片(2) —端與FPGA 模塊⑴連接，另一端與PCI總線(5)相連接。
5.根據權利要求1一種同步串行接口信號外設組件的互連標準采集裝置，其特征在 于所述的PCI總線(5)符合PCI總線協議，PCI總線(5) —端與PCI橋芯片(2)相連接， 另一端插在計算機主板內的任一 PCI插槽中。
6.根據權利要求1一種同步串行接口信號的外設組件互連標準采集裝置，其特征在 于所述的電源模塊(4)其電壓輸入為+5V，由計算機上的主板提供，輸出提供直流+3. 3V, +2. 5V和+1. 2V, +3. 3V為FPGA提供參考電壓，+2. 5V為FPGA提供輔助電壓，+1. 2V為FPGA 提供內部核電壓。
全文摘要
本發(fā)明公開了一種同步串行接口信號的外設組件互連標準采集裝置。包括FPGA模塊、PCI橋芯片、SSI驅動芯片、電源模塊、PCI總線和外部傳感器接口；FPGA模塊的一端與SSI驅動芯片連接，另一端經74ALVC164245芯片與PCI橋芯片連接，PCI橋芯片再與PCI總線相連接，外部傳感器接口一端與SSI驅動芯片連接，另一端外接四路SSI傳感器，電源模塊給裝置供電，其輸入電壓+5V由計算機的主板提供。本發(fā)明可以對SSI傳感器進行數據采集，實現數據的實時快速地傳輸；同時本發(fā)明可以將四路SSI傳感器信號集中采集到工業(yè)控制計算機上，實現SSI信號收集到工業(yè)控制計算機里以便進行集中式控制。
文檔編號G06F13/40GK101957806SQ20101028158
公開日2011年1月26日 申請日期2010年9月14日 優(yōu)先權日2010年9月14日
發(fā)明者史治國, 迪利敏, 陳積明 申請人:浙江大學