專利名稱：嵌入式信號處理平臺的處理器內(nèi)外數(shù)據(jù)交換系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種處理器內(nèi)外數(shù)據(jù)交換系統(tǒng)，具體是指一種嵌入式信號處理平臺的 處理器內(nèi)外數(shù)據(jù)交換系統(tǒng)，它主要用于嵌入式紅外信號處理平臺中直接互連的處理器內(nèi)外 數(shù)據(jù)交換。
背景技術(shù)：
伴隨著在設(shè)計上小型化、低功耗的趨勢，越來越多的人希望能夠在單顆芯片上實 現(xiàn)盡可能多的功能。SOPC(可編程片上系統(tǒng))作為一種特殊的嵌入式處理器系統(tǒng)，結(jié)合了嵌 入式系統(tǒng)和FPGA (可編程邏輯門陣列)的優(yōu)點，具有更靈活的設(shè)計方式，且具備軟硬件在系 統(tǒng)可編程的能力。并且半導(dǎo)體工藝的日新月異，使得紅外探測器幀頻越來越快、面陣越來越 大，波段越來越多，這就直接導(dǎo)致數(shù)據(jù)量急劇增加。這就對嵌入式紅外信號處理平臺提出了 更高的技術(shù)要求。針對這種情況，在紅外信息與信號處理領(lǐng)域，采取一種有效的方法解決大 數(shù)據(jù)量在嵌入式處理器內(nèi)外交換問題必然有著十分廣泛的應(yīng)用前景。數(shù)據(jù)在嵌入式處理器內(nèi)外交換是指將外部的數(shù)據(jù)通過一定的方法導(dǎo)入嵌入式系 統(tǒng)的內(nèi)存中參與算法運算，并且將運算結(jié)果再送到外部下一級處理設(shè)備。傳統(tǒng)的方法是先 將外部數(shù)據(jù)存入外部存儲器，然后通過掛在系統(tǒng)總線上的EMC (外部存儲器控制器)模塊讀 取外部存儲器并寫入系統(tǒng)內(nèi)存中，使用EMC的主要原因是EMC模塊一端符合片上總線規(guī)范 可以和直接總線連接，另一端可以直接控制外部存儲器，使用時操作方便。其缺陷在于系統(tǒng) 開銷較大，數(shù)個總線周期才能轉(zhuǎn)化為一次存儲器的讀寫操作，并且需要額外開銷其他外部 硬件資源。其結(jié)構(gòu)框圖如附圖1。對紅外探測高分辨率和多光譜的應(yīng)用需求，促使了紅外焦平面器件的迅速發(fā)展， 其面陣尺寸越來越大和光譜維越來越多。需要處理的數(shù)據(jù)量也在不斷的增加，嵌入式系統(tǒng) 進行信息與信號處理，必須先將外部數(shù)據(jù)源導(dǎo)入內(nèi)存，因此尋找一種實用快速的嵌入式系 統(tǒng)內(nèi)外數(shù)據(jù)收發(fā)方法，對于滿足當前的需求有重要意義。

發(fā)明內(nèi)容
本發(fā)明的目的，在于開發(fā)一種嵌入式信號處理平臺嵌入式處理器的快速數(shù)據(jù)收發(fā) 系統(tǒng)，解決了嵌入式信號處理平臺處理器內(nèi)外數(shù)據(jù)交換問題。本系統(tǒng)如圖2所示是一個片上系統(tǒng)，系統(tǒng)的主要組成部分包含在一塊FPGA內(nèi)部， 由微處理器、內(nèi)存、自定義收發(fā)模塊以及DMA(直接儲存器存取)控制器組成?？梢灾苯雍?外部數(shù)據(jù)連接的自定義收發(fā)模塊掛靠在內(nèi)部總線上，同樣微處理器，內(nèi)存和DMA(直接儲存 器存取)控制器以及其他外設(shè)也連接在內(nèi)部總線上。這樣直接將外部數(shù)據(jù)流連接到嵌入式 片上系統(tǒng)，配合自行開發(fā)的中斷管理模塊，外部數(shù)據(jù)可直接送至嵌入式處理器，去除了傳統(tǒng) 方法中不必要的數(shù)據(jù)轉(zhuǎn)存步驟，簡化傳輸流程，提高傳輸效率，從而實現(xiàn)了快速高效的嵌入 式系統(tǒng)內(nèi)外部數(shù)據(jù)交流，以及滿足各種不同格式的外部數(shù)據(jù)需求。本系統(tǒng)的自定義收發(fā)模塊，是本系統(tǒng)的發(fā)明特點所在，具體包括自主開發(fā)的數(shù)據(jù)收發(fā)編解碼模塊和中斷管理模塊，以及現(xiàn)有的總線接口模塊。其結(jié)構(gòu)框圖如圖3所示。將 數(shù)據(jù)收發(fā)編解碼模塊和中斷管理模塊連接到總線接口模塊與片上總線直接連接，獲得總線 指令，完成控制通信。其中數(shù)據(jù)收發(fā)編解碼模塊工作流圖如圖4所示，本模塊根據(jù)外部數(shù)據(jù)流格式自定 義編寫。接收數(shù)據(jù)時，首先緩存外部數(shù)據(jù)流，然后從數(shù)據(jù)流解碼得到有效數(shù)據(jù)的二進制格 式，并將其按指定順序送入總線接口 FIFO，等待總線指令讀取，寫入內(nèi)存。發(fā)送數(shù)據(jù)時，首先 從總線接口 FIFO得到有效數(shù)據(jù)的二進制格式，并按照外部數(shù)據(jù)格式要求將其編碼為輸出 數(shù)據(jù)塊，然后將離散的數(shù)據(jù)塊緩存為連續(xù)的數(shù)據(jù)流，送出系統(tǒng)。其中中斷管理模塊工作流圖如圖5所示，編寫中斷管理模塊實現(xiàn)中斷管理。當解 析得到外部數(shù)據(jù)流有效時，產(chǎn)生中斷信號并生成中斷源標識號，然后將中斷信號和中斷源 標識號一起送入總線接口，產(chǎn)生中斷通知嵌入式微處理器接收數(shù)據(jù)。處理器獲得中斷后啟 動DMA控制器接收外部數(shù)據(jù)。本系統(tǒng)的總工作流程是，首先外部數(shù)據(jù)流進入自定義收發(fā)模塊，數(shù)據(jù)解碼和轉(zhuǎn)存 后進入總線接口模塊，中斷管理模塊則負責產(chǎn)生中斷通知DMA控制器接收數(shù)據(jù)進入內(nèi)存， 則可以對內(nèi)存中的數(shù)據(jù)進行處理，數(shù)據(jù)收發(fā)和數(shù)據(jù)處理過程可流水作業(yè)。當數(shù)據(jù)處理完成 需要送出結(jié)果時，首先嵌入式處理器發(fā)出總線命令，通知自定義收發(fā)模塊有內(nèi)部數(shù)據(jù)從總 線到來，同時將總線交由DMA控制，將數(shù)據(jù)從內(nèi)存?zhèn)鬏數(shù)阶远x收發(fā)模塊的接口緩存，自定 義收發(fā)模塊則根據(jù)需求將數(shù)據(jù)編碼，形成數(shù)據(jù)流送至片外。本發(fā)明特征在于(1)外部數(shù)據(jù)直接注入嵌入式片上系統(tǒng)，通過自定義數(shù)據(jù)收發(fā)模塊直接與片上總 線互連。(2)使用自定義接口的數(shù)據(jù)收發(fā)模塊，根據(jù)外部數(shù)據(jù)格式定義接口及收發(fā)邏輯，可 根據(jù)需求隨時更換。本發(fā)明的優(yōu)勢在于(1)數(shù)據(jù)流程簡捷，既節(jié)約了硬件資源，又在很大程度上減少了系統(tǒng)的時序開銷。(2)可以滿足各種不同格式的外部數(shù)據(jù)流，更大程度滿足設(shè)計的靈活性，結(jié)構(gòu)簡單 易于實現(xiàn)。


圖1是傳統(tǒng)方法結(jié)構(gòu)框圖。圖2是本方法系統(tǒng)結(jié)構(gòu)框圖。圖3是數(shù)據(jù)收發(fā)模塊內(nèi)部結(jié)構(gòu)圖。圖4是數(shù)據(jù)收發(fā)格式編解碼模塊工作流圖。圖5是中斷管理模塊工作流圖。
具體實施例方式本發(fā)明的一個實施例如下在一個嵌入式紅外信號處理平臺上實施，主要硬件環(huán)境是FPGA器件采用 XILINX公司的XC5VFX70T-FF1136-1可編程邏輯器件，嵌入式處理器采用器件內(nèi)部硬核PowerPC440處理器。系統(tǒng)參考時鐘100MHZ，處理器時鐘300MHZ (最高400MHZ)，總線時鐘 125MHZ。在片Memory64KB，系統(tǒng)內(nèi)存DDR2_SDRAM256MB。系統(tǒng)總線PLB_v4. 6版。外部數(shù)據(jù) 源采用紅外大面陣數(shù)字仿真視頻流，其格式為面陣512X512，幀頻可自定義。測試結(jié)果表 明，當DMA傳輸開啟后第一個總線周期被系統(tǒng)開銷掉，以后每個總線周期可以完成一次數(shù) 據(jù)操作，實驗中總線的線寬為32bit，總線滿載傳輸?shù)臄?shù)據(jù)最大片上速率為125MHZX32bit =4000Mbit/s，可滿足本實驗外部數(shù)據(jù)流進入內(nèi)存的傳輸要求。當PLB總線線寬為128bit 時達到數(shù)據(jù)片上速率的理論最大值125MHZX128bit，為16000Mbit/s。考慮到信號完整性 和外部數(shù)據(jù)流信號的傳輸要求，本實驗未對此做進一步驗證。本方法可以滿足大多數(shù)高幀 頻大面陣紅外探測器的數(shù)據(jù)通信速度要求，且系統(tǒng)構(gòu)建簡潔易實現(xiàn)，有很大的應(yīng)用前景。
權(quán)利要求
一種嵌入式信號處理平臺的處理器內(nèi)外數(shù)據(jù)交換系統(tǒng)，它由微處理器、內(nèi)存、自定義收發(fā)模塊以及直接儲存器存取控制器組成，其特征在于所述的由數(shù)據(jù)收發(fā)編解碼模塊、中斷管理模塊，以及現(xiàn)有的總線接口模塊組成的自定義收發(fā)模塊、微處理器、內(nèi)存和直接儲存器存取控制器連接在FPGA內(nèi)部總線上；來自外部的數(shù)據(jù)流進入自定義收發(fā)模塊，數(shù)據(jù)解碼和轉(zhuǎn)存后進入總線接口模塊，中斷管理模塊則負責產(chǎn)生中斷通知直接儲存器存取控制器接收數(shù)據(jù)進入內(nèi)存，對內(nèi)存中的數(shù)據(jù)進行處理；當數(shù)據(jù)處理完成需要送出結(jié)果時，首先嵌入式處理器發(fā)出總線命令，通知自定義收發(fā)模塊有內(nèi)部數(shù)據(jù)從總線到來，同時將總線交由直接儲存器存取控制器控制，將數(shù)據(jù)從內(nèi)存?zhèn)鬏數(shù)阶远x收發(fā)模塊的接口緩存，自定義收發(fā)模塊則根據(jù)需求將數(shù)據(jù)編碼，形成數(shù)據(jù)流送至片外。
2.根據(jù)權(quán)利要求1所述的一種嵌入式信號處理平臺的處理器內(nèi)外數(shù)據(jù)交換系統(tǒng)，其特 征在于，所述的自定義收發(fā)模塊中的數(shù)據(jù)收發(fā)編解碼模塊的工作流程為接收數(shù)據(jù)時，首先 緩存外部數(shù)據(jù)流，然后從數(shù)據(jù)流解碼得到有效數(shù)據(jù)的二進制格式，并將其按指定順序送入 總線接口 FIFO，等待總線指令讀取，寫入內(nèi)存。發(fā)送數(shù)據(jù)時，首先從總線接口 FIFO得到有效 數(shù)據(jù)的二進制格式，并按照外部數(shù)據(jù)格式要求將其編碼為輸出數(shù)據(jù)塊，然后將離散的數(shù)據(jù) 塊緩存為連續(xù)的數(shù)據(jù)流，送出系統(tǒng)。
3.根據(jù)權(quán)利要求1所述的一種嵌入式信號處理平臺的處理器內(nèi)外數(shù)據(jù)交換系統(tǒng)，其特 征在于，所述的自定義收發(fā)模塊中的中斷管理模塊工作流程為當解析得到外部數(shù)據(jù)流有 效時，產(chǎn)生中斷信號并生成中斷源標識號，然后將中斷信號和中斷源標識號一起送入總線 接口，產(chǎn)生中斷通知嵌入式微處理器接收數(shù)據(jù)。
全文摘要
本發(fā)明公開了一種嵌入式信號處理平臺的處理器內(nèi)外數(shù)據(jù)交換方法。它主要應(yīng)用于基于可編程邏輯的嵌入式信號處理平臺的內(nèi)外部數(shù)據(jù)交換。本發(fā)明采用的技術(shù)方案包括硬件部分和軟件部分。硬件部分主要包括根據(jù)外部數(shù)據(jù)格式自行開發(fā)的數(shù)據(jù)收發(fā)模塊，并將其掛在總線上作為外圍設(shè)備之一。軟件部分主要包括中斷處理和DMA(直接存儲器存取)傳輸。本發(fā)明的優(yōu)勢在于，利用FPGA(現(xiàn)場可編程邏輯陣列)內(nèi)自行開發(fā)的數(shù)據(jù)收發(fā)模塊，通過與嵌入式系統(tǒng)總線互連，實現(xiàn)處理器內(nèi)存和外部數(shù)據(jù)的交換。從而有效地簡化外部數(shù)據(jù)進出內(nèi)存的步驟，節(jié)省資源，并且可以顯著提高數(shù)據(jù)交換速率，滿足高幀頻和多波段紅外圖像數(shù)據(jù)量大的需求。
文檔編號G06F13/40GK101937415SQ20101028601
公開日2011年1月5日 申請日期2010年9月17日 優(yōu)先權(quán)日2010年9月17日
發(fā)明者孔軍, 張涌, 李丹, 湯心溢, 趙佳 申請人:中國科學院上海技術(shù)物理研究所