專利名稱：一種集成電路門電路識別方法
技術(shù)領(lǐng)域：
一種集成電路門電路識別方法屬于半導(dǎo)體集成電路自動(dòng)化設(shè)計(jì)領(lǐng)域，主要涉及后端版圖設(shè)計(jì)和驗(yàn)證，尤其是版圖與原理圖一致性檢查(LVS-Lay0Ut Versus khematic)。
背景技術(shù)：
版圖設(shè)計(jì)與驗(yàn)證是集成電路設(shè)計(jì)流程中重要的一環(huán)，高效準(zhǔn)確的驗(yàn)證能夠有效的提高集成電路設(shè)計(jì)的效率，極大降低設(shè)計(jì)失敗的風(fēng)險(xiǎn)。然而隨著工藝不斷的向著納米級進(jìn)展，在超大規(guī)模乃至甚大規(guī)模集成電路設(shè)計(jì)中，版圖規(guī)模急劇膨脹，傳統(tǒng)的晶體管級驗(yàn)證方法在計(jì)算速度和內(nèi)存使用方面都遠(yuǎn)遠(yuǎn)落后于用戶的需求。因而門電路的識別方法受到了重視，它的優(yōu)點(diǎn)是禾_版圖在設(shè)計(jì)過程中使用了大量標(biāo)準(zhǔn)門電路的特點(diǎn)，將門電路看作一個(gè)黑盒子，減少冗余的操作和運(yùn)算，從而有效提高計(jì)算效率。版圖與原理圖一致性檢查工具(LVS)將版圖和原理圖從晶體管級提升到門電路級再執(zhí)行比較，既可以基于晶體管級也可以基于門級報(bào)告比較結(jié)果。集成電路中絕大多數(shù)元器件為晶體管，假設(shè)一個(gè)門電路平均由四個(gè)晶體管組成，則網(wǎng)表規(guī)?？梢钥s小到原來的四分之一。由此可見，LVS基于門電路級比較可以顯著降低網(wǎng)表規(guī)模，從而在處理電路的規(guī)模、減少數(shù)據(jù)處理時(shí)間、減少內(nèi)存占用等諸方面有著極大的優(yōu)越性。對規(guī)模達(dá)到或超過百萬晶體管的芯片設(shè)計(jì)優(yōu)勢更加明顯?；靖拍?I)LVS 版圖與原理圖一致性檢查(Layout Versus Schematic)；(2) PMOS =P 溝道晶體管；(3)匪OS =N溝道晶體管；(4) PULL-UP-STRUCTURE 上拉結(jié)構(gòu)；(5) PULL-DOWN-STRUCTURE 下拉結(jié)構(gòu)；(6) NAND 與非門；(7) NOR:或非門。(8) INV:反相器；

發(fā)明內(nèi)容
本發(fā)明提供一種集成電路門電路識別方法，能夠充分利用門電路的特點(diǎn)，快速準(zhǔn)確地識別出門電路，從而加快LVS驗(yàn)證速度。本發(fā)明的總體思路是先識別復(fù)雜門電路-與非門(NAND)和或非門(N0R)，再識別簡單門電路-反相器(INV)，具體識別步驟如圖1所示。在實(shí)際電路中，通常會(huì)遇到一些有歧義的情況，如圖2所示，既可以識別出一個(gè)與非門(NAND)，也可以識別出一個(gè)反相器(INV)， 為了最大限度地降低網(wǎng)表的規(guī)模，本發(fā)明采用了先識別復(fù)雜門電路，再識別簡單門電路的方法。圖2(a)為識別門電路前的電路，圖2(b)為識別了門電路后的電路。對于復(fù)雜門電路-與非門(NAND)和或非門(N0R)，采用“自底向上”的方法逐級識別先識別串聯(lián)結(jié)構(gòu)(SERIES-STRUCTURE)；如果由PM0S/NM0S生成的串聯(lián)結(jié)構(gòu)的源端所連的線網(wǎng)為電源/地，漏端所連線網(wǎng)既非電源也非地，則將該串聯(lián)結(jié)構(gòu)識別為上拉結(jié)構(gòu)(PULL-UP-STRUCTURE) /下拉結(jié)構(gòu)(PULL-DOWN-STRUCTURE)；由上拉結(jié)構(gòu) (PULL-UP-STRUCTURE)/下拉結(jié)構(gòu)(PULL-DOWN-STRUCTURE)出發(fā)，檢查它的輸出端線網(wǎng)所連的NM0S/PM0S，生成與非門(NAND)/或非門(NOR)。對于簡單門電路-反相器(INV)，采用“對線網(wǎng)哈?！钡姆椒ㄟM(jìn)行識別對PMOS/ NMOS進(jìn)行哈希，哈希的關(guān)鍵字為PM0S/NM0S柵端連接的線網(wǎng)和漏端連接的線網(wǎng)，檢查哈希表中的每個(gè)桶中的PM0S/NM0S，生成反相器(INV)。本發(fā)明所述的方法，具有以下優(yōu)點(diǎn)優(yōu)先識別復(fù)雜門電路，再識別簡單門電路，有利于減小網(wǎng)表規(guī)模；門電路識別方法簡單、高效。


圖1門電路識別步驟圖2優(yōu)先識別復(fù)雜門電路圖3識別與非門(NAND)圖4識別或非門(NOR)圖5識別反相器(INV)
具體實(shí)施例方式具體實(shí)施方式
包括四個(gè)步驟1.識別串聯(lián)結(jié)構(gòu)(SERIES-STRUCTURE)按以下兩個(gè)步驟識別串聯(lián)結(jié)構(gòu)⑴從電路中選取一個(gè)晶體管作為“種子”。(2)沿 “種子”的源端/漏端擴(kuò)展，檢查它的源端/漏端所連的線網(wǎng)，若該線網(wǎng)的度為2且該線網(wǎng)不是電源或地，則檢查該線網(wǎng)所連的另外一個(gè)器件，若該器件的類型和“種子”的類型相同，則將新找到的這個(gè)器件“吸收”到“種子”中，此時(shí)的“種子”已經(jīng)不再是一個(gè)簡單的晶體管，而是一個(gè)串聯(lián)結(jié)構(gòu)。重復(fù)執(zhí)行該步，直至遇到了度不為2的線網(wǎng)、非電源線網(wǎng)或非地線網(wǎng)。然后用該串聯(lián)結(jié)構(gòu)替代電路中的這組晶體管。圖3 (a)為識別串聯(lián)結(jié)構(gòu)前的電路。串聯(lián)結(jié)構(gòu)(SERIES-STRUCTURE)的識別過程如下(1)由麗1出發(fā)，沿源端和漏端擴(kuò)展，生成串聯(lián)結(jié)構(gòu)(MN1，麗2，麗3)并用該串聯(lián)結(jié)構(gòu)替代這三個(gè)晶體管；(2)由MN4出發(fā)，沿源端和漏端擴(kuò)展，生成串聯(lián)結(jié)構(gòu)(MN4，麗5)并用該串聯(lián)結(jié)構(gòu)替代這兩個(gè)晶體管；(3)由MP1/MP2/MP3/MP4出發(fā)，發(fā)現(xiàn)電源的度為4，線網(wǎng)OUT的度為6，不能進(jìn)行串聯(lián)擴(kuò)展。圖4(a)為識別串聯(lián)結(jié)構(gòu)前的電路。識別過程同上，識別后生成的串聯(lián)結(jié)構(gòu)有 (MP1, MP2, MP3)，(MP4, MP5)。2.識別上拉結(jié)構(gòu)(PULL-UP-STRUCTURE)和下拉結(jié)構(gòu)(PULL-DOWN-STRUCTURE)按以下兩個(gè)步驟識別上拉結(jié)構(gòu)(PULL-UP-STRUCTURE)和下拉結(jié)構(gòu) (PULL-DOWN-STRUCTURE) :(1)識別上拉結(jié)構(gòu)(PULL-UP-STRUCTURE)對電路中的每個(gè)由 PMOS生成的串聯(lián)結(jié)構(gòu)，檢查當(dāng)前串聯(lián)結(jié)構(gòu)的漏端所連的線網(wǎng)，若漏端連電源，則源端和漏端交換；再檢查當(dāng)前串聯(lián)結(jié)構(gòu)的源端和漏端所連線網(wǎng)，若源端連電源，而漏端連非電源且非地的普通線網(wǎng)，則將該串聯(lián)結(jié)構(gòu)識別為上拉結(jié)構(gòu)。(2)識別下拉結(jié)構(gòu)(PULL-DOWN-STRUCTURE) 對電路中的每個(gè)由NMOS生成的串聯(lián)結(jié)構(gòu)，檢查當(dāng)前串聯(lián)結(jié)構(gòu)的漏端所連的線網(wǎng)，若漏端連地，則源端和漏端交換；再檢查當(dāng)前串聯(lián)結(jié)構(gòu)的源端和漏端所連線網(wǎng)，若源端連地，而漏端連非電源且非地的普通線網(wǎng)，則將該串聯(lián)結(jié)構(gòu)識別為下拉結(jié)構(gòu)。對于圖3 (a)，經(jīng)過第1步識別出兩個(gè)串聯(lián)結(jié)構(gòu)(MNl，MN2, MN3)，_，MN5)。由于這兩個(gè)串聯(lián)結(jié)構(gòu)一端連地，另一端連線網(wǎng)OUT，經(jīng)過該步的識別，將這兩個(gè)串聯(lián)結(jié)構(gòu)識別為兩個(gè)下拉結(jié)構(gòu)。對于圖4(a)，經(jīng)過第1步識別出兩個(gè)串聯(lián)結(jié)構(gòu)(MP1，MP2，MP3)和(MP4，MP5)。由于(MP1，MP2，MP3)和(MP4，MP5) 一端連電源，另一端連線網(wǎng)OUT，經(jīng)過該步的識別，將這兩個(gè)串聯(lián)結(jié)構(gòu)識別為兩個(gè)上拉結(jié)構(gòu)。3.識別與非門(NAND)和或非門(NOR)按以下四步驟識別與非門(NAND) (1)首先創(chuàng)建一張哈希表，哈希表的關(guān)鍵字為下拉結(jié)構(gòu)/PMOS的柵端連接的線網(wǎng)和漏端連接的線網(wǎng)，下拉結(jié)構(gòu)和PMOS也存放在哈希表中。(2)對電路中的每個(gè)下拉結(jié)構(gòu)，按下拉結(jié)構(gòu)每個(gè)柵端連接的線網(wǎng)和下拉結(jié)構(gòu)的漏端連接的線網(wǎng)對下拉結(jié)構(gòu)進(jìn)行哈希。(3)對電路中的每個(gè)PM0S，檢查PMOS的源漏是否和電源相連，若漏端和電源相連，則首先交換PMOS的源漏；若PMOS的源端和電源相連，則將該P(yáng)MOS 放入哈希表，否則該P(yáng)MOS不放入哈希表。(4)檢查哈希表中的每個(gè)下拉結(jié)構(gòu)，若當(dāng)前下拉結(jié)構(gòu)的每個(gè)柵端都能找到唯一的一個(gè)PM0S，則生成一個(gè)與非門(NAND)并取代該下拉結(jié)構(gòu)和這組PMOS。按以下四步驟識別或非門(NOR) (1)首先創(chuàng)建一張哈希表，哈希表的關(guān)鍵字為上拉結(jié)構(gòu)/NMOS的柵端連接的線網(wǎng)和漏端連接的線網(wǎng)，上拉結(jié)構(gòu)和NMOS也存放在哈希表中。 (2)對電路中的每個(gè)上拉結(jié)構(gòu)，按上拉結(jié)構(gòu)每個(gè)柵端連接的線網(wǎng)和上拉結(jié)構(gòu)的漏端連接的線網(wǎng)對上拉結(jié)構(gòu)進(jìn)行哈希。(3)對電路中的每個(gè)NM0S，檢查NMOS的源漏是否和地相連，若漏端和地相連，則首先交換NMOS的源漏；若NMOS的源端和地相連，則將該NMOS放入哈希表， 否則該NMOS不放入哈希表。(4)檢查哈希表中的每個(gè)上拉結(jié)構(gòu)，若當(dāng)前上拉結(jié)構(gòu)的每個(gè)柵端都能找到唯一的一個(gè)NM0S，則生成一個(gè)或非門(NOR)并取代該上拉結(jié)構(gòu)和這組NM0S。圖3(a)為識別與非門(NAND)前的電路。與非門(NAND)的識別過程如下(1)創(chuàng)建哈希表，用于輔助識別與非門(NAND)。(2)將這兩個(gè)下拉結(jié)構(gòu)(MN1，麗2，麗3)，(MN4， 麗5)按每個(gè)柵端連接的線網(wǎng)和漏端連接的線網(wǎng)進(jìn)行哈希。(3)由于MP1，MP2，MP3，MP4的源端均和電源相連，將這四個(gè)PMOS進(jìn)行哈希。(4)檢查哈希表中的桶，由于下拉結(jié)構(gòu)(MN1， 麗2，麗3)和MP1，MP2，MP3落入同一個(gè)桶中，修改電路的連接關(guān)系并生成一個(gè)新的與非門 (NAND)。圖3(b)為識別了與非門(NAND)后的電路。圖4(a)為識別或非門(NOR)前的電路。或非門(NOR)的識別過程如下(1)創(chuàng)建哈希表，用于輔助識別或非門(NOR)。(2)將這兩個(gè)上拉結(jié)構(gòu)(MP1，MP2，MP3)，(MP4，MP5) 按每個(gè)柵端連接的線網(wǎng)和漏端連接的線網(wǎng)進(jìn)行哈希。( 由于麗1，麗2，麗3，MN4的源端均和地相連，將這四個(gè)NMOS進(jìn)行哈希。(4)檢查哈希表中的桶，由于上拉結(jié)構(gòu)(MP1，MP2，MP3) 和麗1，麗2，麗3落入同一個(gè)桶中，修改電路的連接關(guān)系并生成一個(gè)新的或非門(NOR)。圖 4(b)為識別了或非門(NOR)后的電路。4.識別反相器(INV)
按以下四步驟識別反相器(1)首先創(chuàng)建一張哈希表，哈希表的關(guān)鍵字為PMOS/ NMOS的柵端連接的線網(wǎng)和漏端連接的線網(wǎng)，PMOS和NMOS也存放在哈希表中。(2)對電路中的每個(gè)PM0S，檢查PMOS的源漏是否和電源相連，若漏端和電源相連，則首先交換PMOS的源漏；若PMOS的源端和電源相連，則將該P(yáng)MOS放入哈希表，否則該P(yáng)MOS不放入哈希表。(3) 對電路中的每個(gè)NM0S，檢查NMOS的源漏是否和地相連，若漏端和地相連，則首先交換NMOS 的源漏；若NMOS的源端和地相連，則將該NMOS放入哈希表，否則該NMOS不放入哈希表。(4) 檢查哈希表中的每個(gè)桶，若當(dāng)前桶僅包含一個(gè)PMOS和一個(gè)NM0S，則生成一個(gè)反相器(INV) 并取代該P(yáng)MOS和匪OS。圖5(a)為識別前的電路。反相器(INV)的識別過程如下(1)創(chuàng)建哈希表，用于輔助識別反相器(INV)。(2)由于MP1，MP2，MP3的源端均和電源相連，將這三個(gè)PMOS放入哈希表。( 由于麗1，麗2，麗3的源端均和地相連，將這三個(gè)NMOS放入哈希表。(4)檢查哈希表中的桶，由于(MP1，麗1)落入同一個(gè)桶中，修改電路的連接關(guān)系并生成一個(gè)新的反相器INVl ；由于(MP2，麗2)落入同一個(gè)桶中，修改電路的連接關(guān)系并生成一個(gè)新的反相器 INV2 ；MP3和MN3未落在同一個(gè)桶中，不能生成新反相器。圖5 (b)為識別了反相器(INV)后的電路。
權(quán)利要求
1.本發(fā)明提供一種集成電路門電路識別方法，其特征是先識別復(fù)雜門電路-與非門 (NAND)和或非門(NOR)，再識別簡單門電路-反相器(INV)。
2.根據(jù)權(quán)利要求1所述的“識別復(fù)雜門電路-與非門(NAND)和或非門(N0R)”，其特征是采用“自底向上”的方法逐級識別先識別串聯(lián)結(jié)構(gòu)(SERIES-STRUCTURE)；如果由PMOS/ NMOS生成的串聯(lián)結(jié)構(gòu)的源端所連的線網(wǎng)為電源/地，漏端所連線網(wǎng)既非電源也非地，則將該串聯(lián)結(jié)構(gòu)識別為上拉結(jié)構(gòu)(PULL-UP-STRUCTURE) /下拉結(jié)構(gòu)(PULL-DOWN-STRUCTURE)；由上拉結(jié)構(gòu)(PULL-UP-STRUCTURE) /下拉結(jié)構(gòu)(PULL-DOWN-STRUCTURE)出發(fā)，檢查它的輸出端線網(wǎng)所連的NM0S/PM0S，生成與非門(NAND)/或非門(NOR)。
3.根據(jù)權(quán)利要求1所述的“識別簡單門電路-反相器(INV)”，其特征是采用“對線網(wǎng)哈?！钡姆椒ㄟM(jìn)行識別對PM0S/NM0S進(jìn)行哈希，哈希的關(guān)鍵字為PM0S/NM0S柵端連接的線網(wǎng)和漏端連接的線網(wǎng)，檢查哈希表中的每個(gè)桶中的PM0S/NM0S，生成反相器(INV)。
全文摘要
本發(fā)明公開了一種集成電路門電路識別方法，屬于半導(dǎo)體集成電路設(shè)計(jì)自動(dòng)化領(lǐng)域，主要用于后端版圖設(shè)計(jì)時(shí)的版圖與原理圖一致性檢查(LVS-Layout Versus Schematic)。在超大規(guī)模乃至甚大規(guī)模集成電路設(shè)計(jì)中，版圖規(guī)模急劇膨脹，識別門電路可以降低LVS的數(shù)據(jù)處理規(guī)模，從而提高效率，有效縮短版圖設(shè)計(jì)的迭代周期。本發(fā)明從電路網(wǎng)表中識別串聯(lián)結(jié)構(gòu)(SERIES-STRUCTURE)、上拉結(jié)構(gòu)(PULL-UP-STRUCTURE)和下拉結(jié)構(gòu)(PULL-DOWN-STRUCTURE)、與非門(NAND)和或非門(NOR)、反相器(INV)。
文檔編號G06F17/50GK102411642SQ20101029105
公開日2012年4月11日 申請日期2010年9月26日 優(yōu)先權(quán)日2010年9月26日
發(fā)明者戴文華, 李志梁, 李楨榮 申請人:北京華大九天軟件有限公司