專利名稱：基于eda技術的電子系統(tǒng)多目標可靠性容差設計方法
技術領域：
本發(fā)明涉及電子技術，具體說就是一種基于EDA技術的電子系統(tǒng)多目標可靠性容 差設計方法。
背景技術：
隨著現(xiàn)代科技工業(yè)的迅速發(fā)展，對系統(tǒng)進行可靠性設計已成為產(chǎn)品質(zhì)量設計中不 可缺少的一部分，而在產(chǎn)品的三次設計(系統(tǒng)設計、參數(shù)設計和容差設計)過程中，容差設 計又是進一步提高產(chǎn)品質(zhì)量，降低其對設計參數(shù)和噪聲偏差敏感性的重要方法。電子系統(tǒng) 元器件的參數(shù)值在實際工作中會受到各種因素的影響而發(fā)生波動，主要包含以下幾種情 況(1)由于制造工藝的原因，使組成系統(tǒng)的元器件參數(shù)通常對標稱值有一定的偏差；(2) 由于使用條件的變化，如環(huán)境溫度、濕度的變化，會使電子元器件參數(shù)發(fā)生漂移；(3)由于 退化效應，即隨著時間的積累，元器件參數(shù)也會發(fā)生變化。這些波動都會導致電子系統(tǒng)質(zhì)量 特性的下降，甚至會超出其安全工作范圍而發(fā)生故障。電子系統(tǒng)的可靠性容差設計，是在組成電子系統(tǒng)的各元器件參數(shù)中心值一定的情 況下，分析和分配各參數(shù)容差，從而保證電子系統(tǒng)輸出響應偏差最小的設計方法。該方法根 據(jù)元器件參數(shù)的波動對系統(tǒng)質(zhì)量特性貢獻的大小來確定各參數(shù)的最合理的容差范圍，只對 于影響較大的參數(shù)給予較小的容差，使總損失(質(zhì)量和成本的和)達到最佳。容差設計主要 是協(xié)調(diào)減小質(zhì)量特性波動與增加制造費用的關系，以獲得高質(zhì)量低成本的產(chǎn)品。傳統(tǒng)的可 靠性容差設計，只關心產(chǎn)品輸出的穩(wěn)定性和一致性，雖然可以有效解決系統(tǒng)質(zhì)量特性波動 大的問題，但是對于系統(tǒng)自身的可靠性和壽命卻沒有進行分析和設計，質(zhì)量特性沒有提高， 因此不能滿足現(xiàn)在產(chǎn)品質(zhì)量設計的需求?；贓DA技術的電子系統(tǒng)多目標可靠性容差設計 方法的提出能夠解決產(chǎn)品質(zhì)量控制的問題，滿足現(xiàn)代產(chǎn)品質(zhì)量設計的需求。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種通過EDA技術確定靈敏元器件的最佳參數(shù)容差，減小 因參數(shù)和噪聲偏差帶來的元器件應力的波動，從而保證系統(tǒng)中每個元器件都工作在安全應 力條件下的電子系統(tǒng)多目標可靠性容差設計方法。本發(fā)明的目的是這樣實現(xiàn)的一種基于EDA技術的電子系統(tǒng)多目標可靠性容差設 計方法，步驟如下步驟一建立電子系統(tǒng)的Pspice仿真模型，利用可靠性建模和可靠性預計、故障 模式與影響分析、故障樹分析等可靠性分析方法，找到影響電子系統(tǒng)故障的關鍵元器件；步驟二 根據(jù)電子系統(tǒng)所處的環(huán)境條件，以及元器件所受的應力載荷，建立關鍵元 器件可靠性退化模型；步驟三根據(jù)元器件的退化模型分析，找到影響關鍵元器件壽命的關鍵應力因素， 將其作為多目標容差設計的目標函數(shù)，根據(jù)系統(tǒng)的可靠性指標或根據(jù)元器件實際所受應力 情況來確定其約束條件；
3
步驟四結(jié)合正交試驗的設計方法，對目標函數(shù)進行靈敏度分析，找出影響目標函 數(shù)的靈敏元器件；步驟五結(jié)合均勻試驗設計方法，對目標函數(shù)進行最壞情況分析和蒙特卡洛分析， 通過多元線性回歸分析建立目標函數(shù)與參數(shù)容差之間的回歸方程，找到所有滿足特性指標 的容差組合；步驟六建立基于質(zhì)量損失的多目標容差優(yōu)化函數(shù)，利用遺傳算法對其進行求解， 從多種容差組合中選擇最優(yōu)的容差分配方案；步驟七對多目標容差設計的結(jié)果進行檢驗，若不能滿足電子系統(tǒng)可靠性的要求， 則需要重新確定目標函數(shù)及其約束條件，再次進行設計，直到設計結(jié)果滿足要求為止。本發(fā)明一種基于EDA技術的電子系統(tǒng)多目標可靠性容差設計方法，是在傳統(tǒng)的容 差設計方法基礎上提出來的。傳統(tǒng)容差設計方法以系統(tǒng)的目標輸出值為函數(shù)，并且只對影 響輸出目標值的靈敏因素和元器件給予較小的容差。這樣只能保證批量生產(chǎn)出的產(chǎn)品的初 始輸出特性穩(wěn)定一致，并不能在設計時就保證系統(tǒng)有較高的可靠性。而多目標容差設計方 法不僅把電子系統(tǒng)的輸出特性作為研究對象，而且把組成電子系統(tǒng)的每一個元器件都作為 研究對象，從中確定影響系統(tǒng)可靠性和壽命的關鍵元器件，并將導致其失效的應力因素作 為容差設計的目標。利用靈敏度分析法找到影響目標函數(shù)的靈敏因素和元器件，分析靈敏 因素的波動對元器件可靠性和壽命的影響，通過對靈敏元件進行容差控制，減小因參數(shù)和 噪聲偏差導致的元器件應力的波動，從而在不改變系統(tǒng)參數(shù)及結(jié)構的情況下提高系統(tǒng)內(nèi)部 每個元器件的壽命，進而提高電子系統(tǒng)整體的可靠性，延長使用壽命。


圖1為本發(fā)明的設計方法的基本流程圖。
具體實施例方式下面結(jié)合附圖舉例對本發(fā)明作進一步說明。實施例1 結(jié)合圖1，本發(fā)明基于EDA技術的電子系統(tǒng)多目標可靠性容差設計方法， 步驟如下步驟一建立電子系統(tǒng)的Pspice仿真模型，利用可靠性建模和可靠性預計、故障 模式與影響分析、故障樹分析等可靠性分析方法，找到影響電子系統(tǒng)故障的關鍵元器件；步驟二 根據(jù)電子系統(tǒng)所處的環(huán)境條件，以及元器件所受的應力載荷，建立關鍵元 器件可靠性退化模型；步驟三根據(jù)元器件的退化模型分析，找到影響關鍵元器件壽命的關鍵應力因素， 將其作為多目標容差設計的目標函數(shù)，根據(jù)系統(tǒng)的可靠性指標或根據(jù)元器件實際所受應力 情況來確定其約束條件；步驟四結(jié)合正交試驗的設計方法，對目標函數(shù)進行靈敏度分析，找出影響目標函 數(shù)的靈敏元器件；步驟五結(jié)合均勻試驗設計方法，對目標函數(shù)進行最壞情況分析和蒙特卡洛分析， 通過多元線性回歸分析建立目標函數(shù)與參數(shù)容差之間的回歸方程，找到所有滿足特性指標 的容差組合；
步驟六建立基于質(zhì)量損失的多目標容差優(yōu)化函數(shù)，利用遺傳算法對其進行求解， 從多種容差組合中選擇最優(yōu)的容差分配方案；步驟七對多目標容差設計的結(jié)果進行檢驗，若不能滿足電子系統(tǒng)可靠性的要求， 則需要重新確定目標函數(shù)及其約束條件，再次進行設計，直到設計結(jié)果滿足要求為止。實施例2 結(jié)合圖1，本發(fā)明基于EDA技術的電子系統(tǒng)多目標可靠性容差設計方法 包括以下步驟步驟一找到影響電子系統(tǒng)故障的關鍵元器件。采用可靠性建模及預計、故障模式 與影響分析(FMEA)和故障樹分析(FTA)方法對系統(tǒng)進行可靠性分析，確定影響系統(tǒng)可靠性 的關鍵元器件。假定多目標容差設計方法所分析的對象為電子系統(tǒng)S，它由n個元器件相互 連接組成，無冗余結(jié)構，在任何元器件發(fā)生故障時，系統(tǒng)都無法正常工作。(1)建立可靠性框圖模型，為純串聯(lián)模型，可知系統(tǒng)的基本可靠性數(shù)學模型為
權利要求
一種基于EDA技術的電子系統(tǒng)多目標可靠性容差設計方法，其特征在于實現(xiàn)步驟如下步驟一建立電子系統(tǒng)的Pspice仿真模型，利用可靠性建模和可靠性預計、故障模式與影響分析、故障樹分析等可靠性分析方法，找到影響電子系統(tǒng)故障的關鍵元器件；步驟二根據(jù)電子系統(tǒng)所處的環(huán)境條件，以及元器件所受的應力載荷，建立關鍵元器件可靠性退化模型；步驟三根據(jù)元器件的退化模型分析，找到影響關鍵元器件壽命的關鍵應力因素，將其作為多目標容差設計的目標函數(shù)，根據(jù)系統(tǒng)的可靠性指標或根據(jù)元器件實際所受應力情況來確定其約束條件；步驟四結(jié)合正交試驗的設計方法，對目標函數(shù)進行靈敏度分析，找出影響目標函數(shù)的靈敏元器件；步驟五結(jié)合均勻試驗設計方法，對目標函數(shù)進行最壞情況分析和蒙特卡洛分析，通過多元線性回歸分析建立目標函數(shù)與參數(shù)容差之間的回歸方程，找到所有滿足特性指標的容差組合；步驟六建立基于質(zhì)量損失的多目標容差優(yōu)化函數(shù)，利用遺傳算法對其進行求解，從多種容差組合中選擇最優(yōu)的容差分配方案；步驟七對多目標容差設計的結(jié)果進行檢驗，若不能滿足電子系統(tǒng)可靠性的要求，則需要重新確定目標函數(shù)及其約束條件，再次進行設計，直到設計結(jié)果滿足要求為止。
全文摘要
本發(fā)明提供一種基于EDA技術的電子系統(tǒng)多目標可靠性容差設計方法。步驟包括建立電子系統(tǒng)的Pspice仿真模型；根據(jù)電子系統(tǒng)所處的環(huán)境條件建立關鍵元器件可靠性退化模型；根據(jù)系統(tǒng)的可靠性指標或根據(jù)元器件實際所受應力情況來確定其約束條件；對目標函數(shù)進行靈敏度分析，找出影響目標函數(shù)的靈敏元器件；通過多元線性回歸分析建立目標函數(shù)與參數(shù)容差之間的回歸方程，找到所有滿足特性指標的容差組合；建立基于質(zhì)量損失的多目標容差優(yōu)化函數(shù)。本發(fā)明通過對靈敏元件進行容差控制，減小因參數(shù)和噪聲偏差導致的元器件應力的波動，在不改變系統(tǒng)參數(shù)及結(jié)構的情況下提高系統(tǒng)內(nèi)部每個元器件的壽命，進而提高電子系統(tǒng)整體的可靠性，延長使用壽命。
文檔編號G06F17/50GK101984441SQ20101052102
公開日2011年3月9日 申請日期2010年10月27日 優(yōu)先權日2010年10月27日
發(fā)明者葉雪榮, 周月閣, 李享, 翟國富, 胡方, 譚榕容, 邵雪瑾 申請人:哈爾濱工業(yè)大學