專利名稱：多總線計算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機(jī)技術(shù)領(lǐng)域，特別涉及一種多總線計算機(jī)系統(tǒng)。
背景技術(shù)：
在多總線帶有中央處理器的計算機(jī)主板，輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、 存儲機(jī)構(gòu)和中央處理器之間相互由多總線連接，但是對于輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器之間某些引腳之間相互傳遞一些阻塞消息，由于其排他的關(guān)系，在傳遞這些阻塞消息時，往往需要中斷該引腳之間連接總線的其他設(shè)備的數(shù)據(jù)傳輸， 這樣在阻塞消息發(fā)送數(shù)量大時，極大的影響了總線的利用率，甚至引發(fā)計算機(jī)處理中斷時間過長的缺陷。

發(fā)明內(nèi)容
本發(fā)明提供了一種多總線計算機(jī)系統(tǒng)，對輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、 存儲機(jī)構(gòu)和中央處理器之間有發(fā)送阻塞消息的，在控制端口和受控端口之間加入切換電路，通過該切換電路可以在保證傳遞阻塞消息時，不需要中斷該引腳之間連接總線的其他設(shè)備的數(shù)據(jù)傳輸，由此提高了總線的利用率，不會引發(fā)計算機(jī)處理中斷時間過長的缺陷。為了達(dá)到上述目的，本發(fā)明的技術(shù)方案如下一種多總線計算機(jī)系統(tǒng)包括相互由多總線連接的輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器，所述的輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器之間有阻塞消息發(fā)送的兩兩對應(yīng)的引腳，該兩兩對應(yīng)的引腳分別為發(fā)出阻塞消息的控制端口 1和接收阻塞消息的受控端口 2，在每個兩兩對應(yīng)的引腳之間接入切換電路3。所述的切換電路3為當(dāng)阻塞消息輸入的時候，由控制端口 1發(fā)出高電平信號脈沖將此切換電路設(shè)置為導(dǎo)通狀態(tài)，當(dāng)阻塞消息未輸入時，控制端口 1為低電平信號，切換電路保持未導(dǎo)通狀態(tài)。對輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器之間有發(fā)送阻塞消息引腳的，在控制端口 1和受控端口 2之間加入切換電路，通過該切換電路可以在保證傳遞阻塞消息時，不需要中斷該引腳之間連接總線的其他設(shè)備的數(shù)據(jù)傳輸，由此提高了總線的利用率，不會引發(fā)計算機(jī)處理中斷時間過長的缺陷。


附圖為本發(fā)明的連接示意圖。
具體實(shí)施例方式下面通過附圖對本發(fā)明做進(jìn)一步的說明。如附圖所示，多總線計算機(jī)系統(tǒng)包括相互由多總線連接的輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器，所述的輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、 存儲機(jī)構(gòu)和中央處理器之間有阻塞消息發(fā)送的兩兩對應(yīng)的引腳，該兩兩對應(yīng)的引腳分別為發(fā)出阻塞消息的控制端口 1和接收阻塞消息的受控端口 2，在每個兩兩對應(yīng)的引腳之間接入切換電路3。所述的切換電路3為當(dāng)阻塞消息輸入的時候，由控制端口 1發(fā)出高電平信號脈沖將此切換電路設(shè)置為導(dǎo)通狀態(tài)，當(dāng)阻塞消息未輸入時，控制端口 1為低電平信號，切換電路保持未導(dǎo)通狀態(tài)。本發(fā)明的工作原理為在輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器之間有阻塞消息發(fā)送時，這樣對應(yīng)的控制端口 1發(fā)出高電平信號脈沖將此切換電路設(shè)置為導(dǎo)通狀態(tài)，當(dāng)阻塞消息未輸入時，控制端口 1為低電平信號，切換電路保持未導(dǎo)通狀態(tài)，由此完成阻塞消息在不中斷其他設(shè)備的通信情況下完成獨(dú)自的阻塞消息處理。對輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器之間有發(fā)送阻塞消息引腳的，在控制端口 1和受控端口 2之間加入切換電路，通過該切換電路可以在保證傳遞阻塞消息時，不需要中斷該引腳之間連接總線的其他設(shè)備的數(shù)據(jù)傳輸，由此提高了總線的利用率，不會引發(fā)計算機(jī)處理中斷時間過長的缺陷。
權(quán)利要求
1.一種多總線計算機(jī)系統(tǒng)，包括相互由多總線連接的輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器，所述的輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器之間有阻塞消息發(fā)送的兩兩對應(yīng)的引腳，該兩兩對應(yīng)的引腳分別為發(fā)出阻塞消息的控制端口(1)和接收阻塞消息的受控端口 O)，其特征在于在每個兩兩對應(yīng)的引腳之間接入切換電路3。
2.根據(jù)權(quán)利要求1所述的虛擬計算機(jī)傳遞信息方法，其特征在于所述的切換電路(3) 為當(dāng)阻塞消息輸入的時候，由控制端口(1)發(fā)出高電平信號脈沖將此切換電路設(shè)置為導(dǎo)通狀態(tài)，當(dāng)阻塞消息未輸入時，控制端口(1)為低電平信號，切換電路保持未導(dǎo)通狀態(tài)。
全文摘要
一種多總線計算機(jī)系統(tǒng)，對輸入設(shè)備驅(qū)動芯片、輸出設(shè)備驅(qū)動芯片、存儲機(jī)構(gòu)和中央處理器之間有發(fā)送阻塞消息的，在控制端口和受控端口之間加入切換電路，通過該切換電路可以在保證傳遞阻塞消息時，不需要中斷該引腳之間連接總線的其他設(shè)備的數(shù)據(jù)傳輸，由此提高了總線的利用率，不會引發(fā)計算機(jī)處理中斷時間過長的缺陷。
文檔編號G06F13/20GK102467469SQ20101054127
公開日2012年5月23日 申請日期2010年11月9日 優(yōu)先權(quán)日2010年11月9日
發(fā)明者劉偉 申請人:西安泰友信息技術(shù)有限公司