專利名稱：一種基于nand的存儲板的制作方法
技術領域：
本發(fā)明涉及一種基于NAND的存儲板，屬于高速信號采集存儲及其相關領域。
背景技術：
高速大容量數(shù)據(jù)存儲板卡主要應用于信號采集中對存儲帶寬和存儲容量要求較 大的嵌入式應用場合，例如雷達、電子對抗等應用領域中對寬帶信號進行連續(xù)采集存儲。在 這些應用中除了需要高速的數(shù)據(jù)存儲帶寬和超大的數(shù)據(jù)存儲容量以外，受應用場合限制設 備的體積和功耗要盡可能的小，而目前大多數(shù)的數(shù)據(jù)存儲產(chǎn)品均采用硬盤作為存儲介質， 其單個盤體的訪問帶寬只有幾十兆字節(jié)/秒，而由此搭建的盤陣雖然在帶寬上能夠達到 300 400MB/S，但隨之而來在體積和功耗上的增加無法滿足系統(tǒng)需求。

發(fā)明內容
本發(fā)明的目的在于克服已有存儲系統(tǒng)存儲帶寬低、設備體積功耗大的缺點，針對 NAND類型存儲芯片設計實現(xiàn)了一種基于NAND的高速大容量存儲板。本發(fā)明的一種基于NAND的存儲板，包括NAND存儲陣列、NAND控制器模塊、DSP模 塊、主控模塊；其中NAND存儲陣列與NAND控制器模塊的數(shù)據(jù)傳輸出口相連，NAND控制器 模塊的傳輸入口與主控模塊連接，主控模塊與DSP模塊和連接外部的自定義接口相連；上 位機通過DSP模塊將上位機的控制信號傳輸?shù)桨蹇ǖ闹骺啬K，控制整個采集板的狀態(tài)并 設置命令參數(shù)；當存儲板處于數(shù)據(jù)存儲狀態(tài)時，采集的數(shù)據(jù)通過CPCI的自定義接口進入 主控模塊，完成數(shù)據(jù)的接收并根據(jù)上位機設置的相關參數(shù)形成命令幀，然后將命令幀分發(fā) 至NAND控制器模塊；當存儲板處于數(shù)據(jù)轉存狀態(tài)時，主控模塊根據(jù)上位機設置的命令參數(shù) 產(chǎn)生數(shù)據(jù)讀取命令幀，并分發(fā)至NAND控制器模塊，控制器模塊讀取的數(shù)據(jù)回傳至主控模塊 后，由它通過CPCI自定義接口輸出或通過PCI總線上傳至上位機；所述的NAND控制器模塊包含12個獨立的NAND控制器，并行執(zhí)行對NAND存儲陣 列的讀寫操作。所述的NAND存儲陣列為分層機構，即一片NAND由兩個芯片組成，每個芯片又由兩 個硅片組成，對每組NAND的操作采用芯片級+硅片級的并行方式，對4組硅片進行并行操 作，通過12組控制器可以實現(xiàn)相當于48組控制器對48組硅片進行的并行操作。本發(fā)明的有益效果本發(fā)明存儲板由于采用了單體存儲量超大的NAND，并通過FPGA實現(xiàn)對多片NAND 的并行訪問和管理，同時采用多級并行訪問方式，大大提高了存儲和讀取帶寬，從而實現(xiàn)單 板最大存儲容量768GB、存取帶寬1297MB/S、單板功耗15W的技術指標；通過DSP芯片的實 時控制，實現(xiàn)了上位機與板卡內部控制模塊的通信，從而使得該板卡易于系統(tǒng)集成。由本發(fā) 明存儲板卡構建的存儲系統(tǒng)不僅存儲帶寬高、存儲容量大，易于管理，而且解決了傳統(tǒng)盤陣 類存儲系統(tǒng)設備復雜、功耗體積大的缺點。


圖1是本發(fā)明的電路原理框圖。圖2是本發(fā)明的NAND控制器子模塊設計示意圖。圖3是本發(fā)明的NAND與FPGA連接示意圖。圖4是本發(fā)明的命令幀分發(fā)及時序圖。
具體實施例方式下面結合附圖與具體實施方式
對本發(fā)明做進一步詳細描述如圖1所示，整板一共96個K9WBG08U1M NAND芯片(每片存儲容量為4GB)，每8 片為一組共12組，平均掛接在兩組NAND控制器子模塊上；每個NAND控制器子模塊由一片 Xi 1 inx公司的XC4VLX60FPGA實現(xiàn)，其上設計了 6組NAND控制器從而可并行地對48片NAND 進行讀寫訪問，如圖2所示。每個NAND控制器管理了 8片NAND，這8片NAND的6個控制信 號(CE、ALE、CLE、RE、TO、R/B)連接在一起，數(shù)據(jù)線(8bitX8 = 64bit)獨立分開，從而實現(xiàn) 對8片NAND并行訪問(如圖3所示)。NAND控制器子模塊通過自定義接口實現(xiàn)與主控模 塊間的數(shù)據(jù)交換。主控模塊由一片Xilinx公司的XC4VLX25實現(xiàn)，它以自定義的方式通過J4、J5實 現(xiàn)板間基于源同步傳輸方式的互聯(lián)，同時還以自定義的方式通過一個PMC接口的JN3和JN4 接插件實現(xiàn)與PMC背板的基于源同步傳輸方式的互聯(lián)；數(shù)據(jù)通過這些自定義接口進入主控 模塊，由它完成命令幀的組裝，而后傳輸給NAND控制器子模塊FPGA (XC4VLX60)。DSP接口模塊采用了 TI公司的C6455，其PCI端連接至CPCI的Jl，它通過EMIF接 口連接至主控模塊，從而上位機可通過PCI訪問板內資源，并對數(shù)據(jù)存儲過程進行控制。為了提高數(shù)據(jù)存儲帶寬，設計中采用并行流水的方式實現(xiàn)對NAND存儲體的訪問， 通過12組控制器對96片NAND進行并行控制，設計中充分利用了 NAND芯片的并行編程功 能，采取芯片級+硅片級并行操作方式對NAND存儲體進行訪問。每一片K9WBG08U1M型NAND 由兩個芯片(K9KAG08U0M)組成，每個芯片又由兩個硅片(K9F8G08U0M)組成；存取時，在芯 片級，每組NAND可以通過使能不同的CE信號，對兩組的芯片進行并行流水操作，在硅片級， 每組芯片的兩組硅片之間又可以采取交織的方式進行并行流水操作，這樣對每組NAND的 操作即相當于對4組硅片進行并行流水操作，12組實體控制器通過并行流水的方式相當于 48個控制器對48組硅片并行流水操作，如圖4所示。當存儲板處于數(shù)據(jù)存儲狀態(tài)時，主控模塊一旦接收到數(shù)據(jù)，就會根據(jù)預先上位機 設定的地址信息自動產(chǎn)生地址并將接收到的數(shù)據(jù)打包形成命令幀發(fā)送給指定的NAND控制 器子模塊中的NAND控制器進行存儲，由于將數(shù)據(jù)寫入NAND存儲體需要較長時間，因此當下 一幀數(shù)據(jù)到來時，主控模塊自動將該幀數(shù)據(jù)發(fā)往下一個NAND控制器。每個控制器內部，首 先寫入芯片1的硅片1，下次數(shù)據(jù)來時，依次寫入芯片2的硅片1，芯片1的硅片2和芯片2 的硅片2，這樣通過這種芯片級+硅片級的并行方式，多層次并行流水的延時大于將一頁數(shù) 據(jù)寫入NAND存儲體的時間，所以寫入的數(shù)據(jù)幀可以不間斷的寫入到48組硅片中。當整個 流水線被填滿時，12組NAND控制器同時都在訪問NAND，從而達到最大的存儲帶寬。命令幀 的分發(fā)和流水如圖4所示。
權利要求
一種基于NAND的存儲板，包括NAND存儲陣列、NAND控制器模塊、DSP模塊、主控模塊；其特征在于NAND存儲陣列與NAND控制器模塊的數(shù)據(jù)傳輸出口相連，NAND控制器模塊的傳輸入口與主控模塊連接，主控模塊與DSP模塊和連接外部的自定義接口相連；上位機通過DSP模塊將上位機的控制信號傳輸?shù)桨蹇ǖ闹骺啬K，控制整個采集板的狀態(tài)并設置命令參數(shù)；當存儲板處于數(shù)據(jù)存儲狀態(tài)時，采集的數(shù)據(jù)通過CPCI的自定義接口進入主控模塊，完成數(shù)據(jù)的接收并根據(jù)上位機設置的相關參數(shù)形成命令幀，然后將命令幀分發(fā)至NAND控制器模塊；當存儲板處于數(shù)據(jù)轉存狀態(tài)時，主控模塊根據(jù)上位機設置的命令參數(shù)產(chǎn)生數(shù)據(jù)讀取命令幀，并分發(fā)至NAND控制器模塊，控制器模塊讀取的數(shù)據(jù)回傳至主控模塊后，由它通過CPCI自定義接口輸出或通過PCI總線上傳至上位機。
2.根據(jù)權利要求1所述的一種基于NAND的存儲板，其特征在于所述的NAND控制器 模塊包含12個獨立的NAND控制器，并行執(zhí)行對NAND存儲陣列的讀寫操作。
3.根據(jù)權利要求1或2所述的一種基于NAND的存儲板，其特征在于所述的NAND存儲 陣列為分層機構，即一片NAND由兩個芯片組成，每個芯片又由兩個硅片組成，對每組NAND 的操作采用芯片級+硅片級的并行方式，對4組硅片進行并行操作，通過12組控制器可以 實現(xiàn)相當于48組控制器對48組硅片進行的并行操作。
全文摘要
本發(fā)明涉及一種基于NAND的存儲板，屬于高速信號采集存儲及其相關領域。包括NAND存儲陣列、NAND控制器模塊、DSP模塊、主控模塊；其中NAND存儲陣列與NAND控制器模塊的數(shù)據(jù)傳輸出口相連，NAND控制器模塊的傳輸入口與主控模塊連接，主控模塊與DSP模塊和連接外部的自定義接口相連；本發(fā)明通過FPGA實現(xiàn)對多片NAND的并行訪問和管理，同時采用多級并行訪問方式，大大提高了存儲和讀取帶寬，從而實現(xiàn)單板最大存儲容量768GB、存取帶寬1297MB/s、單板功耗15W的技術指標；通過DSP芯片的實時控制，實現(xiàn)了上位機與板卡內部控制模塊的通信，從而使得該板卡易于系統(tǒng)集成。
文檔編號G06F3/06GK101980139SQ20101054394
公開日2011年2月23日 申請日期2010年11月12日 優(yōu)先權日2010年11月12日
發(fā)明者劉國滿, 秦國杰, 謝民, 高梅國 申請人:北京理工大學