專利名稱：射頻識別防碰撞電路及其實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種射頻識別防碰撞電路；本發(fā)明還涉及一種射頻識別防碰撞電路的實現(xiàn)方法。
背景技術(shù)：
射頻識別(feidio Frequence Identification，RFID)系統(tǒng)包括閱讀器、電子標簽。 閱讀器中發(fā)送電磁波的部分電路為鄰近耦合設(shè)備(Proximity Coupling Device，PCD)，電子標簽中接受電磁波的部分電路為鄰近卡(Proximity Card，PICC)。其中電子標簽用于存儲識別信息，所述閱讀器用于讀取所述電子標簽中存儲的信息。閱讀器和電子標簽間通過電磁場感應(yīng)進行能量、時序和數(shù)據(jù)的無線傳輸。在一個閱讀器的天線可識別范圍內(nèi)，可能會出現(xiàn)多個電子標簽，當出現(xiàn)多個電子標簽是，RFID系統(tǒng)要進行防碰撞(anti-collision)也即防沖突測試，以準確測試出每一張PICC卡。如圖1所示，為現(xiàn)有A型非接觸RFID的防碰撞測試時防碰撞幀的示意圖。現(xiàn)有A型非接觸RFID采用了 IS0/IEC14443系列協(xié)議且是采用A型協(xié)議，如圖1所示的防碰撞幀包括SEL、NVB、UID0、UID1、UID2、UID3和BCC共7各字節(jié)組成，其中所述SEL、NVB為ANTIC0LLISI0N命令的前兩個字節(jié)的組成部分；UID0、UIDl、 UID2、UID3 為所述 PICC 卡的唯一識別號(Unique Identifier, UID) ；BCC 為 UID 的校驗字節(jié)，由BCC前面的四個字節(jié)即UID0、UIDl、UID2、UID3異或得到。防碰撞測試時，所述防碰撞幀分成了兩個部分，防碰撞幀的第一部分是由PCD發(fā)送給PICC卡的下傳數(shù)據(jù)，如圖1所示，防碰撞幀的第一部分包括了 SEL、NVB、UID0、UID1四個字節(jié)并由所述防碰撞幀的第一個部分組成ANTIC0LLISI0N命令，所述PICC卡接受到所述ANTIC0LLISI0N命令后，將所接受到的UID0、UIDl和所述PICC卡自身帶有的UID的UID0、UIDl進行比較，如果比較結(jié)果相同，則所述PICC卡會向所述P⑶發(fā)送其UID的剩余部分即所述防碰撞幀的第二部分。這樣就完成了一次防碰撞循環(huán)。在現(xiàn)有PICC卡中，是通過防碰撞電路實現(xiàn)上述的防碰撞測試循環(huán)的。如圖2所示， 為現(xiàn)有PICC卡的防碰撞電路示意圖。現(xiàn)有PICC卡的防碰撞電路包括了數(shù)據(jù)接受模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)比較模塊、ROM讀模塊、ROM接口模塊。所述數(shù)據(jù)接受模塊接收所述PCD發(fā)送過來的串行輸入數(shù)據(jù)rxd并進行串并轉(zhuǎn)換和校驗，之后再依次存入七個鎖存器或寄存器中即 LATCH_SEL、LATCH_NVB、LATCHO, LATCHl、LATCH2、LATCH3、LATCH_BCC。所述 ROM 讀模塊則是把所述PICC卡內(nèi)固定的UID從ROM接口模塊中讀出來，并存入依次存入四個鎖存器或寄存器即UID0、UID1、UID2、UID3中；并計算UID的4個字節(jié)的異或值得到BCC并存入一個鎖存器或寄存器即BCC中。所述數(shù)據(jù)比較模塊把所接收到的UID與所述PICC卡內(nèi)的對應(yīng)的UID進行比較，如果兩者相同，則根據(jù)命令類型輸出部分或全部UID。圖2中，elk為時鐘信號、active為外部數(shù)據(jù)輸入狀態(tài)、uid_fb為來自PICC卡內(nèi)的UID并行數(shù)據(jù)、Uid_ful 為ROM接口模塊中的輸出鎖存器滿、Rd_Uid為允許讀R0M、uid為UID數(shù)據(jù)輸出到相應(yīng)的鎖存器或寄存器中、Data_in_end為接收外部數(shù)據(jù)完畢、Uid_in_end為PICC卡內(nèi)數(shù)據(jù)讀取完畢、txd為串行輸出數(shù)據(jù)、txcLactive為串行數(shù)據(jù)輸出狀態(tài)、Bit_num為位計數(shù)、Byte_num為字節(jié)計數(shù)、Bit_n0t_matCh為比較結(jié)果。采用如圖2所示的現(xiàn)有PICC卡的防碰撞電路進行防碰撞測試具有如下的缺點1、 輸入UID串并轉(zhuǎn)換后必須占用7個鎖存器或寄存器，ROM中讀出的UID要占用5個鎖存器或寄存器；2、并行比較，比較器電路復(fù)雜；3、當輸入UID與內(nèi)部UID匹配時，輸出數(shù)據(jù)必須重新進行位計算和并串轉(zhuǎn)換?，F(xiàn)有PICC卡的防碰撞電路不僅電路復(fù)雜，還占用較大面積。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種射頻識別防碰撞電路，能簡化電路結(jié)構(gòu)、 縮小電路面積；為此，本發(fā)明還提供一種射頻識別防碰撞電路的實現(xiàn)方法。為解決上述技術(shù)問題，本發(fā)明提供的射頻識別抗碰撞電路包括一碼流識別模塊、 一移位寄存器、一位比較電路、一 PICC狀態(tài)控制模塊、一 EEPROM讀模塊。所述碼流識別模塊的輸入端通過射頻信號和P⑶形成連接并用于接收所述P⑶發(fā)送的串行輸入數(shù)據(jù)，所述串行輸入數(shù)據(jù)中包括部分UID。所述EEPROM讀模塊的輸入端和PICC卡的EEPROM相連接、所述EEPROM讀模塊的輸出端和所述移位寄存器的輸入端相連，所述EEPROM讀模塊用于讀取所述EEPROM中的片內(nèi)UID并將讀取的所述片內(nèi)UID輸入到所述移位寄存器中。所述移位寄存器為一 9位的移位寄存器，用于寄存所述片內(nèi)UID字節(jié)的8位數(shù)據(jù)及該8位數(shù)據(jù)的1位奇偶校驗位并對所寄存的數(shù)據(jù)進行移位輸出，所述移位寄存器的輸出端分別連接所述位比較電路的第一輸入端和編碼模塊。所述位比較電路的第二輸入端連接所述碼流識別模塊的輸出端，所述位比較電路的輸出端連接所述PICC狀態(tài)控制模塊，所述位比較電路用于逐位比較所述串行輸入數(shù)據(jù)的部分UID和所述片內(nèi)UID，當比較結(jié)果相同時，所述PICC狀態(tài)控制模塊控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過所述編碼模塊編碼后串行輸出。所述射頻識別抗碰撞電路還包括一內(nèi)部UID加載控制模塊，所述內(nèi)部UID加載控制模塊和所述所述EEPROM讀模塊相連接，通過所述內(nèi)部UID加載控制模塊控制所述EEPROM 讀模塊讀取所述EEPROM中的片內(nèi)UID并將讀取的所述片內(nèi)UID輸入到所述移位寄存器中。 所述射頻識別抗碰撞電路包括一移位控制及時鐘切換模塊，所述移位控制及時鐘切換模塊和所述移位寄存器連接，通過所述移位控制及時鐘切換模塊控制所述移位寄存器的數(shù)據(jù)移位和輸出。所述PICC狀態(tài)控制模塊通過將所述移位控制及時鐘切換模塊的時鐘信號切換到發(fā)送時鐘控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過所述編碼模塊編碼后串行輸出。所述PICC狀態(tài)控制模塊由一狀態(tài)機組成，用于控制PICC卡內(nèi)的各模塊的時鐘信號。為解決上述技術(shù)問題，本發(fā)明提供的射頻識別抗碰撞電路的實現(xiàn)方法，包括如下步驟步驟一、通過碼流識別模塊讀取P⑶發(fā)送的串行輸入數(shù)據(jù)，所述串行輸入數(shù)據(jù)中包括部分UID。步驟二、通過EEPROM讀模塊將PICC卡的EEPROM內(nèi)的片內(nèi)UID及所述片內(nèi)UID的 1位奇偶校驗位加載到移位寄存器中。步驟三、將所述串行輸入數(shù)據(jù)的部分UID和所述片內(nèi)UID分別逐位輸入到位比較電路中進行比較。步驟四、當所述串行輸入數(shù)據(jù)的部分UID和所述片內(nèi)UID比較結(jié)果相同時，通過PICC狀態(tài)控制模塊控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過編碼模塊編碼后串行輸出。步驟二中通過內(nèi)部UID加載控制模塊控制所述EEPROM讀模塊讀取所述EEPROM中的片內(nèi)UID并將讀取的所述片內(nèi)UID輸入到所述移位寄存器中。步驟三中通過移位控制及時鐘切換模塊控制所述移位寄存器的數(shù)據(jù)移位和輸出。步驟四中所述PICC狀態(tài)控制模塊通過將所述移位控制及時鐘切換模塊的時鐘信號切換到發(fā)送時鐘控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過所述編碼模塊編碼后串行輸出。相對于現(xiàn)有技術(shù)，本發(fā)明能簡化電路結(jié)構(gòu)、縮小電路面積。具體原因如下1、本發(fā)明電路采用串行輸入、串行比較；UID的輸入不需要串并轉(zhuǎn)換，減少了寄存器數(shù)量；串行比較電路簡單。2、本發(fā)明電路的卡內(nèi)UID根據(jù)輸入的UID數(shù)逐字節(jié)加載到移位寄存器中，不需要額外的寄存器存儲。3、本發(fā)明電路UID輸出時，不需要重新進行計算和定位，減少了計算電路。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明圖1是現(xiàn)有A型非接觸RFID的防碰撞測試時防碰撞幀的示意圖。；圖2是現(xiàn)有PICC卡的防碰撞電路示意圖；圖3是本發(fā)明實施例射頻識別防碰撞電路示意圖；圖4是本發(fā)明實施例射頻識別防碰撞電路的實現(xiàn)方法流程圖。
具體實施例方式如圖3所示，是本發(fā)明實施例射頻識別防碰撞電路示意圖，本發(fā)明實施例射頻識別抗碰撞電路包括一碼流識別模塊、一移位寄存器、一位比較電路、一 PICC狀態(tài)控制模塊、一 EEPROM讀模塊。所述碼流識別模塊的輸入端通過射頻信號和P⑶形成連接并用于接收所述PCD發(fā)送的串行輸入數(shù)據(jù)，所述串行輸入數(shù)據(jù)中包括部分UID。所述EEPROM讀模塊的輸入端和PICC卡的EEPROM相連接、所述EEPROM讀模塊的輸出端和所述移位寄存器的輸入端相連，所述EEPROM讀模塊用于讀取所述EEPROM中的片內(nèi)UID并將讀取的所述片內(nèi)UID 輸入到所述移位寄存器中。所述移位寄存器為一 9位的移位寄存器，用于寄存所述片內(nèi)UID 字節(jié)的8位數(shù)據(jù)及該8位數(shù)據(jù)的1位奇偶校驗位并對所寄存的數(shù)據(jù)進行移位輸出，所述移位寄存器的輸出端分別連接所述位比較電路的第一輸入端和編碼模塊。所述位比較電路的第二輸入端連接所述碼流識別模塊的輸出端，所述位比較電路的輸出端連接所述PICC狀態(tài)控制模塊，所述位比較電路用于逐位比較所述串行輸入數(shù)據(jù)的部分UID和所述片內(nèi)UID， 當比較結(jié)果相同時，所述PICC狀態(tài)控制模塊控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過所述編碼模塊編碼后串行輸出。所述射頻識別抗碰撞電路還包括一內(nèi)部UID加載控制模塊，所述內(nèi)部UID加載控制模塊和所述所述EEPROM讀模塊相連接，通過所述內(nèi)部UID 加載控制模塊控制所述EEPROM讀模塊讀取所述EEPROM中的片內(nèi)UID并將讀取的所述片內(nèi) UID輸入到所述移位寄存器中。所述射頻識別抗碰撞電路包括一移位控制及時鐘切換模塊， 所述移位控制及時鐘切換模塊和所述移位寄存器連接，通過所述移位控制及時鐘切換模塊控制所述移位寄存器的數(shù)據(jù)移位和輸出。所述PICC狀態(tài)控制模塊通過將所述移位控制及時鐘切換模塊的時鐘信號切換到發(fā)送時鐘控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過所述編碼模塊編碼后串行輸出。圖3所示的本發(fā)明實施例射頻識別防碰撞電路示意圖中還包括一串并轉(zhuǎn)換及解碼模塊和一發(fā)送及并串轉(zhuǎn)換模塊。所述串并轉(zhuǎn)換機解碼模塊和所述發(fā)送及并串轉(zhuǎn)換模塊為PICC卡中的射頻識別防碰撞電路之外的模塊，所述串并轉(zhuǎn)換及解碼模塊用于PICC卡的防碰撞命令之外的數(shù)據(jù)輸入并進行串并轉(zhuǎn)換及解碼。所述發(fā)送及并串轉(zhuǎn)換模塊用于Picc 卡的片內(nèi)UID之外的其它數(shù)據(jù)的輸出并進行并串轉(zhuǎn)換。所述PICC狀態(tài)控制模塊不僅控制所述EEPROM的片內(nèi)UID的讀寫，而且還用于控制PICC卡的數(shù)據(jù)接受和發(fā)送即所述控制串并轉(zhuǎn)換及解碼模塊接受數(shù)據(jù)和控制所述發(fā)送及并串轉(zhuǎn)換模塊發(fā)送數(shù)據(jù)，且會將所述EEPROM 的片內(nèi)UID的讀寫的時間控制在所述PICC卡的數(shù)據(jù)接受和發(fā)送之間的空閑時間進行。如圖4所示，是本發(fā)明實施例射頻識別防碰撞電路的實現(xiàn)方法流程圖。本發(fā)明實施例射頻識別抗碰撞電路的實現(xiàn)方法，包括如下步驟步驟一、通過碼流識別模塊讀取P⑶發(fā)送的串行輸入數(shù)據(jù)，所述串行輸入數(shù)據(jù)中包括部分UID。步驟二、通過內(nèi)部UID加載控制模塊控制所述EEPROM讀模塊讀取所述EEPROM中的片內(nèi)UID并將讀取的所述片內(nèi)UID輸入到所述移位寄存器中。步驟三、將所述串行輸入數(shù)據(jù)的部分UID和所述片內(nèi)UID分別逐位輸入到位比較電路中進行比較。其中，所述片內(nèi)UID的數(shù)據(jù)移位和輸出通過移位控制及時鐘切換模塊控制。步驟四、當所述串行輸入數(shù)據(jù)的部分UID和所述片內(nèi)UID比較結(jié)果相同時，所述 Picc狀態(tài)控制模塊通過將所述移位控制及時鐘切換模塊的時鐘信號切換到發(fā)送時鐘控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過所述編碼模塊編碼后串行輸出。以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種射頻識別抗碰撞電路，其特征在于，包括一碼流識別模塊、一移位寄存器、一位比較電路、一 PICC狀態(tài)控制模塊、一 EEPROM讀模塊；所述碼流識別模塊的輸入端通過射頻信號和PCD形成連接并用于接收所述PCD發(fā)送的串行輸入數(shù)據(jù)，所述串行輸入數(shù)據(jù)中包括部分UID ；所述EEPROM讀模塊的輸入端和PICC卡的EEPROM相連接、所述EEPROM讀模塊的輸出端和所述移位寄存器的輸入端相連，所述EEPROM讀模塊用于讀取所述EEPROM中的片內(nèi)UID 并將讀取的所述片內(nèi)UID輸入到所述移位寄存器中；所述移位寄存器為一 9位的移位寄存器，用于寄存所述片內(nèi)UID字節(jié)的8位數(shù)據(jù)及該8 位數(shù)據(jù)的1位奇偶校驗位并對所寄存的數(shù)據(jù)進行移位輸出，所述移位寄存器的輸出端分別連接所述位比較電路的第一輸入端和編碼模塊；所述位比較電路的第二輸入端連接所述碼流識別模塊的輸出端，所述位比較電路的輸出端連接所述PICC狀態(tài)控制模塊，所述位比較電路用于逐位比較所述串行輸入數(shù)據(jù)的部分UID和所述片內(nèi)UID，當比較結(jié)果相同時，所述PICC狀態(tài)控制模塊控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過所述編碼模塊編碼后串行輸出。
2.如權(quán)利要求1所述的射頻識別抗碰撞電路，其特征在于所述射頻識別抗碰撞電路還包括一內(nèi)部UID加載控制模塊，所述內(nèi)部UID加載控制模塊和所述EEPROM讀模塊相連接，通過所述內(nèi)部UID加載控制模塊控制所述EEPROM讀模塊讀取所述EEPROM中的片內(nèi)UID 并將讀取的所述片內(nèi)UID輸入到所述移位寄存器中。
3.如權(quán)利要求1所述的射頻識別抗碰撞電路，其特征在于所述射頻識別抗碰撞電路包括一移位控制及時鐘切換模塊，所述移位控制及時鐘切換模塊和所述移位寄存器連接， 通過所述移位控制及時鐘切換模塊控制所述移位寄存器的數(shù)據(jù)移位和輸出。
4.如權(quán)利要求3所述的射頻識別抗碰撞電路，其特征在于所述PICC狀態(tài)控制模塊通過將所述移位控制及時鐘切換模塊的時鐘信號切換到發(fā)送時鐘控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過所述編碼模塊編碼后串行輸出。
5.如權(quán)利要求4所述的射頻識別抗碰撞電路，其特征在于所述PICC狀態(tài)控制模塊由一狀態(tài)機組成，用于控制PICC卡內(nèi)的各模塊的時鐘信號。
6.一種射頻識別抗碰撞電路的實現(xiàn)方法，其特征在于，包括如下步驟步驟一、通過碼流識別模塊讀取P⑶發(fā)送的串行輸入數(shù)據(jù)，所述串行輸入數(shù)據(jù)中包括部分UID ；步驟二、通過EEPROM讀模塊將PICC卡的EEPROM內(nèi)的片內(nèi)UID及所述片內(nèi)UID的1位奇偶校驗位加載到移位寄存器中；步驟三、將所述串行輸入數(shù)據(jù)的部分UID和所述片內(nèi)UID分別逐位輸入到位比較電路中進行比較；步驟四、當所述串行輸入數(shù)據(jù)的部分UID和所述片內(nèi)UID比較結(jié)果相同時，通過PICC 狀態(tài)控制模塊控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過編碼模塊編碼后串行輸出。
7.如權(quán)利要求6所述的射頻識別抗碰撞電路的實現(xiàn)方法，其特征在于步驟二中通過內(nèi)部UID加載控制模塊控制所述EEPROM讀模塊讀取所述EEPROM中的片內(nèi)UID并將讀取的所述片內(nèi)UID輸入到所述移位寄存器中。
8.如權(quán)利要求6所述的射頻識別抗碰撞電路的實現(xiàn)方法，其特征在于步驟三中通過移位控制及時鐘切換模塊控制所述移位寄存器的數(shù)據(jù)移位和輸出。
9.如權(quán)利要求8所述的射頻識別抗碰撞電路的實現(xiàn)方法，其特征在于步驟四中所述 PICC狀態(tài)控制模塊通過將所述移位控制及時鐘切換模塊的時鐘信號切換到發(fā)送時鐘控制所述移位寄存器將所述片內(nèi)UID的剩余部分通過所述編碼模塊編碼后串行輸出。
全文摘要
本發(fā)明公開了一種射頻識別防碰撞電路，包括碼流識別模塊、移位寄存器、位比較電路、PICC狀態(tài)控制模塊、EEPROM讀模塊。碼流識別模塊用于接收PCD發(fā)送的串行輸入數(shù)據(jù)。EEPROM讀模塊用于讀取EEPROM中的片內(nèi)UID并將讀取的片內(nèi)UID輸入到移位寄存器中。移位寄存器用于寄存片內(nèi)UID字節(jié)及其奇偶校驗位并進行移位輸出。位比較電路用于逐位比較串行輸入數(shù)據(jù)的部分UID和移位寄存器輸入的片內(nèi)UID，當比較結(jié)果相同時，PICC狀態(tài)控制模塊控制移位寄存器輸出片內(nèi)UID的剩余部分。本發(fā)明還公開了一種射頻識別防碰撞電路的實現(xiàn)方法。本發(fā)明采用串行輸入串行比較，能簡化電路結(jié)構(gòu)、縮小電路面積。
文檔編號G06K7/00GK102479308SQ20101055556
公開日2012年5月30日 申請日期2010年11月23日 優(yōu)先權(quán)日2010年11月23日
發(fā)明者雷冬梅 申請人:上海華虹Nec電子有限公司