專利名稱：一種利用fpga實(shí)現(xiàn)多串口擴(kuò)展的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于串口通信技術(shù)領(lǐng)域，使用現(xiàn)場可編程器件FPGA為接口實(shí)現(xiàn)數(shù)字信號(hào)處理器DSP和外部異步通信接口 UART通信。具體涉及一種利用VHDL語言編程實(shí)現(xiàn)多串口擴(kuò)展的方法。
背景技術(shù)：
現(xiàn)場可編程器件FPGA是近些年廣泛應(yīng)用的器件，它具有集成度高、體積小、功耗低、高可靠性、高安全性、系統(tǒng)成本低、靈活性好便于連接等特點(diǎn)，因而在現(xiàn)代電子技術(shù)中得到廣泛應(yīng)用。FPGA片內(nèi)有豐富的資源，其眾多的輸入輸出口可以由用戶自由定義數(shù)據(jù)寬度直接和處理器數(shù)據(jù)線地址線相連，甚至不需要電平轉(zhuǎn)換。芯片的供應(yīng)商也提供豐富的集成庫資源供用戶調(diào)用，因此使得FPGA的應(yīng)用非常方便。利用VHDL編程技術(shù)可以很方便地在 FPGA片內(nèi)實(shí)現(xiàn)數(shù)字信號(hào)電路的功能。當(dāng)前多串口擴(kuò)展技術(shù)中，除了使用專用串口擴(kuò)展芯片外，已經(jīng)普遍應(yīng)用FPGA作為串口擴(kuò)展器件?，F(xiàn)在公知的功能是利用FPGA實(shí)現(xiàn)專用串口擴(kuò)展芯片的功能，但是少有文檔提及到如何實(shí)現(xiàn)，而且它不能滿足用戶數(shù)據(jù)的多樣性，從而不能在各種應(yīng)用環(huán)境下發(fā)揮最大的效能。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供了一種利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其解決了背景技術(shù)中無法實(shí)現(xiàn)多串口擴(kuò)展，不能滿足用戶數(shù)據(jù)的多樣性，從而不能在各種應(yīng)用環(huán)境下發(fā)揮最大的效能的技術(shù)問題。本發(fā)明用到的處理器型號(hào)TMS320C6713，F(xiàn)PGA型號(hào)X3CS400。其可通過并行總線和DSP數(shù)據(jù)線、地址線相連，也可通過改變以SPI方式相連(本發(fā)明不做講述)。通過DSP 改變配置寄存器來改變串口工作方式，達(dá)到串口擴(kuò)展目的并滿足用戶多樣化需求。本發(fā)明的技術(shù)解決方案是—種利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特殊之處在于，該方法包括處理器和 FPGA，其通過并行總線和DSP數(shù)據(jù)線、地址線相連；構(gòu)建串口頂層控制模塊，定義寄存器，用于配置串口工作方式；(1)所述串口頂層控制模塊包括9個(gè)供DSP配置的寄存器；分別定義如下■ 4個(gè)配置波特率的寄存器BR10、BR32、BRM和BR76 ；■ S_CHANNEL是通道選擇寄存器；■ S_INT_DEPTH是中斷深度寄存器；■ INT_MASK是中斷屏蔽寄存器；■ PARITY_ENABLE校驗(yàn)位使能寄存器；■ PARITY_SELECT校驗(yàn)位選擇寄存器；
5
(2)所述串口頂層控制模塊還包括5個(gè)狀態(tài)寄存器，用于返回當(dāng)前串口工作狀態(tài)；分別定義如下■ UARTINT是中斷狀態(tài)寄存器；■ EMPTY接收FIFO空寄存器；■ FULL發(fā)送FIFO滿寄存器；■ PARITY_ENABLE校驗(yàn)位使能寄存器；■ PARITY_SELECT校驗(yàn)位選擇寄存器；(3)配置波特率的寄存器；參見表權(quán)利要求
1. 一種利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于，該方法包括處理器和FPGA，其通過并行總線和DSP數(shù)據(jù)線、地址線相連；構(gòu)建串口頂層控制模塊，定義寄存器，用于配置串口工作方式；(1)所述串口頂層控制模塊包括9個(gè)供DSP配置的寄存器； 分別定義如下■4個(gè)配置波特率的寄存器BRIO、BR32、BR54和BR76 ；■S_CHANNEL是通道選擇寄存器；■S_INT_DEPTH是中斷深度寄存器；■INT_MASK是中斷屏蔽寄存器；■PARITY_ENABLE校驗(yàn)位使能寄存器；■PARITY_SELECT校驗(yàn)位選擇寄存器；(2)所述串口頂層控制模塊還包括5個(gè)狀態(tài)寄存器，用于返回當(dāng)前串口工作狀態(tài)； 分別定義如下■UARTINT是中斷狀態(tài)寄存器；■EMPTY接收FIFO空寄存器；■FULL發(fā)送FIFO滿寄存器；■PARITY_ENABLE校驗(yàn)位使能寄存器；■PARITY_SELECT校驗(yàn)位選擇寄存器；(3)配置波特率的寄存器；參見表1
2.根據(jù)權(quán)利要求1所述利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于，所述中斷狀態(tài)寄存器bit[7:0]分別對(duì)應(yīng)通道7 0的中斷狀態(tài)，相應(yīng)位為5-1表示對(duì)應(yīng)通道產(chǎn)生中斷， 為0表示無中斷；8個(gè)串口可以并行工作，F(xiàn)PGA中有與其對(duì)應(yīng)的8路FIFO，當(dāng)發(fā)生中斷時(shí)，DSP需要知道是哪路發(fā)過來的，所以就有中斷狀態(tài)寄存器。
3.根據(jù)權(quán)利要求1所述利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于，所述中斷深度寄存器可編程的中斷深度，如寫1 表示通道接收1 個(gè)字節(jié)產(chǎn)生中斷；UART將接收到的數(shù)據(jù)轉(zhuǎn)化成并行數(shù)據(jù)放在FIFO中，當(dāng)有多少字節(jié)就可以產(chǎn)生中斷，并將數(shù)據(jù)傳遞給DSP， DSP要一次從FIFO中取多少字節(jié)數(shù)，所以就有中斷屏蔽寄存器。
4.根據(jù)權(quán)利要求1所述利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于，所述FIFO滿寄存器bit [7 0]分別對(duì)應(yīng)通道7 0的發(fā)送FIFO狀態(tài)，為1表示對(duì)應(yīng)FIFO滿，為0表示對(duì)應(yīng)FIFO不滿。
5.根據(jù)權(quán)利要求1所述利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于，所述FIFO空寄存器bit [7 0]分別對(duì)應(yīng)通道7 0的接收FIFO狀態(tài)，為1表示對(duì)應(yīng)FIFO空，為0表示對(duì)應(yīng)FIFO不空。
6.根據(jù)權(quán)利要求1所述利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于，所述中斷屏蔽寄存器bit[7:0]分別對(duì)應(yīng)通道7 0，相應(yīng)位為1表示使能對(duì)應(yīng)通道的中斷，為0表示禁止相應(yīng)通道產(chǎn)生中斷；DSP數(shù)據(jù)線對(duì)中斷進(jìn)行處理，但是當(dāng)DSP認(rèn)為這段數(shù)據(jù)不重要，或者可以拋棄，那么它可以使用中斷屏蔽寄存器將這路的中斷屏蔽掉。
7.根據(jù)權(quán)利要求1所述利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于，所述校驗(yàn)位使能寄存器bit[7:0]分別對(duì)應(yīng)通道7 0，相應(yīng)位為1表示使能對(duì)應(yīng)通道的校驗(yàn)位，為0表示無校驗(yàn)。
8.根據(jù)權(quán)利要求1所述利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于，所述校驗(yàn)位選擇寄存器bit[7:0]分別對(duì)應(yīng)通道7 0，相應(yīng)位為1表示對(duì)應(yīng)通道的奇校驗(yàn)位，為0表示偶校驗(yàn)。
9.根據(jù)權(quán)利要求1所述利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于，所述其中通道 0-5 為 RS422，通道 6 和 7 為 RS232。
10.根據(jù)權(quán)利要求1 9任一所述利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，其特征在于所述處理器型號(hào)TMS320C6713，所述FPGA型號(hào)X3CS400。
全文摘要
一種利用FPGA實(shí)現(xiàn)多串口擴(kuò)展的方法，包括處理器和FPGA，其通過并行總線和DSP數(shù)據(jù)線、地址線相連；構(gòu)建串口頂層控制模塊，定義寄存器，用于配置串口工作方式；串口頂層控制模塊包括9個(gè)供DSP配置的寄存器；串口頂層控制模塊還包括5個(gè)狀態(tài)寄存器，用于返回當(dāng)前串口工作狀態(tài)；配置波特率的寄存器；通過處理器和FPGA配合，其通過并行總線和DSP數(shù)據(jù)線、地址線完成對(duì)上述寄存器的操作，實(shí)現(xiàn)串口擴(kuò)展功能。本發(fā)明可實(shí)現(xiàn)基于并行總線的UART接口擴(kuò)展；具有體積小、功耗低、高可靠性、高安全性、系統(tǒng)成本低等優(yōu)點(diǎn)；具有專用串口擴(kuò)展芯片的所有功能。
文檔編號(hào)G06F13/40GK102541799SQ20101060091
公開日2012年7月4日 申請(qǐng)日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者何健, 劉升 申請(qǐng)人:西安奇維測(cè)控科技有限公司