專利名稱：PC104 plus接口多通道高速同步數(shù)據(jù)采集系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的技術(shù)領(lǐng)域超聲波應(yīng)用、工業(yè)檢測(cè)、工業(yè)測(cè)量、醫(yī)學(xué)儀器、雷達(dá)、儀器儀表、 虛擬儀器、軟件無(wú)線電應(yīng)用、光纖傳感等領(lǐng)域。
二背景技術(shù)：
高速同步采集系統(tǒng)在很多領(lǐng)域都有應(yīng)用，但是業(yè)內(nèi)只有PCI和cPCI的高速同步采 集卡，沒(méi)有pcl04plus的多通道高速同步數(shù)據(jù)采集卡。業(yè)內(nèi)已有的cPCI和PCI采集卡，分別存在著成本較高和可靠性較差的問(wèn)題。本 發(fā)明的PC104plus的采集系統(tǒng)成本比PCI的高一點(diǎn)，比cPCI要低得多，但是可靠性卻不輸 cPCI的，比PCI插槽的可靠性要強(qiáng)很多；而且一般采集卡只能存儲(chǔ)實(shí)時(shí)數(shù)據(jù)，而不能做到內(nèi) 嵌算法來(lái)適合不同領(lǐng)域；還有一般高速采集卡通道較少，以2路居多。本發(fā)明具有可靠性高、體積小、實(shí)時(shí)性好、較好的性價(jià)比、系統(tǒng)整體功耗小、兼容性 強(qiáng)、供電方便、便攜性好的特點(diǎn)，可以在多種領(lǐng)域得到應(yīng)用。
三、發(fā)明內(nèi)容一種采用PC104plus接口的多通道高速同步數(shù)據(jù)采集系統(tǒng)，由模數(shù)轉(zhuǎn)換(ADC)模 塊、數(shù)模轉(zhuǎn)換(DAC)模塊、現(xiàn)場(chǎng)可編程(FPGA)器件、PC104plus接口芯片和內(nèi)存模塊組成。 外部觸發(fā)信號(hào)通過(guò)50歐SMA(Sub-Miniature-A)接口接入，并由整形電路整形成3. 3V的 方波數(shù)字信號(hào)，當(dāng)觸發(fā)條件有效時(shí)(可設(shè)定為邊沿觸發(fā)和電平觸發(fā))，多路模擬輸入信號(hào) 通過(guò)50歐SMA接口同時(shí)接入，經(jīng)前置電路和ADC模塊轉(zhuǎn)化成數(shù)字信號(hào)，數(shù)字信號(hào)經(jīng)FPGA 中預(yù)處理模塊和內(nèi)嵌算法模塊處理的結(jié)果，在FPGA中的存儲(chǔ)器管理模塊控制下，存入存 儲(chǔ)器模塊中，PC104plus 主機(jī)通過(guò) PC104plus 總線(PC104plus 總線是 PCI (Peripheral ComponentInterconnect)總線的一種)連接到PC104plus接口芯片，使用直接存儲(chǔ)器訪問(wèn) (DMA)的方式讀取內(nèi)存模塊中數(shù)據(jù)，然后根據(jù)不同應(yīng)用進(jìn)行處理；另外一方面，PC104plus 主機(jī)還可以通過(guò)PC104plus總線連接到PC104plus接口芯片，使用DMA方式將預(yù)置數(shù)據(jù)存 入內(nèi)存模塊中，經(jīng)過(guò)FPGA中的直接數(shù)字式頻率合成器(DDS)控制模塊控制DAC的輸出，DAC 輸出信號(hào)經(jīng)前置電路通過(guò)50歐SMA接口輸出。由于應(yīng)用領(lǐng)域不同，對(duì)內(nèi)存模塊實(shí)現(xiàn)了靜態(tài) 隨機(jī)存儲(chǔ)器(SRAM)和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)兼容處理，適合對(duì)內(nèi)存模塊速度和存儲(chǔ) 空間的不同要求。
四
附圖1是PC104plus接口多通道高速同步數(shù)據(jù)采集系統(tǒng)方案圖。附圖2是PC104plus接口多通道高速同步數(shù)據(jù)采集系統(tǒng)實(shí)物圖。
五具體實(shí)施方式
附圖1中1 外部觸發(fā)信號(hào)，通過(guò)50歐SMA接口接入；[0009]附圖1中2 外部觸發(fā)信號(hào)整形電路，整形為3. 3V數(shù)字信號(hào)；附圖1中3 =ADC模塊，采用ADI和TI公司的lOOMsps以上的ADC芯片；附圖1中4 模擬量輸入信號(hào)，通過(guò)50歐SMA接口接入；附圖1中5 模擬量輸入前置電路；附圖1中6 模擬量輸出，通過(guò)50歐SMA接口輸出；附圖1中7 模擬量輸出前置電路附圖1中8 =DAC模塊，采用ADI和TI公司的lOOMsps以上的DAC芯片附圖1中9 時(shí)鐘，采用有源晶振；附圖1中10 數(shù)字量輸入輸出(DI/D0)，采用雙向緩沖芯片；附圖1中11 內(nèi)存模塊，兼容SRAM和SDRAM ；附圖1中12 :FPGA芯片，采用Altera公司的cyclonell芯片；附圖 1 中 13 :PC104plus 主機(jī)；附圖1中14 :PC104plus的接口芯片；附圖1 中 15 :PC104plus 總線(PCI 總線)；采用PC104plus接口的多通道高速同步數(shù)據(jù)采集系統(tǒng)，由模數(shù)轉(zhuǎn)換(ADC)模塊、 數(shù)模轉(zhuǎn)換(DAC)模塊、現(xiàn)場(chǎng)可編程(FPGA)器件、PC104plus接口芯片和內(nèi)存模塊組成。外 部觸發(fā)信號(hào)通過(guò)50歐SMA(Sub-Miniature-A)接口接入，并由整形電路整形成3. 3V的 方波數(shù)字信號(hào)，當(dāng)觸發(fā)條件有效時(shí)(可設(shè)定為邊沿觸發(fā)和電平觸發(fā))，多路模擬輸入信號(hào) 通過(guò)50歐SMA接口同時(shí)接入，經(jīng)前置電路和ADC模塊轉(zhuǎn)化成數(shù)字信號(hào)，數(shù)字信號(hào)經(jīng)FPGA 中預(yù)處理模塊和內(nèi)嵌算法模塊處理的結(jié)果，在FPGA中的存儲(chǔ)器管理模塊控制下，存入存 儲(chǔ)器模塊中，PC104plus 主機(jī)通過(guò) PC104plus 總線(PC104plus 總線是 PCI (Peripheral ComponentInterconnect)總線的一種)連接到PC104plus接口芯片，使用直接存儲(chǔ)器訪問(wèn) (DMA)的方式讀取內(nèi)存模塊中數(shù)據(jù)，然后根據(jù)不同應(yīng)用進(jìn)行處理；另外一方面，PC104plus 主機(jī)還可以通過(guò)PC104plus總線連接到PC104plus接口芯片，使用DMA方式將預(yù)置數(shù)據(jù)存 入內(nèi)存模塊中，經(jīng)過(guò)FPGA中的直接數(shù)字式頻率合成器(DDS)控制模塊控制DAC的輸出， DAC輸出信號(hào)經(jīng)前置電路通過(guò)50歐SMA接口輸出。由于應(yīng)用領(lǐng)域不同，對(duì)內(nèi)存模塊實(shí)現(xiàn)了 靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)兼容處理，適合對(duì)內(nèi)存模塊速度和 存儲(chǔ)空間的不同要求。本發(fā)明的其中一款實(shí)物見(jiàn)附圖2所示，主要參數(shù)如下1) 4 通道 125Msps 的 12 位的 ADC ；2) 1 通道 200Msps 的 14 位的 DAC ；3) 512KB 的 SRAM，兼容 512MB 的 SDRAM ；4) 16路的數(shù)字輸入輸出(DI/D0)。本發(fā)明具有可靠性高，體積小，實(shí)時(shí)性好，較好的性價(jià)比，系統(tǒng)整體功耗小，兼容性 強(qiáng)的特點(diǎn)，可以在多種領(lǐng)域得到應(yīng)用。本發(fā)明的保護(hù)范圍有所附權(quán)利要求的范圍為準(zhǔn)。
權(quán)利要求一種采用PC104plus接口的多通道高速同步數(shù)據(jù)采集系統(tǒng)，其特征為由ADC模塊、DAC模塊、FPGA器件、PC104plus接口芯片和內(nèi)存模塊組成；當(dāng)外部觸發(fā)有效時(shí)，多路模擬輸入信號(hào)通過(guò)50歐SMA接口同時(shí)接入，經(jīng)前置電路和ADC模塊轉(zhuǎn)化成數(shù)字信號(hào)，該數(shù)字信號(hào)經(jīng)FPGA中預(yù)處理模塊和內(nèi)嵌算法模塊處理的結(jié)果，在FPGA中的存儲(chǔ)器管理模塊控制下，存入內(nèi)存模塊中，PC104plus主機(jī)通過(guò)PC104plus總線連接到PC104plus接口芯片，使用DMA方式讀取所述內(nèi)存模塊中數(shù)據(jù)，然后根據(jù)不同應(yīng)用進(jìn)行處理；另外一方面，PC104plus主機(jī)還可以通過(guò)PC104plus總線連接PC104plus接口芯片，使用DMA方式將預(yù)置數(shù)據(jù)存入所述內(nèi)存模塊中，經(jīng)過(guò)FPGA中的DDS控制模塊控制DAC的輸出，DAC的輸出信號(hào)經(jīng)前置電路通過(guò)50歐SMA接口輸出。
2.根據(jù)權(quán)利要求1所述的一種采用PC104plus接口的多通道高速同步數(shù)據(jù)采集系統(tǒng)， 其特征為系統(tǒng)將高速同步多通道的前置電路、ADC模塊和DAC模塊進(jìn)行模塊化。
3.根據(jù)權(quán)利要求1所述的一種采用PC104plus接口的多通道高速同步數(shù)據(jù)采集系統(tǒng)， 其特征為系統(tǒng)使用FPGA器件實(shí)現(xiàn)預(yù)處理算法、內(nèi)嵌算法和存儲(chǔ)器控制。
4.根據(jù)權(quán)利要求1所述的一種采用PC104plus接口的多通道高速同步數(shù)據(jù)采集系統(tǒng)， 其特征為系統(tǒng)的內(nèi)存模塊采用SRAM和SDRAM兼容設(shè)計(jì)。
專利摘要一種采用PC104plus接口的多通道高速同步數(shù)據(jù)采集系統(tǒng)，由ADC模塊、DAC模塊、FPGA器件、PC104plus接口芯片和內(nèi)存模塊組成。多路模擬信號(hào)由ADC模塊轉(zhuǎn)化成數(shù)字信號(hào)，經(jīng)預(yù)處理模塊和內(nèi)嵌算法模塊，存入存儲(chǔ)器模塊中，PC104plus主機(jī)使用DMA方式讀取這些數(shù)據(jù)，然后處理；另外，PC104plus主機(jī)還可使用DMA方式將預(yù)置數(shù)據(jù)存入內(nèi)存模塊中，經(jīng)過(guò)DDS控制模塊控制DAC的輸出。由于應(yīng)用領(lǐng)域不同，對(duì)內(nèi)存模塊實(shí)現(xiàn)了SRAM和SDRAM兼容處理，以適合對(duì)內(nèi)存模塊速度和存儲(chǔ)空間的不同要求。本發(fā)明具有可靠性高，體積小，實(shí)時(shí)性好，較好的性價(jià)比，系統(tǒng)整體功耗小，兼容性強(qiáng)的特點(diǎn)，可以在多種領(lǐng)域得到應(yīng)用。
文檔編號(hào)G06F17/40GK201773402SQ20102025305
公開(kāi)日2011年3月23日 申請(qǐng)日期2010年7月9日 優(yōu)先權(quán)日2010年7月9日
發(fā)明者張光宇 申請(qǐng)人:北京奧力勁科技有限責(zé)任公司