專利名稱：Led掃描控制芯片裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及LED顯示屏及半導(dǎo)體芯片領(lǐng)域，尤其涉及一種LED掃描控制芯片裝置。
背景技術(shù)：
LEDClight emitting diode)顯示屏由發(fā)光二極管陣列構(gòu)成。發(fā)光二極管(LED)是 一種電流控制器件，具有亮度高、體積小、單色性好、響應(yīng)速度快、驅(qū)動簡單、壽命長等優(yōu)點， 能勝任各種場合的實時性、多樣性、動態(tài)性的信息發(fā)布任務(wù)，因此得到了廣泛應(yīng)用。其中， LED大屏幕便是由LED陣列組合在一起，通過一定的控制方式實現(xiàn)文字、圖像、畫面、視頻、 電視等信號的清晰播放，其結(jié)構(gòu)上都采用了標準單元塊的形式，即采用8*16、16*16、16*32、 24*24或32*32個顯示像素燈管構(gòu)成一個單元模塊，每一模塊形成獨立的電子掃描功能、控 制功能、存儲功能，并以此構(gòu)成一個獨立的子系統(tǒng)，然后再與各個標準源以及通訊驅(qū)動部件 連接構(gòu)成全點陣LED大屏幕，外加一定的計算機控制部件、帶有數(shù)字化分量輸出的多媒體 卡或DVI卡及電源記憶通訊驅(qū)動部件后就構(gòu)成了整個LED顯示系統(tǒng)。請參見圖1，其中的核心部分是LED掃描控制芯片裝置，要想了解清楚其如何控 制，必須知道其灰度掃描原理對于高灰度級LED大屏幕顯示而言，灰度的分層方法是視頻 控制器設(shè)計的關(guān)鍵，由于LED的發(fā)光亮度與掃描周期內(nèi)的發(fā)光時間近似成正比，所以灰度 等級的實現(xiàn)通常是由控制LED的發(fā)光時間與掃描周期的比值，即采用調(diào)制占空比來實現(xiàn)。 假設(shè)顯示灰度等級數(shù)為N，由于灰度級為1的像素在屏體的對應(yīng)點亮時間為t，因而灰度線 性調(diào)制后灰度級為i的數(shù)據(jù)顯示時間為it，灰度級最高的數(shù)據(jù)顯示時間為(N_l)*td。通 常的考慮是在td內(nèi)完成對存儲器一行數(shù)據(jù)的一次讀出，同時以td為周期將讀出的一行數(shù) 據(jù)打入到屏體進行灰度顯示。由于共有N個灰度級數(shù)，所以幀掃描周期為T=n*t*m，屏體顯示效率p=(N—l)*t*m/T=(N—l)/N，設(shè)視頻數(shù)據(jù)輸入速率為Vi，存儲器讀 出速率為Vo，由于必須在t時間內(nèi)完成存儲單元內(nèi)一行數(shù)據(jù)的一次讀出，故有Vo/Vi≥h/ (t*n)，設(shè)λ為存儲器讀出與輸入速率的比值，即λ=ν0/νi，λ≥h/(t*n)=h*N*m/(T*n)， 為保證圖像的穩(wěn)定顯示，掃描幀頻必須足夠高，設(shè)F≥Fo，則 T (≤To，(To=l/Fo)。Fo為人 眼可接受的掃描幀頻(Fo≥60)，λ≥h*N*m/( To*n) ；t= To/(N*m)。對于256級灰度全 屏掃描，高的灰度級數(shù)、高掃描幀頻與低的存儲器讀出速率是相矛盾的，要獲得高的灰度級 數(shù)，就必須提高存儲器的讀出速率，或者降低幀掃描頻率，當灰度級數(shù)較高時，以目前的集 成電路實現(xiàn)水平難以達到三者兼顧，解決方法之一是大量采用并行結(jié)構(gòu)，但掃描頻率每減 少一倍成本就增加將近一倍，而且電路的復(fù)雜程度也會有所增加；另一種方法是適當犧牲 屏體顯示效率以求得幀頻與速率的折中，采用X=l，t=h/16，即存儲器讀出速率等于數(shù)據(jù)輸 入速率，顯示基本時間單位為行周期的1/16?；叶葤呙柰ㄟ^對灰度數(shù)據(jù)按位分時顯示的方 法實現(xiàn)，即計算機屏幕圖像以每像素24bit輸出(紅、綠、藍各8bit)時，通過給每種顏色的 bit字節(jié)的不同位分配不同的顯示時間達到灰度顯示的目的，如最低位(第八位)對應(yīng)1/16 行顯示時間，第七位對應(yīng)1/8行顯示時間，…，第二位對應(yīng)4行顯示時間，最高位對應(yīng)8行顯示時間。屏體數(shù)據(jù)更新時間以行周期為單位，最低位對應(yīng)更新時間為1行時間，其中顯示 1/16行時間，其余15/16行時間里，由控制電路產(chǎn)生消隱信號進行消隱，其余位類同。
發(fā)明內(nèi)容本實用新型主要解決的技術(shù)問題是提供一種基于FPGA的八位并行輸入的LED掃 描控制芯片裝置，能夠?qū)崿F(xiàn)LED顯示屏的256級灰度顯示，在簡化系統(tǒng)硬件結(jié)構(gòu)的前提下取 得清晰穩(wěn)定的畫面顯示效果。為解決上述技術(shù)問題，本實用新型采用的一個技術(shù)方案是提供一種LED掃描控 制芯片裝置，包括輸出電流量調(diào)節(jié)器、恒流源、計數(shù)器、同步控制器、十六位位移緩存器、狀 態(tài)緩存器、比較器和緩沖存儲器；所述輸出電流量調(diào)節(jié)器具有第一輸入端、第二輸入端和 輸出端，所述計數(shù)器具有第一輸入端、第二輸入端和輸出端，所述同步控制器具有輸入端、 第一輸出端、第二輸出端和第三輸出端，所述十六位位移緩存器具有第一輸入端、第二輸入 端、第三輸入端、第四輸入端、第一輸出端、第二輸出端和第三輸出端，所述緩沖存儲器具有 輸入端和輸出端，所述比較器具有第一輸入端、第二輸入端和輸出端；所述輸出電流量調(diào) 節(jié)器的第一輸入端連接用于設(shè)定輸出電流的外接電阻，所述輸出電流量調(diào)節(jié)器的第二輸入 端連接所述狀態(tài)緩存器的第一輸出端，所述輸出電流量調(diào)節(jié)器的輸出端連接恒流源的控制 端；所述計數(shù)器的第一輸入端連接灰階時鐘信號，所述計數(shù)器的第二輸入端連接同步控制 器的輸出端，所述計數(shù)器的輸出端連接所述比較器的第一輸入端；所述同步控制器的輸入 端連接數(shù)據(jù)閃控信號，所述同步控制器的第一輸出端連接所述計數(shù)器的第二輸入端，所述 同步控制器的第二輸出端連接所述狀態(tài)緩存器的第一輸入端，所述同步控制器的第三輸出 端連接所述十六位位移緩存器第三輸入端；所述十六位位移緩存器的第一輸入端連接數(shù) 據(jù)時鐘信號，所述十六位位移緩存器的第二輸入端輸入串行數(shù)據(jù)，所述十六位位移緩存器 的第三輸入端連接同步控制器的第三輸出端，所述十六位位移緩存器的第四輸入端連接狀 態(tài)緩存器的第二輸出端，所述十六位位移緩存器的第一輸出端連接狀態(tài)緩存器的第二輸入 端，所述十六位位移緩存器的第二輸出端連接緩沖存儲器的輸入端，所述十六位位移緩存 器的第三輸出端輸出串行數(shù)據(jù)；所述緩沖存儲器的輸入端連接十六位位移緩存器的第二輸 出端，所述緩沖存儲器的輸出端連接所述比較器的第二輸入端；所述比較器的第一輸入端 連接計數(shù)器的輸出端，所述比較器的第二輸入端連接緩沖存儲器的輸入端，所述比較器的 輸出端連接恒流源。本實用新型的有益效果是區(qū)別于現(xiàn)有技術(shù)的大量采用并行結(jié)構(gòu)其電路復(fù)雜且 成本較高的缺陷，或者犧牲芯片性能來求得效果的缺陷，本實用新型采用一種新型的基于 FPGA (現(xiàn)場可編程門陣列)的掃描控制芯片裝置，通過設(shè)置同步控制器、計數(shù)器、位移緩存 器、緩沖存儲器及比較器，使得本芯片與外圍電路、顯示面板及計算機構(gòu)成的LED大屏幕顯 示系統(tǒng)，實現(xiàn)LED顯示屏的256級灰度顯示，在簡化系統(tǒng)硬件結(jié)構(gòu)的前提下取得清晰穩(wěn)定的 畫面顯示效果。

圖1是背景技術(shù)的LED顯示系統(tǒng)結(jié)構(gòu)方框圖。圖2是本實用新型實施例的LED掃描控制芯片裝置的功能框圖。
4[0010]圖3是本實用新型實施例的LED掃描控制芯片裝置的控制電路圖。
具體實施方式
為詳細說明本實用新型的技術(shù)內(nèi)容、構(gòu)造特征、所實現(xiàn)目的及效果，以下結(jié)合實施 方式并配合附圖詳予說明。請參見圖2，本實用新型LED掃描控制芯片裝置，包括輸出電流量調(diào)節(jié)器、恒流源、 計數(shù)器、同步控制器、十六位位移緩存器、十六位LED錯誤數(shù)據(jù)處理模塊、狀態(tài)緩存器、比較 器和緩沖存儲器；所述輸出電流量調(diào)節(jié)器具有第一輸入端、第二輸入端和輸出端，所述輸出電流量 調(diào)節(jié)器的第一輸入端連接用于設(shè)定輸出電流的外接電阻，所述輸出電流量調(diào)節(jié)器的第二輸 入端連接所述狀態(tài)緩存器的第一輸出端，所述輸出電流量調(diào)節(jié)器的輸出端連接恒流源的控 制端；所述計數(shù)器具有第一輸入端、第二輸入端和輸出端，所述計數(shù)器的第一輸入端連 接灰階時鐘信號，所述計數(shù)器的第二輸入端連接同步控制器的輸出端，所述計數(shù)器的輸出 端連接所述比較器的第一輸入端；所述同步控制器具有輸入端、第一輸出端、第二輸出端和第三輸出端，所述同步控 制器的輸入端連接數(shù)據(jù)閃控信號，所述同步控制器的第一輸出端連接所述計數(shù)器的第二輸 入端，所述同步控制器的第二輸出端連接所述狀態(tài)緩存器的第一輸入端，所述同步控制器 的第三輸出端連接所述十六位位移緩存器；所述十六位位移緩存器具有第一輸入端、第二輸入端、第三輸入端、第四輸入端、 第五輸入端、第一輸出端、第二輸出端和第三輸出端，所述十六位位移緩存器的第一輸入端 連接數(shù)據(jù)時鐘信號，所述十六位位移緩存器的第二輸入端輸入串行數(shù)據(jù)，所述十六位位移 緩存器的第三輸入端連接同步控制器的第三輸出端，所述十六位位移緩存器的第四輸入端 連接狀態(tài)緩存器的第二輸出端，所述十六位位移緩存器的第五輸入端連接十六位LED錯誤 數(shù)據(jù)處理模塊的輸出端，所述十六位位移緩存器的第一輸出端連接狀態(tài)緩存器的第二輸入 端，所述十六位位移緩存器的第二輸出端連接緩沖存儲器的輸入端，所述十六位位移緩存 器的第三輸出端輸出串行數(shù)據(jù)；所述緩沖存儲器的輸入端連接十六位位移緩存器的第二輸出端，所述緩沖存儲器 的輸出端連接所述比較器的第二輸入端；所述比較器具有第一輸入端、第二輸入端和輸出端，所述比較器的第一輸入端連 接計數(shù)器的輸出端，所述比較器的第二輸入端連接緩沖存儲器的輸入端，所述比較器的輸 出端連接恒流源；所述十六位LED錯誤數(shù)據(jù)處理模塊的輸入端連接恒流源，所述十六位LED錯誤數(shù) 據(jù)處理模塊的輸出端連接十六位位移緩存器的第五輸入端。所述緩沖存儲器的數(shù)量與所述比較器的數(shù)量及所述恒流源的數(shù)量相同，可以為16 個或者為16的倍數(shù)。所述計數(shù)器為12位或者16位計數(shù)器。本實用新型實施例是這樣實現(xiàn)從白到黑的256級灰度控制的，該控制芯片具有與 時鐘同步的16位串行輸入端口，內(nèi)含16位移位緩存器和16位數(shù)據(jù)鎖存器，可以對16位串行數(shù)據(jù)進行移位和鎖存。當電路開始工作時，16位串行數(shù)據(jù)在移位時鐘脈沖的作用下打 入芯片的移位緩存器模塊中，其內(nèi)部含有16個移位寄存器，移位16次后，數(shù)據(jù)將從該芯片 的SDO輸出到下一芯片；同時將移位所得的16個16位數(shù)據(jù)輸入到灰階映像緩沖存儲器中， 此時只要輸出控制信號為低，給出同名行的行選通信號并使其輸出開放，各列即可開始輸 出恒流，同時12位計數(shù)器開始對灰度級時鐘進行計數(shù)，當計數(shù)值與該列比較器中所存儲的 灰度值相等時，該列的恒流輸出即結(jié)束，從而實現(xiàn)相應(yīng)的LED顯示時間的控制，即占空比控 制。如果采用10個該顯示控制單元級聯(lián)驅(qū)動LED顯示屏，則一直并行移位160次就可完成 第一行數(shù)據(jù)的傳輸。運用VerilogHDL編寫代碼并用Modelsim仿真軟件對該電路代碼進行編譯仿真， 可以看到在控制端enable、rsel、bc_ena, latch等控制端的控制下，可以按照不同的需求 來實現(xiàn)對不同灰度和亮度的控制，在灰度控制單元中，數(shù)據(jù)在經(jīng)過了 16個脈沖之后移位 傳輸至輸出端輸出，并且實現(xiàn)了 8列或者16列輸出的可調(diào)；在亮度控制單元中，通過調(diào)整 enable, bc_ena, latch的值同樣可以實現(xiàn)輸出數(shù)據(jù)的可調(diào)，從而準確的實現(xiàn)了亮度控制的 功能；根據(jù)各部分同名行的全部傳輸時間等于該同名行的顯示時間，可以得到行周期和列 周期的值，即行周期=幀周期/掃描方式的行數(shù)，列周期=行周期/ (每行點數(shù)*部分數(shù))。 例如幀頻為120Hz，則幀周期為l/120s=8. 33ms，根據(jù)掃描方式為1/16將80行分為5個16 行，每行160列，這樣行周期即為520. 6 μ s，列周期為650. 75ns，列頻率為1. 54*106Hz。本實用新型實施例的芯片各引腳的定義如下GND 控制邏輯及驅(qū)動電流之接地端。SDI 輸入至位移緩存器之串行數(shù)據(jù)輸入端。DCLK 數(shù)據(jù)時鐘信號之輸入端，數(shù)據(jù)位移發(fā)生在時鐘上升緣，LE啟動時，可輸入控 制指令。LE 數(shù)據(jù)閃控輸入端，配合DCLK可下達控制命令。OUTO^OUT 15 恒流輸出端。GCLK 灰階時鐘信號輸入端，灰階顯示是由灰階時鐘與輸入數(shù)據(jù)的比較來達到波 寬調(diào)變的功能。SDO 串行數(shù)據(jù)輸出端，可接至下一個驅(qū)動器之SDI端。R-EXT 連接外接電阻之輸入端；此外接電阻可設(shè)定所有輸出通道之輸出電流。VDD 3. 3V/5V 電源供應(yīng)端。請參見圖3，本實用新型實施例的電路控制端定義如下Din:數(shù)據(jù)輸入端。Rsel:行選信號端。Mode 模式控制端。Latch:鎖存信號端。Clk:時鐘信號端。Clkh:高電平輸出。Clkl:低電平輸出。Enable 使能控制端。區(qū)別于現(xiàn)有技術(shù)的大量采用并行結(jié)構(gòu)其電路復(fù)雜且成本較高的缺陷，或者犧牲芯片性能來求得效果的缺陷，本實用新型采用一種新型的基于FPGA的掃描控制芯片裝置，通 過設(shè)置同步控制器、計數(shù)器、位移緩存器、緩沖存儲器及比較器，使得本芯片與外圍電路、顯 示面板及計算機構(gòu)成的LED大屏幕顯示系統(tǒng)，實現(xiàn)LED顯示屏的256級灰度顯示，在簡化系 統(tǒng)硬件結(jié)構(gòu)的前提下取得清晰穩(wěn)定的畫面顯示。 以上所述僅為本實用新型的實施例，并非因此限制本實用新型的專利范圍，凡是 利用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在 其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實用新型的專利保護范圍內(nèi)。
權(quán)利要求1.一種LED掃描控制芯片裝置，其特征在于包括輸出電流量調(diào)節(jié)器、恒流源、計數(shù)器、 同步控制器、十六位位移緩存器、狀態(tài)緩存器、比較器和緩沖存儲器；所述輸出電流量調(diào)節(jié)器具有第一輸入端、第二輸入端和輸出端，所述計數(shù)器具有第一 輸入端、第二輸入端和輸出端，所述同步控制器具有輸入端、第一輸出端、第二輸出端和第 三輸出端，所述十六位位移緩存器具有第一輸入端、第二輸入端、第三輸入端、第四輸入端、 第一輸出端、第二輸出端和第三輸出端，所述緩沖存儲器具有輸入端和輸出端，所述比較器 具有第一輸入端、第二輸入端和輸出端；所述輸出電流量調(diào)節(jié)器的第一輸入端連接用于設(shè)定輸出電流的外接電阻，所述輸出電 流量調(diào)節(jié)器的第二輸入端連接所述狀態(tài)緩存器的第一輸出端，所述輸出電流量調(diào)節(jié)器的輸 出端連接恒流源的控制端；所述計數(shù)器的第一輸入端連接灰階時鐘信號，所述計數(shù)器的第二輸入端連接同步控制 器的輸出端，所述計數(shù)器的輸出端連接所述比較器的第一輸入端；所述同步控制器的輸入端連接數(shù)據(jù)閃控信號，所述同步控制器的第一輸出端連接所述 計數(shù)器的第二輸入端，所述同步控制器的第二輸出端連接所述狀態(tài)緩存器的第一輸入端， 所述同步控制器的第三輸出端連接所述十六位位移緩存器第三輸入端；所述十六位位移緩存器的第一輸入端連接數(shù)據(jù)時鐘信號，所述十六位位移緩存器的第 二輸入端輸入串行數(shù)據(jù)，所述十六位位移緩存器的第三輸入端連接同步控制器的第三輸出 端，所述十六位位移緩存器的第四輸入端連接狀態(tài)緩存器的第二輸出端，所述十六位位移 緩存器的第一輸出端連接狀態(tài)緩存器的第二輸入端，所述十六位位移緩存器的第二輸出端 連接緩沖存儲器的輸入端，所述十六位位移緩存器的第三輸出端輸出串行數(shù)據(jù)；所述緩沖存儲器的輸入端連接十六位位移緩存器的第二輸出端，所述緩沖存儲器的輸 出端連接所述比較器的第二輸入端；所述比較器的第一輸入端連接計數(shù)器的輸出端，所述比較器的第二輸入端連接緩沖存 儲器的輸入端，所述比較器的輸出端連接恒流源。
2.根據(jù)權(quán)利要求1所述的LED掃描控制芯片裝置，其特征在于還包括十六位LED錯 誤數(shù)據(jù)處理模塊，所述十六位位移緩存器具有第五輸入端，所述十六位LED錯誤數(shù)據(jù)處理 模塊的輸入端連接恒流源，所述十六位LED錯誤數(shù)據(jù)處理模塊的輸出端連接十六位位移緩 存器的第五輸入端。
3.根據(jù)權(quán)利要求1或2所述的LED掃描控制芯片裝置，其特征在于所述緩沖存儲器 的數(shù)量、所述比較器的數(shù)量及所述恒流源的數(shù)量相同。
4.根據(jù)權(quán)利要求3所述的LED掃描控制芯片裝置，其特征在于所述緩沖存儲器的數(shù) 量、所述比較器的數(shù)量及所述恒流源的數(shù)量均為16個。
5.根據(jù)權(quán)利要求1或2所述的LED掃描控制芯片裝置，其特征在于所述計數(shù)器為12 位或者16位計數(shù)器。
專利摘要本實用新型公開了一種LED掃描控制芯片裝置，該LED掃描控制芯片裝置包括輸出電流量調(diào)節(jié)器、恒流源、計數(shù)器、同步控制器、十六位位移緩存器、狀態(tài)緩存器、比較器和緩沖存儲器等模塊。有益效果本實用新型采用一種新型的基于FPGA的掃描控制芯片裝置，通過設(shè)置同步控制器、計數(shù)器、位移緩存器、緩沖存儲器及比較器，使得本芯片與外圍電路、顯示面板及計算機構(gòu)成的LED大屏幕顯示系統(tǒng)，實現(xiàn)LED顯示屏的256級灰度顯示，在簡化系統(tǒng)硬件結(jié)構(gòu)的前提下取得清晰穩(wěn)定的畫面顯示。
文檔編號G06F3/14GK201788499SQ20102029266
公開日2011年4月6日 申請日期2010年8月16日 優(yōu)先權(quán)日2010年8月16日
發(fā)明者張春旺, 林洺鋒, 王偉, 趙平林 申請人:深圳市洲明科技股份有限公司