專利名稱：一種基于磁盤陣列的高速數(shù)據(jù)采集記錄儀的制作方法
技術(shù)領(lǐng)域：
一種基于磁盤陣列的高速數(shù)據(jù)采集記錄儀技術(shù)領(lǐng)域[0001]本實(shí)用新型屬于電子數(shù)據(jù)記錄技術(shù)領(lǐng)域，涉及一種數(shù)據(jù)采集記錄儀，具體涉及 一種基于磁盤陣列的高速數(shù)據(jù)采集記錄儀。
背景技術(shù)：
[0002]數(shù)據(jù)采集主要是將現(xiàn)實(shí)世界的模擬信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換，并以數(shù)字方式存儲(chǔ)記錄 下來，即包括采集和存儲(chǔ)兩大部分。目前，在高速存儲(chǔ)領(lǐng)域，數(shù)據(jù)的采集和存儲(chǔ)是獨(dú)立 的兩個(gè)產(chǎn)品，兩種功能產(chǎn)品的控制、傳輸需要占用計(jì)算機(jī)資源，大大降低了數(shù)據(jù)的采集 和存儲(chǔ)性能。發(fā)明內(nèi)容[0003]為了克服上述現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型的目的是提供一種基于磁盤 陣列的高速數(shù)據(jù)采集記錄儀，同時(shí)具有采集和存儲(chǔ)功能，不占用計(jì)算機(jī)資源，提高數(shù)據(jù) 的采集和存儲(chǔ)性能。[0004]本實(shí)用新型所采用的技術(shù)方案是，一種基于磁盤陣列的高速數(shù)據(jù)采集記錄儀， 包括采集控制板1，采集控制板1分別與兩個(gè)硬盤板2信號(hào)連接，采集控制板1包括第一 硬盤接口 9以及依次相連接的緩存芯片4、主控芯片7和存儲(chǔ)芯片6，主控芯片7分別與 采集芯片3和CPCI橋芯片5相連接，CPCI橋芯片5與第一 CPCI接口 8相連接，硬盤板 2包括第二硬盤接口 10和第二 CPCI接口 13，第二硬盤接口 10分別與第一硬盤11、第二 硬盤12和第一硬盤接口 9相連接，第一硬盤11和第二硬盤12分別構(gòu)成磁盤陣列。[0005]主控芯片7采用可編程邏輯器件。[0006]采集芯片3采用A/D芯片。[0007]緩存芯片4采用同步動(dòng)態(tài)存儲(chǔ)器。[0008]CPCI橋芯片5采用工業(yè)標(biāo)準(zhǔn)橋芯片。[0009]第一 CPCI接口 8采用標(biāo)準(zhǔn)CPCI接插件。[0010]存儲(chǔ)芯片6采用SATA標(biāo)準(zhǔn)接口。[0011]本實(shí)用新型數(shù)據(jù)采集記錄儀將數(shù)據(jù)的采集、存儲(chǔ)一體化，方便使用；采用硬件 控制，不占用計(jì)算機(jī)資源；采用磁盤陣列進(jìn)行存儲(chǔ)，具有高速存儲(chǔ)速度。


[0012]附圖是本實(shí)用新型數(shù)據(jù)采集記錄儀的結(jié)構(gòu)示意圖。[0013]圖中，1.采集控制板，2.硬盤板，3.采集芯片，4.緩存芯片，5.CPCI橋芯片， 6.存儲(chǔ)芯片，7.主控芯片，8.第一CPCI接口，9.第一硬盤接口，10.第二硬盤接口，11.第 一硬盤，12.第二硬盤，13.第二 CPCI接口。
具體實(shí)施方式
[0014]
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型進(jìn)行詳細(xì)說明。[0015]如附圖所示，本實(shí)用新型采集記錄儀的結(jié)構(gòu)，包括采集控制板1，采集控制板1 分別與兩個(gè)硬盤板2信號(hào)連接。[0016]采集控制板1包括依次相連接的緩存芯片4、主控芯片7和存儲(chǔ)芯片6，主控芯 片7分別與采集芯片3和CPCI橋芯片5相連接，CPCI橋芯片5與第一 CPCI接口 8相連 接，采集控制板1還包括第一硬盤接口 9。[0017]硬盤板2包括第二硬盤接口 10和第二 CPCI接口 13，第二硬盤接口 10分別與第 一硬盤11、第二硬盤12和第一硬盤接口 9相連接。[0018]主控芯片7采用高性能的可編程邏輯器件(FPGA)。單片F(xiàn)PGA能有效降低系 統(tǒng)的復(fù)雜度，提高系統(tǒng)的集成度和可靠性。[0019]采集芯片3采用高性能的A/D芯片，實(shí)現(xiàn)模擬信號(hào)的高速數(shù)字轉(zhuǎn)換。[0020]緩存芯片4采用高性能同步動(dòng)態(tài)存儲(chǔ)器，實(shí)現(xiàn)大容量、高速數(shù)據(jù)緩存，使高速 數(shù)據(jù)在寫入硬盤前得到緩沖，有效降低硬盤存儲(chǔ)壓力。[0021]CPCI橋芯片5采用工業(yè)標(biāo)準(zhǔn)的橋芯片，第一 CPCI接口 8采用標(biāo)準(zhǔn)CPCI接插 件，CPCI橋芯片5與第一 CPCI接口 8相連，實(shí)現(xiàn)高速CPCI總線接口。[0022]存儲(chǔ)芯片6采用SATA標(biāo)準(zhǔn)接口，第一硬盤接口 9為高速接插件，存儲(chǔ)芯片6與 第一硬盤接口 9相連，實(shí)現(xiàn)與硬盤的高速接口通信。[0023]第二 CPCI接口 13為第一硬盤11和第二硬盤12提供電源。[0024]第二硬盤接口 10主要為第一硬盤11和第二硬盤12提供高速數(shù)據(jù)接口信號(hào)。[0025]第一硬盤11和第二硬盤12構(gòu)成磁盤陣列，使記錄速度大幅度提升。[0026]本實(shí)用新型的工作原理[0027]采集數(shù)據(jù)時(shí)，上位機(jī)軟件通過第一 CPCI接口 8、CPCI橋芯片5將控制命令發(fā) 往主控芯片7，主控芯片7根據(jù)命令參數(shù)將采集芯片3的數(shù)據(jù)寫入緩存芯片4進(jìn)行高速緩 存，同時(shí)將緩存芯片4的數(shù)據(jù)慢速讀出，并送入存儲(chǔ)芯片6，存儲(chǔ)芯片6通過第一硬盤接 口 9將數(shù)據(jù)寫入兩個(gè)硬盤板2中的第一硬盤11和第二硬盤12。導(dǎo)出數(shù)據(jù)時(shí)，上位機(jī)軟件 通過第一 CPCI接口 8、CPCI橋芯片5將控制命令發(fā)往主控芯片7，主控芯片7根據(jù)命令 參數(shù)通過存儲(chǔ)芯片6、第一硬盤接口 9將數(shù)據(jù)從兩個(gè)硬盤板2中的第一硬盤11和第二硬盤 12導(dǎo)出，導(dǎo)出的數(shù)據(jù)通過CPCI橋芯片5和第一 CPCI接口 8送入計(jì)算機(jī)。[0028]本實(shí)用新型數(shù)據(jù)采集記錄儀集數(shù)據(jù)的采集和存儲(chǔ)于一體，不占用計(jì)算機(jī)資源， 提高了數(shù)據(jù)的采集和存儲(chǔ)性能。
權(quán)利要求1.一種基于磁盤陣列的高速數(shù)據(jù)采集記錄儀，其特征在于，包括采集控制板(1)，采 集控制板(1)分別與兩個(gè)硬盤板( 信號(hào)連接，所述的采集控制板(1)包括第一硬盤接口 (9)以及依次相連接的緩存芯片G)、主控芯片(7)和存儲(chǔ)芯片(6)，主控芯片(7)分別 與采集芯片⑶和CPCI橋芯片(5)相連接，CPCI橋芯片(5)與第一 CPCI接口⑶相連 接，硬盤板(2)包括第二硬盤接口(10)和第二 CPCI接口(13)，第二硬盤接口(10)分別 與第一硬盤(11)、第二硬盤(1 和第一硬盤接口(10)相連接，所述的第一硬盤(11)和 第二硬盤(12)分別構(gòu)成磁盤陣列。
2.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)采集記錄儀，其特征在于，所述的主控芯片(7)采 用可編程邏輯器件。
3.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)采集記錄儀，其特征在于，所述的采集芯片(3)采 用A/D芯片。
4.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)采集記錄儀，其特征在于，所述的緩存芯片(4)采 用同步動(dòng)態(tài)存儲(chǔ)器。
5.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)采集記錄儀，其特征在于，所述的CPCI橋芯片(5) 采用工業(yè)標(biāo)準(zhǔn)橋芯片。
6.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)采集記錄儀，其特征在于，所述的第一CPCI接口 (8)采用標(biāo)準(zhǔn)CPCI接插件。
7.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)采集記錄儀，其特征在于，所述的存儲(chǔ)芯片(6)采 用SATA標(biāo)準(zhǔn)接口。
專利摘要一種基于磁盤陣列的高速數(shù)據(jù)采集記錄儀，包括采集控制板，采集控制板分別與兩個(gè)硬盤板信號(hào)連接，采集控制板包括第一硬盤接口以及依次相連接的緩存芯片、主控芯片和存儲(chǔ)芯片，主控芯片分別與采集芯片和CPCI橋芯片相連接，CPCI橋芯片與第一CPCI接口相連接，硬盤板包括第二硬盤接口和第二CPCI接口，第二硬盤接口分別與第一硬盤、第二硬盤和第一硬盤接口相連接，第一硬盤和第二硬盤分別構(gòu)成磁盤陣列。本實(shí)用新型高速數(shù)據(jù)采集記錄儀集數(shù)據(jù)的采集和存儲(chǔ)于一體，不占用計(jì)算機(jī)資源，提高了數(shù)據(jù)的采集和存儲(chǔ)性能。
文檔編號(hào)G06F17/40GK201812290SQ201020546570
公開日2011年4月27日 申請(qǐng)日期2010年9月27日 優(yōu)先權(quán)日2010年9月27日
發(fā)明者侯志安, 康耀輝, 張 浩, 朱國(guó)軍, 汪冬, 田文濤, 董純, 趙麗娟, 韓艷 申請(qǐng)人:西安雷信科技有限責(zé)任公司