專利名稱：用于將從卡連接到總線系統(tǒng)上的方法
技術領域：
本發(fā)明涉及一種用于將從卡連接到總線系統(tǒng)上的方法、一種用于執(zhí)行該方法的裝置以及一種計算機程序和一種計算機程序產品。
背景技術：
為了在傳輸裝置中傳輸信號，通常根據(jù)預先給定的等級將該裝置中的參與者劃分為多個從機和通常一個主機。因此，利用主機/從機的概念表示等級管理的形式。文獻US 6 189 061 Bl例如描述了一種具有總線和與總線耦合的多個總線裝置的多主機總線系統(tǒng)。此外，設有用于控制通過總線的數(shù)據(jù)交換的存儲器控制裝置和用于執(zhí)行總線分配的分配器。在很多應用中，從機通過VME總線(VME Versa Module Eurocard)與主機連接。 因此稱作多用戶總線(Multi-User-Bus)，其尤其在過程控制時使用。VME總線的特征在于， VME主機與多個VME從機通信。VME主機于是可以向上級CPU轉發(fā)這些從機的信號或數(shù)據(jù)。在很多裝置中使用VME總線系統(tǒng)，以便將信號輸入(Input)和輸出(Output)卡與上級CPU連接。在此，VME主機依次與VME從機通信。在此，異步地設計總線通信。這意味著通過握手方法進行信號或數(shù)據(jù)的發(fā)送。在一些情形中，VME主機的CPU尤其是承擔監(jiān)督和控制任務。但VME主機往往充當VME從機與上級CPU之間的連接環(huán)節(jié)。已知的處理方式的缺點是低數(shù)據(jù)傳輸速率、長等待時間和位于現(xiàn)場中的VME從機的遷移能力。VME主機與VME從機之間的依次通信限制了可以通過VME總線進行通信的數(shù)據(jù)量。 這決定了小的數(shù)據(jù)傳輸速率，而該小的數(shù)據(jù)傳輸速率不滿足當前市場要求，因為需要顯著更高的數(shù)據(jù)傳輸速率。從上級CPU來看，向VME從機發(fā)送信息或者由VME從機接收信息的等待時間很長。 在這一點上，市場要求也明顯高于串行VME主機-從機通信所能提供的。VXS標準是用于VME總線的串行開關方案。在此應當注意，VXS標準(VXS :VME Extension for Serial Switching (用于串行開關的VME擴展))的前提條件是新的電路板設計以及因此明顯的產品改變，以便由此消除所述的缺點。因此不能在數(shù)據(jù)傳輸速率和等待時間方面對位于現(xiàn)場中的VME從機進行改進。為了避免所述缺點，開發(fā)了連接VME與PCI-Express的VXS. 4標準。在此，在VME 板上安裝另一插頭并且通過該另一插頭傳輸如PCI-Express的快速串行信號。

發(fā)明內容
所述方法用于將從卡連接到第一總線系統(tǒng)上，其中通過第一總線系統(tǒng)向CPU傳輸從卡的信號，其中為每個從機分配一個主機，并且通過所分配的主機進行由每個從卡尤其是經由第二總線系統(tǒng)的信號傳輸。因此，所提出的方法規(guī)定，可以通過通信的并行性在數(shù)據(jù)傳輸速率和等待時間方面改進位于現(xiàn)場中的從卡，例如VME從卡。在此，為每個從機分配一個主機。因此，在主機與從機之間構造點到點連接。在所述方法的一個構型中，作為第一總線系統(tǒng)使用PCI-Express總線系統(tǒng)。 PCI-Express (Peripheral Component Interconnect Express (快捷夕卜圍部件互聯(lián)):PCIe) 是用于連接外圍設備與CPU的芯片組的擴展標準。此外可以規(guī)定，由從卡到相應主機的信號傳輸通過第二總線系統(tǒng)進行。作為第二總線系統(tǒng)通常使用VME總線系統(tǒng)。在一個實施方式中，從卡的信號被引導到FPGA(Field Programmable Gate Array (現(xiàn)場可編程門陣列))，主機實現(xiàn)在所述FPGA中。在此，也可以使多個從機、通常為VME從機與一個FPGA連接。在FPGA中于是設立與所連接的從機(VME從機)同樣多的主機實體、 通常為VME主機實體。于是在FPGA中，數(shù)據(jù)可以由VME主機傳輸?shù)絇CI-Express總線。因為數(shù)據(jù)傳輸在FPGA內進行，所以可以最優(yōu)和高效地設計所述FPGA。另一實施方式規(guī)定，第一總線系統(tǒng)具有多個節(jié)點，并且信號由所述多個節(jié)點傳輸?shù)街醒腴_關。通過這種方式進行級聯(lián)。所述用于將從卡連接到第一總線系統(tǒng)上的電子裝置尤其用于執(zhí)行以上所述類型的方法并且被設計用于將信號由從卡通過第一總線系統(tǒng)傳輸?shù)紺PU，其中為每個從機分配一個主機，并且每個從卡的信號傳輸通過所分配的主機進行。作為第一總線系統(tǒng)例如使用PCI-Express總線系統(tǒng)。有規(guī)律地通過第二總線系統(tǒng)、例如VME總線系統(tǒng)進行由從卡至相應主機的信號傳輸。在構型中，主機實現(xiàn)在FPGA中。在所述情況中，從機的信號被弓丨導到FPGA。所提出的計算機程序包括程序代碼段，用于在計算機或相應的計算單元上、尤其是在所述裝置中實施所述計算機程序時執(zhí)行以上所述的方法的所有步驟。計算機程序產品具有所述程序代碼段，所述程序代碼段存儲在計算機可讀的數(shù)據(jù)載體上。因此，至少在一些實施方式中，本發(fā)明是通過并行方式執(zhí)行VME從機至上級CPU之間的數(shù)據(jù)通信的可行方案。在此，為每個VME從機分配一個自己的VME主機。于是可以通過PCI-Express信號向上級CPU傳輸VME主機的數(shù)據(jù)。在此，VME主機充當VME從機與上級CPU之間的連接環(huán)節(jié)。本發(fā)明的構型的其他優(yōu)點從具體實施方式
和附圖中得出。應當理解，以上所述和以下仍要闡述的特征不僅可在分別說明的組合中、而且也可以在其他組合中或者單獨地應用，而不脫離本發(fā)明的范圍。


圖1以示意圖示出傳統(tǒng)的VME總線結構。圖2以示意圖示出根據(jù)本發(fā)明的一個實施方式的從卡的連接。圖3以示意圖示出用于VME從機的背板的結構。圖4以透視圖示出VXS電路板。
具體實施方式
根據(jù)實施方式在附圖中示意性地示出了本發(fā)明并且以下參照附圖詳細地描述本發(fā)明。圖1中呈現(xiàn)了傳統(tǒng)的VME總線結構。該示圖示出VME總線10，在該VME總線上連接了一系列VME從卡12。此外，VME總線10與VME主機14耦合。VME主機14是VME總線 10與例如以太網的另一總線16之間的橋。VME主機14通過該另一總線16與CPU 17連接。所示傳統(tǒng)結構的缺點是低數(shù)據(jù)傳輸速率、長等待時間以及位于現(xiàn)場中的VME從卡 12的遷移能力。圖2示出根據(jù)本發(fā)明的裝置18的實施方式，以說明根據(jù)本發(fā)明的處理方式。該示圖示出多個從卡20，其中這些從卡20中的每一個被唯一地分配給恰好一個主機22。此外， 可以看到三個節(jié)點對，在該情況中是PCI-Express節(jié)點，這些節(jié)點分別分配給三個主機22。 這些節(jié)點M又與中央開關沈連接，該中央開關在該情況中構造為PCI-Express開關。開關沈向CPU觀轉發(fā)信號。所示裝置18包括兩個總線系統(tǒng)，即第一總線系統(tǒng)30——在該情況中是 PCI-Express總線系統(tǒng)，和第二總線系統(tǒng)32——在該情況中是VME總線系統(tǒng)。第二總線系統(tǒng)32使從卡20與所分配的主機22連接。第一總線系統(tǒng)30使主機22通過節(jié)點M和開關沈與！3⑶觀連接。主機22是第一總線系統(tǒng)30與第二總線系統(tǒng)32之間的橋。此外，可以看到具有多個節(jié)點M和一個開關26的第一總線系統(tǒng)30的級聯(lián)。圖2明確地示出為每個從卡20分配一個主機22。因此實現(xiàn)從機20與主機22之間的點到點通信。通過通信的并行性，裝置18在數(shù)據(jù)傳輸速率和等待時間方面相對于已知的裝置得到了顯著改善。圖3以示意圖示出用于VME從機的背板40的可能結構。該示圖示出CPU 42、 PCI-Express開關44和三個FPGA 46。在該實施方式中，VME從機與各一個VME主機FPGA 連接，也就是說，主機實現(xiàn)在所示的FPGA 46中。在此，F(xiàn)PGA 46位于背板40的背側上。信號總是分別從三個VME從卡引導到FPGA 46中的一個。各FPGA 46的PCI-Express信號被引導到中央PCI-Express開關44。該開關44又與上級CPU連接。在圖4中以兩個視圖呈現(xiàn)了 VXS電路板50。在此，電路板50具有三個插頭，即插頭PO (附圖標記52)、插頭Pl (附圖標記54)和插頭P2 (附圖標記56)。插頭Pl M和P2 56設置用于連接到VME總線上，并且插頭PO 52設置用于例如PCI-Express的快速串行信號。新標準尤其可用于具有六個高度單位(ffiheneinheit)的VME卡。在具有三個高度單位的卡中，可能缺少用于插頭PO 52的空間。但在本發(fā)明中不需要該插頭PO 52。通過現(xiàn)有的VME插頭Pl56引導VME從卡的信號。
權利要求
1.一種用于將從卡(20)連接到第一總線系統(tǒng)(30)上的方法，其中信號由所述從卡 (20)通過所述第一總線系統(tǒng)(30)傳輸?shù)紺PU (28，42)，其中為每個從卡(20)分配一個主機，并且通過所分配的主機進行由每個從卡(20)經由第二總線系統(tǒng)的信號傳輸。
2.根據(jù)權利要求1所述的方法，其中作為第一總線系統(tǒng)(30)使用PCI-Express總線系統(tǒng)。
3.根據(jù)權利要求1或2所述的方法，其中通過第二總線系統(tǒng)(32)進行由所述從卡(20) 至相應的主機(22)的信號傳輸。
4.根據(jù)權利要求3所述的方法，其中作為第二總線系統(tǒng)(32)使用VME總線系統(tǒng)。
5.根據(jù)權利要求1或2所述的方法，其中所述從卡(20)的信號被引導到FPGA(46)， 所述主機(22 )實現(xiàn)在所述FPGA中。
6.根據(jù)權利要求1至5之一所述的方法，其中所述第一總線系統(tǒng)(30)具有多個節(jié)點 (24)，并且信號由所述多個節(jié)點(24)傳輸?shù)街醒腴_關(26)。
7.一種用于將從卡(20)連接到第一總線系統(tǒng)(30)上的電子裝置，尤其是用于執(zhí)行根據(jù)權利要求1至6之一所述的方法，所述電子裝置被設計為，將信號由所述從卡(20)通過所述第一總線系統(tǒng)(30)傳輸?shù)紺PU (28，42)，其中為每個從卡(20)分配一個主機(22)，并且通過所分配的主機進行每個從卡(20)的信號傳輸。
8.根據(jù)權利要求7所述的電子裝置，其中所述主機(22)實現(xiàn)在FPGA(46)中。
9.一種具有程序代碼段的計算機程序，用于在計算機或相應的計算單元上、尤其是在根據(jù)權利要求7或8所述的裝置(18)中實施所述計算機程序時執(zhí)行根據(jù)權利要求1至6之一所述的方法的所有步驟。
10.一種具有存儲在計算機可讀數(shù)據(jù)載體上的程序代碼段的計算機程序產品，用于在計算機或相應的計算單元上、尤其是在根據(jù)權利要求7或8所述的裝置(18)中實施所述計算機程序時執(zhí)行根據(jù)權利要求1至6之一所述的方法的所有步驟。
全文摘要
提出了一種用于將從卡(20)連接到第一總線系統(tǒng)(30)上的方法和一種用于執(zhí)行所述方法的裝置(18)。在所述方法中，信號由所述從卡(20)通過所述第一總線系統(tǒng)(30)傳輸?shù)紺PU(28)，其中為每個從卡(20)分配一個主機(22)，并且通過所分配的主機(22)進行每個從卡(20)的信號傳輸。
文檔編號G06F13/40GK102378972SQ201080014503
公開日2012年3月14日 申請日期2010年4月8日 優(yōu)先權日2009年4月8日
發(fā)明者莫爾 P. 申請人:羅伯特·博世有限公司