專利名稱：全nmos四晶體管非易失性存儲器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路存儲器裝置，且尤其涉及一種全NMOS四晶體管非易失性存儲器(NVM)單兀,其利用反向福勒-諾德海姆隧穿(reverse Fowler-Nordheim tunneling)來進行編程。
背景技術(shù)：
2007年I月16日頒于拋坡威恩(Poplevine)等人的共同轉(zhuǎn)讓的第7，164，606號美國專利揭示一種全PMOS四晶體管非易失性存儲器(NVM)單元，其利用反向福勒-諾德海姆隧穿來進行編程。
參看圖1，如第7，164，606號美國專利所揭示，根據(jù)對包含浮動柵極電極被共同連接到存儲節(jié)點Ps的全PMOS四晶體管NVM單元100的NVM陣列進行編程的方法，對于所述陣列中待編程的每一 NVM單元，使所述單元的所有電極接地。接著，將禁止電壓Vn施加到所述單元的讀取晶體管己的主體連接的源極電極I、所述單元的擦除晶體管匕的共同連接的漏極、主體區(qū)和源極電極Ve以及讀取晶體管匕的漏極電極W。使所述單元的編程晶體管Pw的源極電極Vp和漏極電極Dp接地。施加到編程晶體管Pw的主體區(qū)電極Vnw的電壓是任選的；其可接地或其可保持處于禁止電壓Vn。對于所述陣列中未經(jīng)選擇用于編程的所有NVM單元，將禁止電壓Vn施加到\、Ve和&電極，且還將禁止電壓Vn施加到Vp、Dp和Vnw電極。對于待編程的單元，接著，使所述單元的控制晶體管P。的控制電壓V。在編程時間Tprog中從OV掃掠到最大編程電壓V ax。接著，使控制電壓V。從最大編程電壓Vcmax傾斜下降到OV0接著，使所述單元的所有電極和禁止電壓Vn返回到接地。如丨606專利詳細地所描述，其中所揭示的全PMOS四晶體管NVM單元依賴于反向福勒-諾德海姆隧穿來進行編程。也就是說，當全PMOS NVM單元的編程晶體管的浮動柵極電極與所述編程晶體管的漏極、源極和主體區(qū)電極之間的電勢差超過隧穿閾值電壓時，電子從漏極和源極電極隧穿到浮動柵極，從而使浮動柵極帶負電。第7，164，606號美國專利的全文特此以引用的方式并入本文中，以提供關(guān)于本發(fā)
明的背景信息。' 606專利所揭示的全PMOS四晶體管NVM單元編程技術(shù)提供低電流消耗和簡單編程序列兩個優(yōu)點，其中低電流消耗實現(xiàn)在無需高電流電源的情況下同時對單元陣列中的大量單元進行編程的能力。然而，在某些集成電路制造過程中無法使用四晶體管PM0SNVM單元，在所述制造過程中會生長將所有N阱短接在一起的η外延硅，或在所述制造過程中每
一N阱都需要由個別Ν+、Ρ+或渠溝保護環(huán)包圍，且如果浮動多晶硅柵極跨越所述保護環(huán)，那么電荷將會丟失。因此，需要一種NVM單元設(shè)計，所述NVM單元設(shè)計可在其中全PMOS四晶體管NVM單元是不可能的過程中使用，但仍保留全PMOS四晶體管單元的優(yōu)點
發(fā)明內(nèi)容
本發(fā)明提供一種對非易失性存儲器(NVM)單元陣列進行編程的方法，所述單元陣列包含多個全NMOS四晶體管NVM單元。NVM單元陣列中的每一全NMOS NVM單元包含第一NMOS編程晶體管，其具有漏極電極、主體區(qū)電極、源極電極以及連接到共同存儲節(jié)點的柵極電極；第二 NMOS讀取晶體管，其具有漏極電極、主體區(qū)電極、源極電極以及連接到共同存儲節(jié)點的柵極電極；第三NMOS擦除晶體管，其具有共同連接的源極、漏極和主體區(qū)電極以及連接到共同存儲節(jié)點的柵極電極；以及第四NMOS控制晶體管，其具有共同連接的源極、漏極和主體區(qū)電極以及連接到共同存儲節(jié)點的柵極電極。編程方法包括對于所述陣列中的每一 NVM單元，將第一、第二、第三和第四NMOS晶體管的源極、漏極和主體區(qū)電極以及柵極電極設(shè)置為正參考電壓；對于所述陣列中經(jīng)選擇用于編程的每一 NVM單元，將禁止電壓施加到第二 NMOS讀取晶體管的源極、漏極和主體區(qū)電極，同時將第一 NMOS編程晶體管的源極和漏極電極設(shè)置為正參考電壓且使第一 NMOS編程晶體管的主體區(qū)電極維持處于正參考電壓或處于禁止電壓；對于NVM單元陣列中未經(jīng)選擇用于編程的每一 NVM單元，將第二 NMOS讀取晶體管和第一 NMOS編程晶體管的源極、漏極和主體區(qū)電極設(shè)置為禁止電壓；對于所述陣列中經(jīng)選擇用于編程的每一 NVM單元，使第四NMOS控制晶體管的互連的源極、漏極和主體區(qū)電極從正參考電壓傾斜下降到最小控制電壓持續(xù)預(yù)選定編程時間，同時使第三匪OS擦除晶體管的互連的源極、漏極和主體區(qū)電極從正參考電壓傾斜下降到最小擦除電壓持續(xù) 預(yù)選定編程時間；對于所述陣列中經(jīng)選擇用于編程的每一 NVM單元，在預(yù)選定編程時間結(jié)束時，使第四NMOS控制晶體管的互連的源極、漏極和主體區(qū)電極從最小控制電壓傾斜上升到正參考電壓，同時使第三NMOS擦除晶體管的互連的源極、漏極和主體區(qū)電極從最小擦除電壓傾斜上升到正參考電壓；以及對于所述陣列中經(jīng)選擇用于編程的每一 NVM單元，使第一、第三和第四NMOS晶體管的源極和漏極電極以及柵極電極返回到正參考電壓，同時將第
二NMOS讀取晶體管的源極、漏極和主體區(qū)電極設(shè)置為禁止電壓。在考慮本發(fā)明的以下詳細描述和附圖后，隨即將更全面地理解和了解本發(fā)明的各種方面的特征和優(yōu)點，所述詳細描述和附圖陳述其中利用本發(fā)明的概念的說明性實施例。


圖I是說明全PMOS四晶體管NVM單元的示意圖。圖2是說明根據(jù)本發(fā)明的概念的全NMOS四晶體管NVM單元的實施例的示意圖。圖3是說明適應(yīng)于并入到NVM單元陣列中的圖2的NVM單元的實施例的示意圖。圖3A是說明適應(yīng)于并入到NVM單元陣列中的圖2的NVM單元的替代實施例的示意圖。圖4是說明包含圖3和3A所示的類型的多個適應(yīng)NVM單元的NVM單元陣列的實施例的示意圖。圖5是說明圖I的全PMOS四晶體管NVM單元的剖面圖。圖6是說明根據(jù)本發(fā)明的概念的全NMOS NVM單元的圖2的實施例的剖面圖。
具體實施例方式圖2展示全NMOS四晶體管非易失性存儲器(NVM)單元200，其包含連接到共同存儲節(jié)點Ns的四個NMOS晶體管。如下文較詳細地所描述，針對以下四個NVM單元功能中的每一者提供一個NMOS晶體管編程(或?qū)懭?、讀取、擦除和控制。NVM單元200的編程功能受到第一 NMOS編程晶體管Nw控制，第一 NMOS編程晶體管Nw具有接收源極編程電壓Vp的源極電極、接收漏極編程電壓Dp的漏極電極以及接收主體編程電壓V胃的主體區(qū)電極。編程晶體管Nw的柵極電極連接到共同存儲節(jié)點Ns。NVM單元200的讀取功能受到第二 NMOS讀取晶體管隊控制，第二 NMOS讀取晶體管隊具有接收源極讀取電壓 ' 的源極電極、接收漏極讀取電壓W的漏極電極以及接收主體讀取電壓的主體區(qū)電極。讀取晶體管隊的柵極電極連接到共同存儲節(jié)點Ns。NVM單元200的擦除功能受到第三NMOS擦除晶體管Ne控制，第三NMOS擦除晶體管凡具有擦除電壓Ve被施加到的互連的源極、漏極和主體區(qū)電極。擦除晶體管凡的柵極電極連接到共同存儲節(jié)點Ns。 NVM單元200的控制功能受到第四NMOS控制晶體管N?？刂?，第四NMOS控制晶體管N。具有控制電壓V。被施加到的互連的源極、漏極和主體區(qū)電極?？刂凭w管N。的柵極電極連接到共同存儲節(jié)點Ns。上文所參考的'606專利詳細地描述了反向福勒-諾德海姆隧穿編程技術(shù)對于全PMOS四晶體管NVM單元如何起作用以及用于編程、擦除和讀取操作的序列。用于本發(fā)明的全NMOS四晶體管NVM單元200的編程、擦除和讀取操作與用于全PMOS單元的那些操作互補。也就是說，編程、擦除和讀取序列相同，而電壓的極性不同。在全PMOS單元的情況下，電路參考電壓是OV ;對于全NMOS單元，參考電壓為正(Vdd)。在全PMOS單元的情況下，禁止電壓Vn是正電壓；在全NMOS單元的情況下，禁止電壓Vn是0V。在全PMOS單元的情況下，控制電壓V。和擦除電壓V6分別是正電壓Vanax和Vemax ;對于全NMOS單元，控制電壓V。和擦除電壓入分別是負電壓Vanin和VMin。參看圖2，為了對全NMOS四晶體管NVM單元200進行編程，最初將第一 NMOS編程晶體管Nw、第二 NMOS讀取晶體管隊、第三NMOS擦除晶體管凡和第四NMOS控制晶體管N。的源極、漏極、主體區(qū)和柵極電極全部設(shè)置為正參考電壓VDD。將禁止電壓Vn(OV)施加到第二NMOS讀取晶體管隊的源極、漏極和主體區(qū)電極，同時將第一 NMOS編程晶體管Nw的源極和漏極電極設(shè)置為正參考電壓Vdd且使第一 NMOS編程晶體管Nw的主體區(qū)電極維持處于正參考電壓Vdd或禁止電壓Vn(OV)。接著，使第四NMOS控制晶體管N。的互連的源極、漏極和主體區(qū)電極從正參考電壓Vdd傾斜下降到最小負控制電壓Vemin持續(xù)編程時間TpMg，同時使第三NMOS擦除晶體管Ne的互連的源極、漏極和主體區(qū)電極從正參考電壓Vdd傾斜下降到最小負擦除電壓Vraiin持續(xù)編程時間Tprog。在編程時間Tpms結(jié)束時，使第四NMOS控制晶體管N。的互連的源極、漏極和主體區(qū)電極從最小負控制電壓Vcmin傾斜上升到正參考電壓，同時使第三NMOS擦除晶體管Ne的互連的源極、漏極和主體區(qū)電極從最小負擦除電壓Vemin傾斜上升到正參考電壓VDD。接著，使第一、第三和第四NMOS晶體管的源極、漏極和主體區(qū)電極返回到正參考電壓VDD，同時將第二NMOS讀取晶體管隊的源極、漏極和主體區(qū)電極設(shè)置為禁止電SVn (OV)。圖3展示全NMOS四晶體管NVM單元200，其適應(yīng)于包含額外N溝道傳送晶體管NI和N2以用于促進在NVM單元陣列內(nèi)使用NVM單元200。舉例來說，為了從共同存儲節(jié)點Ns讀取數(shù)據(jù)，通過將邏輯高置于讀取字線節(jié)點RWL上且感測讀取位線節(jié)點RBL上的電流來使用N溝道傳送晶體管NI。為了將數(shù)據(jù)編程到共同存儲節(jié)點Ns，通過將邏輯高置于編程字線節(jié)點PWL上且將邏輯高置于編程位線節(jié)點PBL上以在待編程的單元的編程晶體管源極節(jié)點Vp上得到邏輯高(或通過將邏輯低置于節(jié)點PBL上以在源極節(jié)點Vp上得到邏輯低以使所述單元保持處于擦除階段)來使用N溝道傳送晶體管N2。圖3中的虛線圓圈展示具有互連的源極、漏極和主體區(qū)電極的編程晶體管Np的可能替代實施方案，其利用具有互連的源極和漏極電極以及主體區(qū)電極的編程晶體管Np，所述主體區(qū)電極可被設(shè)置為正參考電壓Vdd或禁止電壓0V。圖3A展示圖3的適應(yīng)NVM單元的替代實施例。除了編程晶體管Nw的配置以外，圖3A的適應(yīng)單元的所有方面均與圖3的適應(yīng)單元的所有方面相同。圖3A展示編程晶體管Nw，其具有源極電極以及共同連接的漏極和主體區(qū)電極，以及連接到共同存儲節(jié)點Ns的柵極電極。圖3A中的虛線圓圈展示另一可能替代實施例，其中編程晶體管Nw具有獨立的源極、漏極和主體區(qū)電極以及連接到共同存儲節(jié)點Ns的柵極電極。因此，用于編程晶體管Nw的可能偏壓組合如下 I) Vp = VDD, Dp = VDD, Vpwp = Vdd (圖 3)2) Vp = VDD, Dp = VDD, Vpwp = Vss (圖 3 的替代方案)3) Vp = VDD, Dp =浮動,Vpwp = Vdd (圖 3A)4) Vp = VDD, Dp =浮動，Vpwp = Vss(圖 3A 的替代方案)所屬領(lǐng)域的技術(shù)人員將了解，根據(jù)晶體管的觀點，源極和漏極是可互換的，因此，根據(jù)功能性的觀點，Vp = VDD, Dp浮動等于Vp浮動，Dp = VDD。圖4展示并入到NVM單元陣列400中的多個NVM單元200，其可具有圖3和3A所示的類型。將擦除電壓Ve和控制電壓V。直接施加到陣列500中的每一 NVM單元。在沒有高電壓開關(guān)或其它支持電路的情況下，可進行從陣列500到外部或內(nèi)部電壓和信號源以及到信號目的地的顯著簡化連接。如上文所敘述，個別地通過N溝道傳送晶體管N2 (圖3、3A)將編程電壓Vp遞送到每一單元以對所述單元進行編程或使所述單元保持處于擦除階段。在擦除模式期間，陣列400的所有讀取字線(RWL)和編程字線(PWL)均處于邏輯低，且施加擦除電壓Ve ;使陣列400的其余電路線保持處于正參考電壓VDD。在編程模式期間，陣列400的所有讀取字線(RWL)均處于邏輯低，編程字線中的一者(例如，PWL(O))將處于邏輯高，而剩余編程字線PWL(I)-PWL(N-I)將處于邏輯低。為了對陣列400中的特定單元進行編程，對應(yīng)的編程位線(例如，PBL(O))將處于邏輯高；為了使陣列500中的剩余單元保持處于擦除狀態(tài)，對應(yīng)的編程位線PBL將處于邏輯低。接著，將控制電壓V。和擦除電壓Ve兩者施加到陣列400中的所有單元，而將其余信號線設(shè)置為處于正參考電壓vDD。在讀取模式期間，陣列400中的所有編程字線(PWL)均處于邏輯低，讀取字線中的一者(例如，RWL(O))將處于邏輯高，而陣列400中的剩余讀取字線RWL(O)-RWL(N-I)將處于邏輯低。在讀取位線RBL(O)-RBL(M-I)中的每一者上，將針對所述陣列中已被編程的每一對應(yīng)單元接收高電流或電壓，而將針對已被擦除的每一對應(yīng)單元接收低電流或電壓。參看圖2、3、3A和4，用于陣列400中的全NMOS單元的編程、擦除和讀取序列的概述如下編程序列將第一 NMOS編程晶體管Nw、第二 NMOS讀取晶體管隊、第三NMOS擦除晶體管Ne和第四NMOS控制晶體管N。的源極、漏極、主體區(qū)和柵極電極設(shè)置為正參考電壓(Vdd)。對于NVM單元陣列400中經(jīng)選擇用于編程的每一 NVM單元，將禁止電壓(OV)施加到讀取晶體管Nr的源極、漏極和主體區(qū)電極，同時將編程晶體管Nw的源極和漏極電壓設(shè)置為正參考電壓且使編程晶體管的主體區(qū)電極維持處于正參考電壓(Vdd)或禁止電壓(OV)。對于NVM單元陣列400中未經(jīng)選擇用于編程的每一 NVM單元，將讀取晶體管隊和編程晶體管Nw的源極、漏極和主體區(qū)電極設(shè)置為禁止電壓(OV)。使控制晶體管N。的互連的源極、漏極和主體區(qū)電極從正供應(yīng)電壓(Vdd)傾斜下降到預(yù)定義負控制電壓Vanin持續(xù)預(yù)選定編程時間Tpms，同時使擦除晶體管凡的互連的源極、漏極和主體區(qū)電極傾斜下降到預(yù)定義負擦除電壓Vailin持續(xù)預(yù)選定編程時間TpMg。對于NVM單元陣列400中經(jīng)選擇用于編程的每一 NVM單元，在預(yù)選定編程時間Tpms結(jié)束時，使控制晶體管N。的互連的源極、漏極和主體區(qū)電極從預(yù)定義負控制電壓Vcmin傾斜上升到正參考電壓(Vdd)，同時使擦除晶體管Ne的互連的源極、漏極和主體區(qū)電極從預(yù)定義負擦除電壓Vemin傾斜上升到正參考電壓(Vdd)。對于NVM單元陣列中的每一NVM單元，使編程晶體管Nw、擦除晶體管凡和控制晶體管N。的源極、漏極、主體區(qū)和柵極電、極返回到正參考電壓(Vdd)，同時將讀取晶體管隊的源極、漏極和主體區(qū)電極設(shè)置為禁止電壓(OV)。擦除序列對于陣列400中待擦除的每一 NVM單元，使擦除電壓電極Ve從正參考電壓(Vdd)傾斜下降到預(yù)定義負擦除電壓Vraiin持續(xù)預(yù)選定擦除時間且接著，使擦除電壓電極入從負擦擦電壓Vemin傾斜回到正參考電壓(Vdd)。將待擦除的單元中的所有其它電極設(shè)置為正參考電壓(Vdd)。讀取序列對于陣列400中待讀取的每一 NVM單元，將讀取電壓電極 ' 設(shè)置為約IV且將讀取晶體管隊的漏極和主體區(qū)電極設(shè)置為OV(例如，足以能夠讀取單元電流且同時防止對經(jīng)編程單元造成擾亂的電壓)。將待讀取的單元中的所有其它電極設(shè)置為正參考電壓(Vdd)。所屬領(lǐng)域的技術(shù)人員將了解，編程、擦除和讀取序列中所利用的電壓電平將取決于NVM單元的NMOS晶體管中所利用的柵極氧化物的厚度。舉例來說，對于80 A的柵極氧化物厚度，Vdd = 3. 3V, Vcmin = Vemin = -6. 7V, Tprog = Terase = 20_50ms。對于HO A的柵極氧化物厚度，Vdd = 5V, Vcfflin = Vefflin = -11V。圖5和圖6分別展示圖I的全PMOS四晶體管NVM單元和圖2的全NMOS NVM單元的剖面。如圖6所示，全NMOS NVM單元利用隔離的P阱(PWELL)。這與全PMOS單元相比導(dǎo)致較小的單元面積，這是因為在P襯底中，分離的P阱之間的間隔(其表示最小N阱寬度)小于分離的N阱之間的間隔。應(yīng)理解，已借助實例而提供了上文所描述的本發(fā)明的特定實施例，且在不脫離如所附權(quán)利要求書及其等效物中所表達的本發(fā)明的范圍的情況下，所屬領(lǐng)域的技術(shù)人員可想到其它修改。
權(quán)利要求
1.一種非易失性存儲器NVM單元，其包括 第一 NMOS編程晶體管，其具有漏極電極、主體區(qū)電極、源極電極以及連接到共同存儲節(jié)點的柵極電極； 第二 NMOS讀取晶體管，其具有漏極電極、主體區(qū)電極、源極電極以及連接到所述共同存儲節(jié)點的柵極電極； 第三NMOS擦除晶體管，其具有互連的源極、漏極和主體區(qū)電極以及連接到所述共同存儲節(jié)點的柵極電極；以及 第四NMOS控制晶體管，其具有互連的源極、漏極和主體區(qū)電極以及連接到所述共同存儲節(jié)點的柵極電極。
2.一種對非易失性存儲器NVM單元進行編程的方法，所述NVM單元包含第一 NMOS編程晶體管，其具有漏極電極、主體區(qū)電極、源極電極以及連接到共同存儲節(jié)點的柵極電極；第二 NMOS讀取晶體管，其具有漏極電極、主體區(qū)電極、源極電極以及連接到所述共同存儲節(jié)點的柵極電極；第三NMOS擦除晶體管，其具有互連的源極、漏極和主體區(qū)電極以及連接到所述共同存儲節(jié)點的柵極電極；以及第四NMOS控制晶體管，其具有互連的源極、漏極和主體區(qū)電極以及連接到所述共同存儲節(jié)點的柵極電極，所述NVM單元編程方法包括 將所述第一、第二、第三和第四NMOS晶體管的所述源極、漏極、主體區(qū)和所述柵極電極設(shè)置為正參考電壓； 將禁止電壓施加到所述第二 NMOS讀取晶體管的所述源極、漏極和主體區(qū)電極，同時將所述第一 NMOS編程晶體管的所述源極和漏極電極設(shè)置為所述正參考電壓，且使所述第一NMOS編程晶體管的所述主體區(qū)電極維持處于所述正參考電壓或所述禁止電壓； 使所述第四NMOS控制晶體管的所述互連的源極、漏極和主體區(qū)電極從所述正參考電壓傾斜下降到預(yù)定義負控制電壓持續(xù)預(yù)選定編程時間，同時使所述第三NMOS擦除晶體管的所述互連的源極、漏極和主體區(qū)電極從所述正參考電壓傾斜下降到預(yù)定義負擦除電壓持續(xù)所述預(yù)選定編程時間； 在所述預(yù)選定編程時間結(jié)束時，使所述第四NMOS控制晶體管的所述互連的源極、漏極和主體區(qū)電極從所述預(yù)定義負控制電壓傾斜上升到所述正參考電壓，同時使所述第三NMOS擦除晶體管的所述互連的源極、漏極和主體區(qū)電極從所述預(yù)定義負擦除電壓傾斜上升到所述正參考電壓；以及 使所述第一、第三和第四NMOS晶體管的所述源極、漏極、主體區(qū)和柵極電極返回到正供應(yīng)電壓，同時將所述第二 NMOS讀取晶體管的所述源極、漏極和主體區(qū)電極設(shè)置為所述禁止電壓。
3.根據(jù)權(quán)利要求2所述的方法，其中所述禁止電壓是0V。
4.一種對非易失性存儲器NVM單元陣列進行編程的方法，所述NVM單元陣列包含多個NVM單元，所述陣列中的每一 NVM單元包括第一 NMOS編程晶體管，其具有漏極電極、主體區(qū)電極、源極電極以及連接到共同存儲節(jié)點的柵極電極；第二 NMOS讀取晶體管，其具有漏極電極、主體區(qū)電極、源極電極以及連接到所述共同存儲節(jié)點的柵極電極；第三NMOS擦除晶體管，其具有互連的源極、漏極和主體區(qū)電極以及連接到所述共同存儲節(jié)點的柵極電極；以及第四NMOS控制晶體管，其具有互連的源極、漏極和主體區(qū)電極以及連接到所述共同存儲節(jié)點的柵極電極，所述NVM單元陣列編程方法包括將所述第一、第二、第三和第四NMOS晶體管的所述源極、漏極、主體區(qū)和柵極電極設(shè)置為正參考電壓； 對于所述NVM單元陣列中經(jīng)選擇用于編程的每一 NVM單元，將禁止電壓施加到所述第二 NMOS讀取晶體管的所述源極、漏極和主體區(qū)電極，同時將所述第一 NMOS編程晶體管的所述源極和漏極電極設(shè)置為所述正參考電壓且使所述第一 NMOS編程晶體管的所述主體區(qū)電極維持處于所述正參考電壓或所述禁止電壓； 對于所述NVM單元陣列中未經(jīng)選擇用于編程的每一 NVM單元，將所述第二 NMOS讀取晶體管和所述第一 NMOS編程晶體管的所述源極、漏極和主體區(qū)電極設(shè)置為所述禁止電壓；使所述第四NMOS控制晶體管的所述互連的源極、漏極和主體區(qū)電極從正供應(yīng)電壓傾斜下降到預(yù)定義負控制電壓持續(xù)預(yù)選定編程時間，同時使所述第三NMOS擦除晶體管的所述互連的源極、漏極和主體區(qū)電極從所述正參考電壓傾斜下降到預(yù)定義負擦除電壓持續(xù)所述預(yù)選定編程時間； 對于所述NVM單元陣列中經(jīng)選擇用于編程的每一 NVM單元，在所述預(yù)選定編程時間結(jié) 束時，使所述第四NMOS控制晶體管的所述互連的源極、漏極和主體區(qū)電極從所述預(yù)定義負控制電壓傾斜上升到所述正參考電壓，同時使所述第三NMOS擦除晶體管的所述互連的源極、漏極和主體區(qū)電極從所述預(yù)定義負擦除電壓傾斜上升到所述正參考電壓；以及 對于所述NVM單元陣列中的每一 NVM單元，使所述第一、第三和第四NMOS晶體管的所述源極、漏極、主體區(qū)和柵極電極返回到所述正參考電壓，同時將所述第二 NMOS讀取晶體管的所述源極、漏極和主體區(qū)電極設(shè)置為所述禁止電壓。
5.根據(jù)權(quán)利要求4所述的方法，其中所述禁止電壓是0V。
全文摘要
本發(fā)明提供一種對非易失性存儲器NVM單元陣列進行編程的方法，所述NVM單元陣列包含多個全NMOS四晶體管NVM單元。單元中的四個NMOS晶體管的柵極電極連接到共同存儲節(jié)點。根據(jù)所述編程方法的實施例，將第一NMOS編程晶體管、第二NMOS讀取晶體管、第三NMOS擦除晶體管和第四NMOS控制晶體管的漏極、主體區(qū)和源極以及柵極電極全部設(shè)置為正參考電壓。對于所述陣列中經(jīng)選擇用于編程的每一NVM單元，接著將禁止電壓施加到所述讀取晶體管的所述源極、漏極和主體區(qū)電極，同時使所述編程晶體管的所述源極和漏極電極維持處于所述正參考電壓且使所述編程晶體管的所述主體區(qū)電極維持處于所述正參考電壓或處于所述禁止電壓。對于所述陣列中未經(jīng)選擇用于編程的每一NVM單元，將所述讀取晶體管和所述編程晶體管的所述源極、漏極和主體區(qū)電極設(shè)置為所述禁止電壓。對于所述陣列中待編程的那些單元，使所述控制晶體管的所述互連的源極、漏極和主體區(qū)電極從所述正參考電壓傾斜下降到預(yù)定義負控制電壓持續(xù)預(yù)選定編程時間，同時使所述擦除晶體管的所述互連的源極、漏極和主體區(qū)電極從正供應(yīng)電壓傾斜下降到預(yù)定義負擦除電壓持續(xù)所述預(yù)選定編程時間。對于待編程的每一單元，在所述預(yù)選定時間結(jié)束時，使所述控制晶體管的所述互連的源極、漏極和主體區(qū)電極從所述預(yù)定義負控制電壓傾斜上升到所述供應(yīng)電壓，同時使所述擦除晶體管的所述互連的源極、漏極和主體區(qū)電極從所述預(yù)定義負擦除電壓傾斜上升到所述正參考電壓。對于所述陣列中的每一NVM單元，接著使所述編程、擦除和控制晶體管的所述源極、漏極、主體區(qū)和柵極電極返回到所述正參考電壓，同時將所述讀取晶體管的所述源極、漏極和主體區(qū)電極設(shè)置為所述禁止電壓。
文檔編號G06F13/38GK102741825SQ201080062922
公開日2012年10月17日 申請日期2010年11月29日 優(yōu)先權(quán)日2010年2月2日
發(fā)明者烏梅爾·卡恩, 安德魯·J·富蘭克林, 帕維爾·波普勒瓦因, 恒揚·詹姆斯·林 申請人:國家半導(dǎo)體公司