專利名稱：一種控制電路及其復位時的電源控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信控制技術(shù)領(lǐng)域，尤其涉及一種控制電路及其復位時的電源控制方法。
背景技術(shù)：
對于有開關(guān)機按鍵的電子產(chǎn)品，用戶通過開關(guān)機按鍵可以控制電源的開關(guān)。為了防止誤觸，按鍵的控制要有一定的時延，這就要求處理器能夠檢測開關(guān)按鍵信號，并控制電源開關(guān)響應相應的開關(guān)機操作。同時出于對產(chǎn)品整機保護的需要，為防止軟件死機無法恢復，系統(tǒng)中加入了硬件看門狗，以在運行異常時輸出復位信號給處理器，使處理器重新初始化，避免死機。因此系統(tǒng)控制電路中的復位開關(guān)電路要滿足以下需求 硬件看門狗輸出復位信號應能夠?qū)⑻幚砥鲝氐讖臀?，防止死機。 處理器可以正常的控制系統(tǒng)電源的開關(guān)。這兩點需求看似簡單，卻是矛盾的處理器控制著電源的開關(guān)，如果處理器被復位了，系統(tǒng)也就掉電了，無法自動重啟。在現(xiàn)有的技術(shù)條件下，一般在控制電路中采用如下三種方式的復位開關(guān)電路現(xiàn)有技術(shù)方案一增加獨立的單片機控制電源的開關(guān)如圖1所示，該方案中處理器2對系統(tǒng)的電源開關(guān)進行控制，處理器1負責系統(tǒng)的業(yè)務處理，硬件看門狗對處理器1進行復位。當處理器1運行異常時，看門狗電路Watchdog 輸出復位信號使處理器1復位，系統(tǒng)重新運行。該過程中處理器2沒有被復位，一直保持著電源控制信號有效。該技術(shù)方案采用雙處理器工作，系統(tǒng)控制比較復雜，而且處理器2沒有被復位，不能實現(xiàn)系統(tǒng)徹底復位，只能復位單個處理器，另外由于方案復雜導致成本較高?，F(xiàn)有技術(shù)方案二 用電源控制芯片控制電源的開關(guān)如圖2所示，電源控制芯片輸出信號PWR_0N/0FF控制電源的開關(guān)，該芯片的輸入由手動按鍵0N/0FF和處理器控制信號構(gòu)成或的關(guān)系，兩者都可以使電源控制芯片保持 PWR_0N/0FF信號。開機時。先由手動按鍵0N/0FF信號開啟電源，保持一定時間后松開，由處理器來控制電源控制芯片輸出電源保持信號。開機后處理器不能被復位，否則會導致系統(tǒng)斷電，無法重啟。該技術(shù)方案中處理器只能靠上電復位信號復位，處理器運行起來后如果對處理器復位，會導致電源保持信號丟失，系統(tǒng)掉電，且無法自動重啟，另外增加的電源控制芯片電路復雜，成本較高。現(xiàn)有技術(shù)方案三采用“復位電路+延遲電路+繼電器”的方式如圖3所示，正常工作時，繼電器D處于吸合狀態(tài)，延遲電路C不工作。微處理器 A定時清除看門狗電路B的計時器，使其不產(chǎn)生復位信號。微處理器A工作異常時，看門狗電路B產(chǎn)生復位信號使其復位，同時也啟動延遲電路C。當系統(tǒng)復位達到一定次數(shù)時，延遲電路C控制繼電器D斷開使微處理器A掉電，延遲預定時間段后繼電器D吸合，微處理器A 重新上電工作。該技術(shù)專利方案可以實現(xiàn)看門狗對微處理器的復位，并在微處理器發(fā)生一定次數(shù)的復位現(xiàn)象以后，對微處理器掉電，然后再上電。一般應用于放置在偏遠地區(qū)或不便人工維護的大型設(shè)備上。該技術(shù)方案的缺陷如下不能與系統(tǒng)的電源控制電路有效結(jié)合，微處理器不能控制電源的開關(guān)，不能實現(xiàn)按鍵檢測開關(guān)機的功能；繼電器體積一般較大，占用的PCB空間比較大，不適合用于小型的便攜移動產(chǎn)品；電路比較復雜，但實現(xiàn)的功能比較簡單，增加延遲及技術(shù)電路只是為了計算復位的次數(shù)；發(fā)生故障多次以后，系統(tǒng)才會掉電然后在延遲電路的作用下再上電，不能及時有效地保護電路。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)中不能對CPU進行徹底復位或CPU 復位時系統(tǒng)掉電不能重啟的缺陷，提供一種能夠徹底復位CPU并在復位時不使系統(tǒng)掉電的控制電路及其復位時的電源控制方法。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是提供一種控制電路，包括處理器，用于在檢測到開機信號后生成設(shè)置信號；與所述處理器相連的復位電路，用于輸出復位信號對所述處理器進行復位；與所述處理器相連的邏輯器件，用于根據(jù)所述處理器生成的設(shè)置信號生成電源控制信號，并在所述處理器復位時保持所述電源控制信號的輸出狀態(tài)不變；與所述邏輯器件相連的電源控制電路，用于在收到所述邏輯器件生成的所述電源控制信號時保持電源的開啟。本發(fā)明一種控制電路中，所述復位電路包括看門狗電路，所述看門狗電路用于在系統(tǒng)故障時對所述處理器進行復位。本發(fā)明一種控制電路中，所述復位電路還包括與所述看門狗電路相互并聯(lián)的上電復位電路，所述上電復位電路用于在系統(tǒng)上電時對所述處理器進行復位。本發(fā)明一種控制電路中，所述邏輯器件是能根據(jù)輸入改變自己的輸出狀態(tài)、并在所述輸入消失時保持所述輸出狀態(tài)不變的輸入/輸出擴展器件。本發(fā)明一種控制電路中，所述邏輯器件是寄存器或鎖存器。本發(fā)明還提供了一種控制電路復位時的電源控制方法，包括以下步驟Si、處理器檢測到開機信號后生成設(shè)置信號；S2、邏輯器件根據(jù)所述設(shè)置信號生成電源控制信號，并緩存所述電源控制信號，所述電源控制信號用于保持電源開啟；S3、故障時對所述處理器進行復位，所述設(shè)置信號消失，所述邏輯器件保持所述電源控制信號的輸出狀態(tài)不變。本發(fā)明一種控制電路復位時的電源控制方法中，在步驟Sl前還包括生成開機信號，所述開機信號用于開啟電源。本發(fā)明一種控制電路復位時的電源控制方法中，還包括開啟電源后對所述處理器進行上電復位。本發(fā)明一種控制電路復位時的電源控制方法中，所述邏輯器件是能根據(jù)輸入改變自己的輸出狀態(tài)、并在所述輸入消失時保持所述輸出狀態(tài)不變的輸入/輸出擴展器件。本發(fā)明一種控制電路復位時的電源控制方法中，所述邏輯器件是寄存器或鎖存器。本發(fā)明一種控制電路及其復位時的電源控制方法的有益效果為利用具有緩存功能的邏輯器件，使處理器通過該邏輯器件間接地控制電源控制電路，在處理器復位時該邏輯器件保持電源控制信號的輸出狀態(tài)不變，從而保證處理器復位時系統(tǒng)不掉電。同時，復位電路可以對處理器進行徹底復位，消除軟件死機造成的隱患，并且復位后能夠重新啟動。本發(fā)明既實現(xiàn)了處理器對電源開關(guān)的控制，又能夠滿足處理器被復位時系統(tǒng)不掉電。另外，本發(fā)明充分利用電路現(xiàn)有器件，成本低，運行可靠。


下面將結(jié)合附圖及實施例對本發(fā)明作進一步說明，附圖中圖1是現(xiàn)有技術(shù)一的控制電路的結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)二的控制電路的結(jié)構(gòu)示意圖；圖3是現(xiàn)有技術(shù)三的控制電路的結(jié)構(gòu)示意圖；圖4是根據(jù)本發(fā)明一個實施例的控制電路的結(jié)構(gòu)示意圖；圖5是根據(jù)本發(fā)明另一個實施例的控制電路的結(jié)構(gòu)示意圖；圖6是根據(jù)本發(fā)明一個實施例的開關(guān)電路的電路圖；圖7是根據(jù)本發(fā)明一個實施例的復位電路的電路圖；圖8是根據(jù)本發(fā)明一個實施例的控制電路復位時的電源控制方法的流程圖；圖9是根據(jù)本發(fā)明另一個實施例的控制電路復位時的電源控制方法的流程圖；圖10是根據(jù)本發(fā)明一個實施例的控制電路的工作時序圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。圖4是根據(jù)本發(fā)明一個實施例的控制電路的結(jié)構(gòu)示意圖。在本實施例中，控制電路包括電源41、電源控制電路42、處理器43、邏輯器件44和復位電路45。電源41，與電源控制電路42、處理器43以及電子器件中的其它電路模塊相連，用于給處理器43和電子器件中的其它電路模塊供電。電源控制電路42，與邏輯器件44和電源41相連，用于根據(jù)開/關(guān)機信號0N/0FF 生成電源開啟/關(guān)閉信號，從而控制電源41的開啟和關(guān)閉。例如，電源控制電路42可以根據(jù)開機信號生成電源開啟信號PWR_0N來開啟電源。開關(guān)機信號0N/0FF可以根據(jù)用戶操作接口，例如開關(guān)機控制接口的狀態(tài)生成。開關(guān)機控制接口可以是例如但不限于開關(guān)機按鍵、 開關(guān)機旋鈕、開關(guān)機觸摸鍵等。電源控制電路42還可以從邏輯器件44接收電源控制信號 PWR_CTRL,并根據(jù)電源控制信號PWR_CTRL生成電源開啟信號，保持電源的開啟。處理器43，與電源41、邏輯器件44和復位電路45相連，用于在檢測到開機信號后生成設(shè)置信號，并將設(shè)置信號作為邏輯器件44的輸入，以便通過邏輯器件44間接控制電源 41。邏輯器件44，與處理器43和電源控制電路42相連，用于從處理器43接收設(shè)置信號，根據(jù)該設(shè)置信號生成電源控制信號作為自己的輸出，并緩存該電源控制信號以便在設(shè)置信號消失時保持自己的輸出狀態(tài)(即電源控制信號)不變。復位電路45，與處理器43相連，用于對處理器43進行復位。復位電路45可以包括用于在系統(tǒng)上電時對處理器43進行復位的上電復位電路和用于在軟件運行故障時對處理器43進行復位的看門狗電路。上電復位電路與看門狗電路相互并聯(lián)。例如，復位電路 45可以從處理器43接收監(jiān)測信號RST_CTRL并在監(jiān)測信號RST_CTRL表示異常時輸出復位信號RESET對處理器43進行復位。又例如，復位電路45可以在系統(tǒng)上電時輸出復位信號 RESET對處理器43進行復位。本發(fā)明提供的控制電路利用具有緩存功能的邏輯器件，使處理器通過該邏輯器件間接地控制電源控制電路，在處理器復位時該邏輯器件保持電源控制信號的輸出狀態(tài)不變，從而保證處理器復位時系統(tǒng)不掉電。同時，復位電路可以對處理器進行徹底復位，消除軟件死機造成的隱患，并且復位后能夠重新啟動。本發(fā)明既實現(xiàn)了處理器對電源開關(guān)的控制，又能夠滿足處理器被復位時系統(tǒng)不掉電。另外，本發(fā)明充分利用電路現(xiàn)有器件，成本低， 運行可靠。圖5是根據(jù)本發(fā)明另一個實施例的控制電路的結(jié)構(gòu)示意圖。在本實施例中，控制電路包括電源41、電源控制電路42、處理器43、邏輯器件44、復位電路45和開關(guān)機按鍵電路46。電源41，與電源控制電路42、處理器43以及電子器件中的其它電路模塊相連，用于給處理器43和電子器件中的其它電路模塊供電。開關(guān)機按鍵電路46，與外部用戶操作接口，例如開關(guān)機控制接口相連，用于根據(jù)用戶操作生成相應的開機或關(guān)機信號。雖然本文中將其稱為開關(guān)機按鍵電路，但這僅僅是為了說明清楚，而不用于限制，在本發(fā)明的實施例中，開關(guān)機控制接口可以包括任意用于控制開/關(guān)狀態(tài)的用戶接口，例如開關(guān)機按鍵、開關(guān)機旋鈕、開關(guān)機觸摸鍵等。例如，開關(guān)機按鍵電路46檢測到開關(guān)機按鍵處于開啟狀態(tài)時，生成開機信號，開啟電源。又例如，開關(guān)機按鍵電路46檢測到開關(guān)機按鍵處于關(guān)閉狀態(tài)時，生成關(guān)機信號，關(guān)閉電源。又例如，開關(guān)機按鍵電路46檢測到開關(guān)機按鍵處于開啟狀態(tài)并持續(xù)預定時間段后，生成開關(guān)按鍵檢測信號 PWB，并將PWB傳送給處理器43以便處理器43生成設(shè)置信號。這樣，可以避免開關(guān)機控制接口的誤操作，例如開關(guān)機按鍵、開關(guān)機旋鈕、開關(guān)機觸摸鍵等的誤觸造成不必要的開關(guān)機。電源控制電路42，與開關(guān)按鍵信號電路46、邏輯器件44和電源41相連，用于從開關(guān)機按鍵電路46接收開/關(guān)機信號0N/0FF，并根據(jù)開/關(guān)機信號0N/0FF生成相應的電源開啟信號PWR_0N或電源關(guān)閉信號PWR_0FF，從而控制電源41的開啟或關(guān)閉。電源控制電路 42還可以從邏輯器件44接收電源控制信號PWR_CTRL，根據(jù)電源控制信號PWR_CTRL生成電源開啟信號PWR_0N，并將生成的PWR_0N傳送給電源41以控制電源41保持在開啟狀態(tài)。處理器43，與電源41、邏輯器件44、復位電路45和開關(guān)機按鍵電路46連接，用于從開關(guān)機按鍵電路46接收開關(guān)按鍵檢測信號PWB并根據(jù)PWB生成設(shè)置信號(例如，數(shù)據(jù)信號DATA、片選信號CS和時鐘信號CLK)給邏輯器件44，以便控制邏輯器件44的輸出。處理器43還可以向復位電路45輸出用于表示處理器工作狀態(tài)的監(jiān)測信號RST_CTRL，以便復位電路45檢測實時檢測處理器43的工作狀態(tài)是否正常。另外，處理器43還可以直接與電源控制電路42相連，根據(jù)PWB生成附加電源控制信號并將其傳送給電源控制電路42，從而直接控制電源，該附加電源控制信號與電源控制信號PWR_CTRL等效。處理器43可以是例如但不限于0MAP5912。邏輯器件44，與處理器43和電源控制電路42相連，用于從處理器43接收設(shè)置信號(例如，數(shù)據(jù)信號DATA、片選信號CS和時鐘信號CLK)，根據(jù)這些設(shè)置信號生成電源控制信號PWR_CTRL作為自己的輸出，并緩存PWR_CTRL以便在設(shè)置信號消失時保持自己的輸出狀態(tài)不變，從而保持電源41處于開啟狀態(tài)。邏輯器件44可以是各種能根據(jù)輸入改變自己的輸出狀態(tài)、并在輸入消失時保持自己的輸出狀態(tài)不變的輸入/輸出擴展器件。例如，邏輯器件44可以是寄存器或鎖存器，例如74HC594、74HC595等，值得注意的是，本發(fā)明并不受限于任意特定類型的邏輯器件，而可以包括任意合適的具有上述功能的邏輯器件。復位電路45，與處理器43相連，用于對處理器43進行復位。復位電路45進一步包括用于在系統(tǒng)上電時對處理器43進行復位的上電復位電路和用于在軟件運行故障時對處理器43進行復位的看門狗電路。上電復位電路與看門狗電路相互并聯(lián)。例如，復位電路 45可以從處理器43接收監(jiān)測信號RST_CTRL并在監(jiān)測信號RST_CTRL表示異常時輸出復位信號RESET對處理器43進行復位。又例如，復位電路45可以在系統(tǒng)上電時輸出復位信號 RESET對處理器43進行復位。在一個示例性工作過程中，按下開關(guān)機按鍵，開關(guān)機按鍵電路46生成開機信號并將該信號傳遞給電源控制電路42。電源控制電路42接收開機信號后輸出電源開啟信號 PWR_0N(例如，高電平時為電源開啟信號，低電平時為電源關(guān)閉信號)使電源41處于開啟狀態(tài)，同時復位電路45中的上電復位電路對處理器43進行初始化復位。持續(xù)按下開關(guān)機按鍵預定時間段后，開關(guān)機按鍵電路46生成開關(guān)按鍵檢測信號PWB。處理器43從開關(guān)機按鍵電路46接收開關(guān)按鍵檢測信號PWB并生成設(shè)置信號(例如，數(shù)據(jù)信號DATA、片選信號 CS和時鐘信號CLK)通過串口對邏輯器件44進行設(shè)置以控制邏輯器件44的輸出。例如， 邏輯器件44的初始輸出電平為低電平，此低電平對電源控制電路42無效，而設(shè)置信號可以將邏輯器件44的輸出電平設(shè)置為高電平，此時，高電平的電源控制信號PWR_CTRL對電源控制電路42有效，電源控制電路42可以生成電源開啟信號，由于緩存功能，邏輯器件44將保持其輸出的高電平狀態(tài)直至處理器43再次改變其輸出，從而保持電源的開啟。同樣地，邏輯器件44也可以保持其輸出的低電平狀態(tài)直到處理器43再次改變其輸出。在工作時，處理器43實時向復位電路45傳送監(jiān)測信號RST_CTRL，也可稱作喂狗脈沖信號，復位電路45 中的看門狗電路通過喂狗脈沖信號監(jiān)測處理器43(例如，0MAP5912)的工作狀態(tài)，當處理器 43中的程序運行異常時，看門狗電路輸出復位信號RESET使處理器43重新初始化。處理器43復位時，設(shè)置信號消失，但邏輯器件44能夠繼續(xù)輸出原來的電源控制信號，使自己的輸出保持有效狀態(tài)，從而保證系統(tǒng)不會斷電。圖6是根據(jù)本發(fā)明一個實施例的開關(guān)電路的電路圖。在本實施例中，開/關(guān)機信號通過依次串聯(lián)的二極管D907以及電阻R975連接到電源控制電路Q905的第二腳，8位寄存器74HC594的輸出腳通過二極管D914連接到電源控制電路Q905的第二腳，處理器根據(jù)接收的開關(guān)按鍵檢測信號PWB生成的附加電源控制信號通過二極管D909連接到電源控制電路Q905的第二腳。8位寄存器74HC594的輸出腳QH 的輸出、處理器的電源引腳的輸出(即附加電源控制信號)以及開關(guān)按鍵信號構(gòu)成或的關(guān)系，它們中的任一個信號都可以使電源控制電路Q905輸出PWR_0N信號。圖7是根據(jù)本發(fā)明一個實施例的復位電路的電路圖。在本發(fā)明中，上電復位電路包括上電復位芯片U910，看門狗電路包括看門狗芯片U906，上電復位芯片U910的復位輸出腳通過二極管D913和二極管D912與看門狗芯片U906的復位輸出腳相連，并從二極管D913 和二極管D912之間連接至處理器的復位引腳，且從二極管D913和二極管D912之間通過電阻R932上拉至工作電平3V3D(即3. 3V電源)。上電復位信號和看門狗復位信號這兩個復位信號構(gòu)成或的關(guān)系，兩者都可以使處理器復位。例如，處理器的復位有效電平可以為低電平。在該實例中，系統(tǒng)上電時U910輸出900mS的低脈沖給處理器復位?？撮T狗芯片U906 通過第6腳監(jiān)測處理器輸出的喂狗脈沖，其內(nèi)部定時器的超時時間可預先設(shè)置，例如預設(shè)為1. 6S。當喂狗脈沖停止超過1. 6S時，U906的第7腳就會輸出復位脈沖給處理器，復位脈沖可以持續(xù)一預設(shè)時間段，例如200mS左右。圖8是根據(jù)本發(fā)明一個實施例的控制電路復位時的電源控制方法的流程圖。在本實施例中，控制電路復位時的電源控制方法開始于步驟Sl。在步驟Sl中，處理器檢測到開機信號后生成設(shè)置信號。該方法繼續(xù)于步驟S2。在步驟S2中，邏輯器件從處理器接收設(shè)置信號，根據(jù)該設(shè)置信號生成電源控制信號作為自己的輸出信號，緩存該電源控制信號，并將該電源控制信號用于保持電源開啟。邏輯器件可以是能根據(jù)輸入改變自己的輸出狀態(tài)、并在所述輸入消失時保持所述輸出狀態(tài)不變的輸入/輸出擴展器件。例如，邏輯器件可以是例如但不限于寄存器或鎖存器。在步驟S3中，復位電路檢測到軟件運行故障時，對處理器進行復位，因此處理器輸出的設(shè)置信號消失，此時邏輯器件保持電源控制信號的輸出狀態(tài)不變，從而控制電源保持在開啟狀態(tài)，使系統(tǒng)不掉電。本發(fā)明提供的控制電路復位時的電源控制方法利用具有緩存功能的邏輯器件，使處理器通過該邏輯器件間接地控制電源控制電路，在處理器復位時該邏輯器件保持電源控制信號的輸出狀態(tài)不變，從而保證處理器復位時系統(tǒng)不掉電。同時，復位電路可以對處理器進行徹底復位，消除軟件死機造成的隱患，并且復位后能夠重新啟動。本發(fā)明既實現(xiàn)了處理器對電源開關(guān)的控制，又能夠滿足處理器被復位時系統(tǒng)不掉電。圖9是根據(jù)本發(fā)明另一個實施例的控制電路復位時的電源控制方法的流程圖。在本實施例中，控制電路復位時的電源控制方法開始于步驟901。在步驟901中，根據(jù)用戶通過開關(guān)控制接口輸入的表示開啟電源的指令生成開機信號，將電源開啟。例如，開關(guān)控制接口可以是開關(guān)機按鍵，在本實施例中，按下開關(guān)按鍵， 生成開機信號從而開啟電源。該方法將繼續(xù)于步驟902。在步驟902中，用戶持續(xù)按下開關(guān)按鍵一預設(shè)時間段后，生成開關(guān)按鍵檢測信號， 處理器接收該開關(guān)按鍵檢測信號，并根據(jù)該開關(guān)按鍵檢測信號生成設(shè)置信號?？蛇x地，處理器可以直接檢測開機信號，當檢測到開機信號持續(xù)一預設(shè)時間段時，生成設(shè)置信號以便保持電源開啟。該方法將繼續(xù)于步驟903。在步驟903中，邏輯器件從處理器接收設(shè)置信號，并根據(jù)設(shè)置信號生成電源控制信號作為自己的輸出，以便在開機信號消失后保持電源開啟，另外，邏輯器件還可以緩存電源控制信號?？刂齐娐氛９ぷ髦敝脸霈F(xiàn)故障，此時，該方法將繼續(xù)于步驟904。在步驟904中，看門狗電路檢測到軟件運行異常時生成復位信號對處理器進行復位。此時，設(shè)置信號消失，邏輯器件保持電源控制信號的輸出狀態(tài)不變，從而保持電源開啟， 使系統(tǒng)在處理器復位時不掉電。
在本發(fā)明的另一個實施例中，該方法還可以包括在步驟901中，開啟電源后，上電復位電路向處理器輸出復位信號，對處理器進行上電復位，即初始化處理，使得控制電路能夠更好地工作。圖10是根據(jù)本發(fā)明一個實施例的控制電路的工作時序圖。如圖所示，軟件運行異常時，喂狗脈沖信號停止，看門狗電路輸出復位信號使處理器復位，處理器重新初始化后正常運行，在此過程中PWR_0N信號一直保持電源供電，直到處理器控制關(guān)機。本發(fā)明解決了單處理器控制電源開關(guān)和看門狗應用結(jié)合的難題。利用擴展I/O邏輯器件的鎖存特性，讓處理器通過擴展I/O邏輯器件間接地控制電源控制電路從而保證處理器復位時系統(tǒng)不掉電。同時，復位電路在軟件運行異常時對處理器進行徹底復位，消除軟件死機造成的隱患，并且復位后能夠重新啟動。本發(fā)明既實現(xiàn)了處理器對電源開關(guān)的控制， 又能夠滿足處理器被看門狗復位時系統(tǒng)不掉電。另外，本發(fā)明充分利用電路現(xiàn)有器件，成本低，運行可靠。雖然本發(fā)明是通過具體實施例進行說明的，本領(lǐng)域技術(shù)人員應當明白，在不脫離本發(fā)明范圍的情況下，還可以對本發(fā)明進行各種變換及等同替代。另外，針對特定情形或材料，可以對本發(fā)明做各種修改，而不脫離本發(fā)明的范圍。因此，本發(fā)明不局限于所公開的具體實施例，而應當包括落入本發(fā)明權(quán)利要求范圍內(nèi)的全部實施方式。
權(quán)利要求
1.一種控制電路，其特征在于，包括處理器，用于在檢測到開機信號后生成設(shè)置信號；與所述處理器相連的復位電路，用于輸出復位信號對所述處理器進行復位；與所述處理器相連的邏輯器件，用于根據(jù)所述處理器生成的設(shè)置信號生成電源控制信號，并在所述處理器復位時保持所述電源控制信號的輸出狀態(tài)不變；與所述邏輯器件相連的電源控制電路，用于在收到所述邏輯器件生成的所述電源控制信號時保持電源的開啟。
2.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，所述復位電路包括看門狗電路，所述看門狗電路用于在系統(tǒng)故障時對所述處理器進行復位。
3.根據(jù)權(quán)利要求2所述的控制電路，其特征在于，所述復位電路還包括與所述看門狗電路相互并聯(lián)的上電復位電路，所述上電復位電路用于在系統(tǒng)上電時對所述處理器進行復位。
4.根據(jù)權(quán)利要求1-3中任一項所述的控制電路，其特征在于，所述邏輯器件是能根據(jù)輸入改變自己的輸出狀態(tài)、并在所述輸入消失時保持所述輸出狀態(tài)不變的輸入/輸出擴展器件。
5.根據(jù)權(quán)利要求4所述的控制電路，其特征在于，所述邏輯器件是寄存器或鎖存器。
6.一種控制電路復位時的電源控制方法，其特征在于，包括以下步驟51、處理器檢測到開機信號后生成設(shè)置信號；52、邏輯器件根據(jù)所述設(shè)置信號生成電源控制信號，并緩存所述電源控制信號，所述電源控制信號用于保持電源開啟；53、故障時對所述處理器進行復位，所述設(shè)置信號消失，所述邏輯器件保持所述電源控制信號的輸出狀態(tài)不變。
7.根據(jù)權(quán)利要求6所述的控制電路復位時的電源控制方法，其特征在于，在步驟Sl前還包括生成開機信號，所述開機信號用于開啟電源。
8.根據(jù)權(quán)利要求7所述的控制電路復位時的電源控制方法，其特征在于，還包括開啟電源后對所述處理器進行上電復位。
9.根據(jù)權(quán)利要求6-8中任一項所述的控制電路復位時的電源控制方法，其特征在于， 所述邏輯器件是能根據(jù)輸入改變自己的輸出狀態(tài)、并在所述輸入消失時保持所述輸出狀態(tài)不變的輸入/輸出擴展器件。
10.根據(jù)權(quán)利要求9所述的控制電路復位時的電源控制方法，其特征在于，所述邏輯器件是寄存器或鎖存器。
全文摘要
本發(fā)明公開了一種控制電路及其復位時的電源控制方法。所述控制電路包括處理器，用于在檢測到開機信號后生成設(shè)置信號；與所述處理器相連的復位電路，用于輸出復位信號對所述處理器進行復位；與所述處理器相連的邏輯器件，用于根據(jù)所述處理器生成的設(shè)置信號生成電源控制信號，并在所述處理器復位時保持所述電源控制信號的輸出狀態(tài)不變；與所述邏輯器件相連的電源控制電路，用于在收到所述邏輯器件生成的所述電源控制信號時保持電源的開啟。本發(fā)明利用具有緩存功能的邏輯器件，在處理器復位時該邏輯器件保持電源控制信號的輸出狀態(tài)不變，使得處理器被徹底復位時系統(tǒng)不掉電。
文檔編號G06F1/24GK102163071SQ20111002276
公開日2011年8月24日 申請日期2011年1月20日 優(yōu)先權(quán)日2011年1月20日
發(fā)明者李紅英, 王俊峰, 符昌述 申請人:海能達通信股份有限公司