專利名稱：芯片的電源完整性的仿真方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機應(yīng)用領(lǐng)域，尤其涉及一種芯片的電源完整性的仿真方法和系 統(tǒng)。
背景技術(shù)：
目前，隨著高速信號速度不斷攀升，芯片需求電流切換的速度也隨之提高，加之印 制電路板(Printed Circuit Board, PCB)上元件密度越來越大，各種噪聲通過地網(wǎng)絡(luò)相互 傳導(dǎo)耦合，嚴重影響信號質(zhì)量，更會引起輻射電流造成EMI。這種噪聲是動態(tài)的、隨機的，在 實際測量中很難撲捉到其最差位置和最差情況。在實現(xiàn)本發(fā)明過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在如下問題以往的電源網(wǎng)絡(luò)仿真方法是將地平面視為理想的零電位，電源電壓是零電位的相 對值，而實際上地平面也是存在阻抗，變化的電流流過地平面引起的電壓變化稱為地彈噪 音。地平面上返回路徑的阻抗越大，地彈噪音就越大，同時芯片電流切換速度越快地彈噪聲 也越大，對芯片電源及信號的影響就越惡劣。為了保證芯片在高速運行情況下的信號質(zhì)量， 就必須保證高速芯片的電源地滿足規(guī)范要求。地噪聲是電源規(guī)范的重要考量，由于原來所 有的仿真方法及測量方法全都假設(shè)地平面的所有電壓是絕對理想的0V，降低了電源地的準 確度。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片的電源完整性的仿真方法和系統(tǒng)，要解決的問題是如何提高 電源完整性仿真的準確性。為解決上述技術(shù)問題，本發(fā)明提供了如下技術(shù)方案—種芯片的電源完整性的仿真方法，包括獲取芯片與印刷電路板的電源平面的第一連接點以及所述第一連接點在所述印 刷電路板的地平面對應(yīng)的第二連接點；仿真所述芯片在一負載變化頻率時每個第二連接點的電位信息；以所述第一連接點的地電位為對應(yīng)的第二連接點仿真得到的電位信息，仿真在同 一負載變化頻率下所述芯片的電源完整性信息。優(yōu)選的，所述方法還具有如下特點所述仿真所述芯片在一負載變化頻率時每個第二連接點的電位信息和所述仿真 在同一負載變化頻率下所述芯片的電源完整性信息的過程均以印刷電路板上電壓控制模 塊的地Pin腳對應(yīng)位置的電位為零電位。一種芯片的電源完整性的仿真系統(tǒng)，包括獲取裝置，用于獲取芯片與印刷電路板的電源平面的第一連接點以及所述第一連 接點在所述印刷電路板的地平面對應(yīng)的第二連接點；第一仿真裝置，用于仿真所述芯片在一負載變化頻率時每個第二連接點的電位信息；第二仿真裝置，用于以所述第一連接點的地電位為對應(yīng)的第二連接點仿真得到的 電位信息，仿真在同一負載變化頻率下所述芯片的電源完整性信息。優(yōu)選的，所述方法還具有如下特點所述第一仿真裝置和所述第二仿真裝置均以印刷電路板上電壓控制模塊的地Pin 腳對應(yīng)位置的電位為零電位。本發(fā)明提供的實施例，與現(xiàn)有技術(shù)不同的是，通過提取地平面的電阻電感網(wǎng)絡(luò)，再 以地平面和電源平面的電阻電感網(wǎng)絡(luò)進行仿真，克服了現(xiàn)有技術(shù)中設(shè)定地平面的電位均為 零帶來的仿真誤差，提高了仿真的準確度。


圖1為本發(fā)明提供的芯片的電源完整性的仿真方法實施例的流程示意圖；圖2為本發(fā)明提供的芯片的電源完整性的仿真系統(tǒng)實施例的結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖及具體實施例對 本發(fā)明作進一步的詳細描述。圖1為本發(fā)明提供的芯片的電源完整性的仿真方法實施例的流程示意圖。圖1所 示方法實施例包括步驟101、獲取芯片與印刷電路板的電源平面的第一連接點以及所述第一連接點 在所述印刷電路板的地平面對應(yīng)的第二連接點；其中所述第一連接點即芯片各個管腳與電源平面的連接位置；再根據(jù)所述第一連 接點，在地平面上找到與該第一連接點相同位置的第二連接點，其中所述第二連接點的電 位就是所述第一連接點的地電位。步驟102、仿真所述芯片在一負載變化頻率時每個第二連接點的電位信息；具體的，采用Sigrity公司的PowerDC軟件提取地平面的電阻電感網(wǎng)絡(luò)(RL-Net)， 再獲取每個第二連接點的電位信息。優(yōu)選的，以印刷電路板上電壓控制模塊的地Pin腳對應(yīng)位置的電位為零電位。當(dāng) 然，也可以根據(jù)實際情況，將零電位的位置設(shè)置在其他位置。步驟103、以所述第一連接點的地電位為對應(yīng)的第二連接點仿真得到的電位信息， 仿真在同一負載變化頻率下所述芯片的電源完整性信息。其中步驟103和步驟102之間零電位的位置應(yīng)當(dāng)相同，當(dāng)然仿真環(huán)境也應(yīng)該一致。需要說明的是，本文所說的芯片可以是對于對電源質(zhì)量要求很高的高速芯片(如 CPU、南北橋和SAS RAID卡等)。本發(fā)明提供的方法實施例，與現(xiàn)有技術(shù)不同的是，通過提取地平面的電阻電感網(wǎng) 絡(luò)，再以地平面和電源平面的電阻電感網(wǎng)絡(luò)進行仿真，克服了現(xiàn)有技術(shù)中設(shè)定地平面的電 位均為零帶來的仿真誤差，提高了仿真的準確度。圖2為本發(fā)明提供的芯片的電源完整性的仿真系統(tǒng)實施例的結(jié)構(gòu)示意圖。圖2所 示系統(tǒng)實施例包括
獲取裝置，用于獲取芯片與印刷電路板的電源平面的第一連接點以及所述第一連 接點在所述印刷電路板的地平面對應(yīng)的第二連接點；第一仿真裝置，用于仿真所述芯片在一負載變化頻率時每個第二連接點的電位信 息；第二仿真裝置，用于以所述第一連接點的地電位為對應(yīng)的第二連接點仿真得到的 電位信息，仿真在同一負載變化頻率下所述芯片的電源完整性信息。其中所述第一仿真裝置和所述第二仿真裝置均以印刷電路板上電壓控制模塊的 地Pin腳對應(yīng)位置的電位為零電位。本發(fā)明提供的系統(tǒng)實施例，與現(xiàn)有技術(shù)不同的是，通過提取地平面的電阻電感網(wǎng) 絡(luò)，再以地平面和電源平面的電阻電感網(wǎng)絡(luò)進行仿真，克服了現(xiàn)有技術(shù)中設(shè)定地平面的電 位均為零帶來的仿真誤差，提高了仿真的準確度。本領(lǐng)域普通技術(shù)人員可以理解上述實施例的全部或部分步驟可以使用計算機程 序流程來實現(xiàn)，所述計算機程序可以存儲于一計算機可讀存儲介質(zhì)中，所述計算機程序在 相應(yīng)的硬件平臺上(如系統(tǒng)、設(shè)備、裝置、器件等)執(zhí)行，在執(zhí)行時，包括方法實施例的步驟 之一或其組合。可選地，上述實施例的全部或部分步驟也可以使用集成電路來實現(xiàn)，這些步驟可 以被分別制作成一個個集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電 路模塊來實現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。上述實施例中的各裝置/功能模塊/功能單元可以采用通用的計算裝置來實現(xiàn)， 它們可以集中在單個的計算裝置上，也可以分布在多個計算裝置所組成的網(wǎng)絡(luò)上。上述實施例中的各裝置/功能模塊/功能單元以軟件功能模塊的形式實現(xiàn)并作為 獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算機可讀取存儲介質(zhì)中。上述提到的計算機 可讀取存儲介質(zhì)可以是只讀存儲器，磁盤或光盤等。以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何 熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵 蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以權(quán)利要求所述的保護范圍為準。
權(quán)利要求
1.一種芯片的電源完整性的仿真方法，其特征在于，包括獲取芯片與印刷電路板的電源平面的第一連接點以及所述第一連接點在所述印刷電 路板的地平面對應(yīng)的第二連接點；仿真所述芯片在一負載變化頻率時每個第二連接點的電位信息；以所述第一連接點的地電位為對應(yīng)的第二連接點仿真得到的電位信息，仿真在同一負 載變化頻率下所述芯片的電源完整性信息。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述仿真所述芯片在一負載變化頻率時 每個第二連接點的電位信息和所述仿真在同一負載變化頻率下所述芯片的電源完整性信 息的過程均以印刷電路板上電壓控制模塊的地Pin腳對應(yīng)位置的電位為零電位。
3.—種芯片的電源完整性的仿真系統(tǒng)，其特征在于，包括獲取裝置，用于獲取芯片與印刷電路板的電源平面的第一連接點以及所述第一連接點 在所述印刷電路板的地平面對應(yīng)的第二連接點；第一仿真裝置，用于仿真所述芯片在一負載變化頻率時每個第二連接點的電位信息；第二仿真裝置，用于以所述第一連接點的地電位為對應(yīng)的第二連接點仿真得到的電位 信息，仿真在同一負載變化頻率下所述芯片的電源完整性信息。
4.根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于，所述第一仿真裝置和所述第二仿真裝置 均以印刷電路板上電壓控制模塊的地Pin腳對應(yīng)位置的電位為零電位。
全文摘要
本發(fā)明提供一種芯片的電源完整性的仿真方法和系統(tǒng)，所述方法，包括獲取芯片與印刷電路板的電源平面的第一連接點以及所述第一連接點在所述印刷電路板的地平面對應(yīng)的第二連接點；仿真所述芯片在一負載變化頻率時每個第二連接點的電位信息；以所述第一連接點的地電位為對應(yīng)的第二連接點仿真得到的電位信息，仿真在同一負載變化頻率下所述芯片的電源完整性信息。
文檔編號G06F17/50GK102129496SQ20111005770
公開日2011年7月20日 申請日期2011年3月10日 優(yōu)先權(quán)日2011年3月10日
發(fā)明者劉鵬, 鞠華方 申請人:浪潮(北京)電子信息產(chǎn)業(yè)有限公司