專利名稱：具有時脈校正功能的通用串行總線裝置及校正其參考時脈的方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種通用串行總線(universal serial bus，USB)裝置，尤指一種具有時脈校正功能的通用串行總線裝置以及校正通用串行總線裝置的參考時脈的方法。
背景技術(shù)：
通用串行總線(universal serial bus, USB)是一種連接外圍裝置的技術(shù)規(guī)范， 通用串行總線是在1994年開始發(fā)展的，最初是由七家公司所組成的團體所倡導(dǎo)發(fā)起，包含康柏計算機(Dell)、IBM、英特爾、微軟、迪吉多(NEC)以及北方電信(Nortel) 0 一般來說，通用串行總線會支持以下四種數(shù)據(jù)信號速率(1)由USB 1.0規(guī)范所定義的一低速模式 (low-speed mode)，其具有1. 5Mbits/s的數(shù)據(jù)信號速率；(2)由USB1. 1規(guī)范所定義的一全速模式(full-speed mode)，其具有12Mbis/s的數(shù)據(jù)信號速率；(3)由USB 2. 0規(guī)范所定義的一高速模式(high-speed mode)，其具有480Mbits/s的數(shù)據(jù)信號速率；以及由USB 3. 0規(guī)范所定義的超高速模式(super-speed mode)，其具有5. 0Gbits/s的數(shù)據(jù)信號速率。目前，采用傳統(tǒng)的嵌入式振蕩器(embedded oscillator, EM0SC)只能夠讓通用串行總線裝置正常操作在高速模式(具有480Mbits/s的數(shù)據(jù)信號速率)以及全速模式(具有12Mbis/s的數(shù)據(jù)信號速率)下，然而，隨著嵌入式振蕩器的工藝改變、操作電壓的變化及 /或操作溫度的變化，通常會導(dǎo)致嵌入式振蕩器的時脈頻率的時脈偏移(clock drift)。在初始階段中，由于無法得知嵌入式振蕩器的操作電壓以及操作溫度，常會造成嵌入式振蕩器的時脈頻率的時脈偏移過大。此外，跟USB 2.0規(guī)范的全速模式以及高速模式相較之下， USB 3.0規(guī)范的超高速模式的時脈偏移容忍度(clock drift tolerance)相對較小，舉例而言，USB 3. 0規(guī)范的超高速模式的時脈偏移容忍度是5. (Xibits/s士300ppm，而USB 2. 0規(guī)范的高速模式的時脈偏移容忍度則為480Mbits/s士500ppm，而USB 2. 0規(guī)范的全速模式的時脈偏移容忍度則為12.00Mbits/s士2500ppm。因此，在USB 3. 0規(guī)范的超高速模式下，若是采用傳統(tǒng)的嵌入式振蕩器來校正通用串行總線裝置的參考時脈，假使該參考時脈在初始階段的操作頻率不正確或者不穩(wěn)定，極有可能會造成USB3. 0模式的異常操作。因此，如何在不同的傳輸模式下(像是全速模式full-speed mode、高速模式 high-speed mode以及超高速模式super-speed mode)，來精確地并穩(wěn)定地校正通用串行總線裝的參考時脈，亦是此一領(lǐng)域的重要課題之一。

發(fā)明內(nèi)容
本發(fā)明的目的一在于提供一種具有時脈校正功能的通用串行總線裝置以及校正通用串行總線裝置的參考時脈的方法，以在不同的傳輸模式下來精確地并穩(wěn)定地校正通用串行總線裝的參考時脈。根據(jù)本發(fā)明一方面提供一種具有時脈校正功能的通用串行總線裝置。通用串行總線裝置包含一第一控制器、一第二控制器、一校正電路、一選取單元以及一嵌入式振蕩器(embedded oscillator, EMOSC)。第一控制器用以依據(jù)一第一參考時脈來產(chǎn)生一第一操作時脈，而第二控制器用以依據(jù)一第二參考時脈來產(chǎn)生一第二操作時脈。校正電路包含有一第一校正單元以及一第二校正單元，其中第一校正單元耦接于該第一控制器，用以依據(jù)該第一操作時脈來產(chǎn)生一第一控制信號；而第二校正單元則耦接于該第二控制器，用以依據(jù)該第二操作時脈來產(chǎn)生一第二控制信號。選取單元耦接于該第一校正單元以及該第二校正單元，用以自該第一控制信號以及該第二控制信號之中選取一目標控制信號。嵌入式振蕩器耦接于該選取單元、該第一控制器以及該第二控制器，用以依據(jù)該目標控制信號來輸出該第一參考時脈至該第一控制器或者輸出該第二參考時脈至該第二控制器。其中，在一第一階段內(nèi)，通過該第一校正單元來執(zhí)行一第一校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第一參考時脈至該第一控制器；在一第二階段內(nèi)，通過該第二校正單元來執(zhí)行一第二校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第二參考時脈至該第二控制器。于一實施例中，在初始階段內(nèi)，執(zhí)行通用串行總線2. 0的初始校正于通用串行總線裝置上，以控制通用串行總線裝置的嵌入式振蕩器輸出符合通用串行總線2. 0規(guī)范、3. 0 規(guī)范的參考時脈。于另一實施例中，在通用串行總線3.0規(guī)范所定義的超高速模式下，執(zhí)行通用串行總線3.0的線上校正于通用串行總線裝置上，以控制嵌入式振蕩器校正一第二參考時脈。于又一實施例中，執(zhí)行一量產(chǎn)校正于該通用串行總線裝置上，以維持通用串行總線裝置的參考時脈在一預(yù)定頻率范圍內(nèi)。于一范例實施例中，在該初始階段內(nèi)，可采用一幀起始(start of frame, S0F)封包來校正通用串行總線裝置的該第一參考時脈。于另一范例實施例中，在在通用串行總線3.0規(guī)范的超高速模式下，可采用一同步時戳(isochronous timestamp, ITP)封包來校正通用串行總線裝置的該第二參考時脈。根據(jù)本發(fā)明另一方面提供一種校正通用串行總線裝置的參考時脈的方法。該方法包含有以下步驟使用一第一控制器以依據(jù)一第一參考時脈來產(chǎn)生一第一操作時脈；使用一第二控制器以依據(jù)一第二參考時脈來產(chǎn)生一第二操作時脈；依據(jù)該第一操作時脈來產(chǎn)生一第一控制信號；依據(jù)該第二操作時脈來產(chǎn)生一第二控制信號；自該第一控制信號以及該第二控制信號之中選取一目標控制信號；使用一嵌入式振蕩器以依據(jù)該目標控制信號來輸出該第一參考時脈至該第一控制器或者輸出該第二參考時脈至該第二控制器；在一第一階段內(nèi)，執(zhí)行一第一校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第一參考時脈至該第一控制器；以及在一第二階段內(nèi)，執(zhí)行一第二校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第二參考時脈至該第二控制器。本發(fā)明的有益技術(shù)效果是由于結(jié)合了 USB 2. 0的初始校正以及USB 3. 0的線上校正，本發(fā)明所設(shè)計的嵌入式振蕩器可應(yīng)用在USB 3. 0傳輸模式下；可采用USB3. 0規(guī)范所定義的周期性封包來實現(xiàn)USB 3. 0的線上校正，以克服因為操作電壓變化及/或操作溫度變化所造成的時脈偏移，從而可避免位錯誤的發(fā)生；在不需要增加額外的模擬電路來補償因為操作電壓變化及/或操作溫度變化所造成的時脈偏移的情況下，可直接將本發(fā)明的嵌入式振蕩器應(yīng)用在USB 3. 0規(guī)范的超高速模式下，從而不但可以大幅降低功耗的需求，還可以減少通用串行總線裝置的校正電路的晶片成本，以在不同的工藝之間通過簡單的置換來完成通用串行總線裝置的校正電路。


圖1為現(xiàn)有的通用串行總線裝置的方塊圖。圖2為本發(fā)明具有時脈校正功能的通用串行總線裝置的第一實施例的方塊圖。圖3為本發(fā)明具有時脈校正功能的通用串行總線裝置的第二實施例的方塊圖。圖4為本發(fā)明校正一通用串行總線裝置的參考時脈的方法的一操作范例的流程圖。圖5為本發(fā)明校正一通用串行總線裝置的參考時脈的方法的另一操作范例的流程圖。圖6為說明USB 2. 0的初始校正以及USB 3. 0的線上校正的詳細步驟的流程圖。
具體實施例方式在說明書及后續(xù)的權(quán)利要求書當(dāng)中使用了某些詞匯來指稱特定的元件。所屬領(lǐng)域中具有通常知識者應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同樣的元件。本說明書及后續(xù)的權(quán)利要求書并不以名稱的差異來作為區(qū)分元件的方式，而是以元件在功能上的差異來作為區(qū)分的準則。在通篇說明書及后續(xù)的權(quán)利要求當(dāng)中所提及的“包含”是一開放式的用語，故應(yīng)解釋成“包含但不限定于”。另外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或通過其它裝置或連接手段間接地電氣連接至該第二裝置。請參考圖1，圖1為現(xiàn)有的通用串行總線裝置100的方塊圖。如圖1所示，通用串行總線裝置100包含有一校正電路110、一嵌入式振蕩器(embedded oscillator, EMOSC) 120 以及一 USB2. 0控制器130。校正電路110耦接于嵌入式振蕩器120以及USB2. 0控制器 130，用以依據(jù)一操作時脈USB_CLK來產(chǎn)生一控制信號CAL_CTRL。而嵌入式振蕩器120耦接于校正電路110以及USB2.0控制器130之間，用以依據(jù)控制信號CAL_CTRL來校正一參考時脈U2_REF_CLK并將其輸出至通用串行總線裝置100的USB2. 0控制器130。之后， USB2. 0控制器130會依據(jù)參考時脈U2_REF_CLK來產(chǎn)生操作時脈USB_CLK。請注意，傳統(tǒng)的嵌入式振蕩器120只能應(yīng)用在USB2. 0的傳輸模式下，像是高速模式(high-speed mode，具有480Mbits/s的傳輸速率)或者全速模式(full-speed mode，具有12Mbits/s的傳輸速率)，這是因為USB2. 0所規(guī)范的高速模式或全速模式等傳輸模式具有較大的時脈偏移容忍度(clock drift tolerance)。此外，如下列的表格Table 1_1所示，當(dāng)通用串行總線裝置100操作在USB2. 0規(guī)范的高速模式下時，只有在11. 7MHZ-12. 3MHz的頻率范圍內(nèi)才能夠正確地被識別，因此，當(dāng)操作在USB2.0規(guī)范的高速模式下時，在11.7MHZ-12. 3MHz的頻率范圍內(nèi)可利用校正電路 110來輕易地校正嵌入式振蕩器120的參考時脈U2_REF_CLK。
權(quán)利要求
1.一種具有時脈校正功能的通用串行總線裝置，其特征在于包含有 一第一控制器，用以依據(jù)一第一參考時脈來產(chǎn)生一第一操作時脈； 一第二控制器，用以依據(jù)一第二參考時脈來產(chǎn)生一第二操作時脈； 一校正電路，包含有一第一校正單元，耦接于該第一控制器，用以依據(jù)該第一操作時脈來產(chǎn)生一第一控制信號；以及一第二校正單元，耦接于該第二控制器，用以依據(jù)該第二操作時脈來產(chǎn)生一第二控制信號；一選取單元，耦接于該第一校正單元以及該第二校正單元，用以自該第一控制信號以及該第二控制信號之中選取一目標控制信號；以及一嵌入式振蕩器，耦接于該選取單元、該第一控制器以及該第二控制器，用以依據(jù)該目標控制信號來輸出該第一參考時脈至該第一控制器或者輸出該第二參考時脈至該第二控制器；其中，在一第一階段內(nèi)，通過該第一校正單元來執(zhí)行一第一校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第一參考時脈至該第一控制器；以及其中，在一第二階段內(nèi)，通過該第二校正單元來執(zhí)行一第二校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第二參考時脈至該第二控制器。
2.根據(jù)權(quán)利要求1所述的通用串行總線裝置，其特征在于，該第一控制器是一通用串行總線2. 0控制器，而該第二控制器是一通用串行總線3. 0控制器；以及當(dāng)該通用串行總線裝置操作在通用串行總線2. 0模式下時，會采用該第一操作時脈，而當(dāng)該通用串行總線裝置操作在通用串行總線3. 0模式下時，會采用該第二操作時脈。
3.根據(jù)權(quán)利要求1所述的通用串行總線裝置，其特征在于，該第一階段是一初始階段， 而該第一校正是一通用串行總線2. 0初始校正；以及該第二階段是一線上階段，而該第二校正是一通用串行總線3. 0線上校正。
4.根據(jù)權(quán)利要求1所述的通用串行總線裝置，其特征在于，在該第一階段內(nèi)，通過該第一控制器以自一通用串行總線主機傳送一周期性封包至該第一校正單元來校正該第一參考時脈。
5.根據(jù)權(quán)利要求4所述的通用串行總線裝置，其特征在于，該周期性封包是一幀起始封包。
6.根據(jù)權(quán)利要求1所述的通用串行總線裝置，其特征在于，在該第二階段內(nèi)，通過該第二控制器以自一通用串行總線主機傳送一周期性封包至該第二校正單元來校正該第二參考時脈。
7.根據(jù)權(quán)利要求6所述的通用串行總線裝置，其特征在于，該周期性封包是一同步時戳封包。
8.根據(jù)權(quán)利要求1所述的通用串行總線裝置，其特征在于，該校正電路另包含 一第三校正單元，耦接于該選取單元，用以產(chǎn)生一第三控制信號；其中，該選取單元另用以自該第一控制信號、該第二控制信號及該第三控制信號之中選取該目標控制信號；以及其中，在一第三階段內(nèi)，通過該第三校正單元來執(zhí)行一第三校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第一參考時脈至該第一控制器、并維持該第一參考時脈在一預(yù)定頻率范圍內(nèi)。
9.根據(jù)權(quán)利要求8所述的通用串行總線裝置，其特征在于，該第三階段是一量產(chǎn)階段， 而該第三校正是一量產(chǎn)校正。
10.根據(jù)權(quán)利要求1所述的通用串行總線裝置，其特征在于，該選取單元是一多路復(fù)用
11.一種校正一通用串行總線裝置的參考時脈的方法，其特征在于包含有 使用一第一控制器以依據(jù)一第一參考時脈來產(chǎn)生一第一操作時脈；使用一第二控制器以依據(jù)一第二參考時脈來產(chǎn)生一第二操作時脈； 依據(jù)該第一操作時脈來產(chǎn)生一第一控制信號； 依據(jù)該第二操作時脈來產(chǎn)生一第二控制信號； 自該第一控制信號以及該第二控制信號之中選取一目標控制信號； 使用一嵌入式振蕩器以依據(jù)該目標控制信號來輸出該第一參考時脈至該第一控制器或者輸出該第二參考時脈至該第二控制器；在一第一階段內(nèi)，執(zhí)行一第一校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第一參考時脈至該第一控制器；以及在一第二階段內(nèi)，執(zhí)行一第二校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第二參考時脈至該第二控制器。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，該第一控制器是一通用串行總線2.0控制器，而該第二控制器是一通用串行總線3. 0控制器；以及當(dāng)該通用串行總線裝置操作在通用串行總線2. 0模式下時，會采用該第一操作時脈，而當(dāng)該通用串行總線裝置操作在通用串行總線3.0模式下時，會采用該第二操作時脈。
13.根據(jù)權(quán)利要求11所述的方法，其特征在于，該第一階段是一初始階段，而該第一校正是一通用串行總線2. 0初始校正；以及該第二階段是一線上階段，而該第二校正是一通用串行總線3.0線上校正。
14.根據(jù)權(quán)利要求11所述的方法，其特征在于另包含有 在該第一階段內(nèi)，利用一周期性封包來校正該第一參考時脈；其中，該周期性封包是由一通用串行總線主機傳送至該第一校正單元。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，該周期性封包是一幀起始封包。
16.根據(jù)權(quán)利要求11所述的方法，其特征在于另包含有 在該第二階段內(nèi)，利用一周期性封包來校正該第二參考時脈；其中，該周期性封包是由一通用串行總線主機傳送至該第二校正單元。
17.根據(jù)權(quán)利要求16所述的方法，其特征在于，該周期性封包是一同步時戳封包。
18.根據(jù)權(quán)利要求11所述的方法，其特征在于另包含有 產(chǎn)生一第三控制信號；自該第一控制信號、該第二控制信號及該第三控制信號之中選取該目標控制信號；以及在一第三階段內(nèi)，執(zhí)行一第三校正于該通用串行總線裝置上，以控制該嵌入式振蕩器輸出該第一參考時脈至該第一控制器、并維持該第一參考時脈在一預(yù)定頻率范圍內(nèi)。
19.根據(jù)權(quán)利要求18所述的方法，其特征在于，該第三階段是一量產(chǎn)階段，而該第三校正是一量產(chǎn)校正。
全文摘要
本發(fā)明提供一種具有時脈校正功能的通用串行總線裝置及校正其參考時脈的方法。在初始階段內(nèi)，執(zhí)行通用串行總線2.0的初始校正于通用串行總線裝置上，以控制通用串行總線裝置的一嵌入式振蕩器輸出符合通用串行總線2.0規(guī)范、3.0規(guī)范的第一參考時脈。之后，在通用串行總線3.0規(guī)范所定義的超高速模式下，執(zhí)行通用串行總線3，0的線上校正于通用串行總線裝置上，以控制嵌入式振蕩器校正一第二參考時脈。
文檔編號G06F13/40GK102446152SQ201110071679
公開日2012年5月9日 申請日期2011年3月17日 優(yōu)先權(quán)日2010年10月4日
發(fā)明者楊逸樂, 羅宇誠, 陳俊良 申請人:智微科技股份有限公司