專利名稱：應(yīng)用于mosfet電學(xué)仿真的bsim4應(yīng)力模型的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路領(lǐng)域，尤其涉及一種應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型。
背景技術(shù)：
隨著半導(dǎo)體器件特征尺寸日益減小并進(jìn)入納米級(jí)別，版圖面積不斷縮小，對(duì)器件 引入了應(yīng)力并影響其電學(xué)性能，使MOSFET的閾值電壓發(fā)生漂移，載流子的遷移率發(fā)生變 化，進(jìn)而改變了器件的輸出特性。對(duì)集成電路設(shè)計(jì)領(lǐng)域中的設(shè)計(jì)者而言，在設(shè)計(jì)時(shí)就考慮應(yīng) 力對(duì)電路性能的影響已經(jīng)非常必要。因此，一種具有精確應(yīng)力模型參數(shù)的SPICE模型能夠 像普通SPICE模型為集成電路設(shè)計(jì)工程師預(yù)測(cè)器件電學(xué)特性一樣預(yù)測(cè)不同應(yīng)力條件下的 器件電學(xué)特性。通過(guò)將應(yīng)力參數(shù)以子電路的形式引入到BSIM4 SPICE模型平臺(tái)，建立的應(yīng) 力模型，可以對(duì)設(shè)計(jì)好的電路進(jìn)行應(yīng)力分析和仿真，從而減少芯片面積并降低成本。BSIM4模型是目前業(yè)界對(duì)22nm — 130nm標(biāo)準(zhǔn)工藝MOSFET進(jìn)行建模時(shí)應(yīng)用最廣泛的 模型。BSIM4模型較為成熟而復(fù)雜度非常高，需要較大篇幅進(jìn)行描述，具體請(qǐng)參看BSIM4模 型手冊(cè)(BSIM4 Manual)。BSIM4 SPICE模型提供了綜合通用應(yīng)力模型模塊，我們?cè)谠心?型的基礎(chǔ)上建立完善的版圖相關(guān)應(yīng)力模型完全符合目前業(yè)界最近廣泛提倡的DFR (Design For Reliability)理念，考慮了更多版圖相關(guān)的應(yīng)力因素，對(duì)于整個(gè)芯片的設(shè)計(jì)來(lái)說(shuō)，無(wú)疑 具有重大的意義。無(wú)論對(duì)于提高集成電路產(chǎn)品的可靠性進(jìn)而提升成品率亦或是降低整個(gè)芯 片設(shè)計(jì)的風(fēng)險(xiǎn)與成本而言都意義重大。在納米級(jí)的電路中，應(yīng)力技術(shù)已成為提高CMOS性能不可缺少的一部分。從工藝 角度來(lái)講，人為地引入應(yīng)力，如采用 STI(Shallow Trench Isolation)、embedded SiGe, DSL (Dual Stress Liner)和 SMT (Stress Memorization Technique)等工藝技術(shù)，提高器件 性能。但同時(shí)還存在一些無(wú)意的應(yīng)力，它們大多和版圖的布局相關(guān)，而版圖相關(guān)的應(yīng)力來(lái)源 主要是LPE (Layout proximity Effect)效應(yīng)。對(duì)于現(xiàn)今納米級(jí)節(jié)點(diǎn)的電路來(lái)說(shuō)，版圖相關(guān) 參數(shù)對(duì)MOSFET電性能的影響不可忽視，隨著電路尺寸的不斷縮小，這些參數(shù)對(duì)于MOSFET的 性能，諸如MOSFET的閾值電壓和載流子的遷移率都產(chǎn)生了不小的影響，因此需要提供準(zhǔn)確 的模型來(lái)模擬版圖相關(guān)的應(yīng)力效應(yīng)。

發(fā)明內(nèi)容
本發(fā)明所解決的技術(shù)問(wèn)題在于提供一種22nm — 130nm標(biāo)準(zhǔn)工藝MOSFET的BSIM4 應(yīng)力模型，其具有清晰的物理意義及高度的準(zhǔn)確性，能夠?qū)σ欢☉?yīng)力條件下不同版圖特征 的MOSFET電學(xué)特性進(jìn)行模擬。本發(fā)明提供一種應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，在標(biāo) 準(zhǔn)BSIM4模型的基礎(chǔ)上，引入了產(chǎn)生應(yīng)力的版圖參量作為實(shí)體參數(shù)，所述版圖參量的值為 設(shè)計(jì)的版圖尺寸，包括相鄰PC的間距、dummy PC個(gè)數(shù)、STI與PC間距、Nwell與PC間距、 Nwell與OD邊界間距；增加了版圖參數(shù)和影響系數(shù)，所述版圖參數(shù)為表示各版圖參量有效值的擬合參數(shù)，所述影響系數(shù)為表示各版圖參量對(duì)BSIM4模型基本參數(shù)VthO和μ 0影響程 度的擬合參數(shù)；以及提供根據(jù)所述版圖參量確定晶體管飽和閾值電壓Vtsat和飽和漏極電流 Idsat的變化特性的方法在所述標(biāo)準(zhǔn)BSIM4模型的基礎(chǔ)上考慮所述版圖參量對(duì)零襯偏下長(zhǎng) 溝道器件閾值電壓VthO和低電場(chǎng)下遷移率μ 0的影響；重新定義所述零襯偏下長(zhǎng)溝道器件 閾值電壓VthO和所述低電場(chǎng)下遷移率μ 0。其中，所述實(shí)體參數(shù)是引入應(yīng)力的版圖參量，包括相鄰PC的間距pc，dummy PC的 個(gè)數(shù) pedum, STI 與 PC 的間距 sa、sb，Nwell 與 PC 的間距 nwpcl、nwpc2，Nwell 與 OD 邊界的 間距nrxl、nrx2 ；所述間距為版圖上的間距；所述個(gè)數(shù)為版圖上的個(gè)數(shù)。其中，所述版圖參數(shù)包括相鄰PC的有效間距pceff，dummy PC的有效個(gè)數(shù)dum_ eff, STI 與 PC 的有效間距 saeff、sbeff，Nwell 與 PC 的有效間距 nwpcleff、nwpc2eff，Nwell 與OD邊界的有效間距nrxleff、nrx2eff。其中，所述影響系數(shù)包括表征相鄰PC的間距pc及dummy PC個(gè)數(shù)pedum對(duì)所述 VthO 禾口 μ 0 景i響程度的參數(shù) lkvthO_pc、wkvthO_pc、pkvthO_pc、KvthO_pc、Iku0_pc、wku0_ pc、pku0_pc、和Ku0_pc ；表征STI與PC間距sa、sb對(duì)所述VthO和μ 0影響程度的參數(shù) Kvth0_sti、Ku0_sti ；表征Nwell與PC間距nwpcl、nwpc2對(duì)所述VthO和μ 0影響程度的 參數(shù)KvthO_nwpc、Ku0_nwpc ；表征Nwell與OD邊界的間距nrxl、nrx2對(duì)所述VthO和μ 0 影響程度的參數(shù)Kvth0_nrx、Ku0_nrx。其中，所述確定Vtsat和Idsat變化特性的方法中還包括由所述實(shí)體參數(shù)、所述版 圖參數(shù)和所述影響系數(shù)的倒數(shù)、冪函數(shù)運(yùn)算而產(chǎn)生的第一中間變量Kstress_vth0_pc、 Kstress—uO—pc、invpc、invsa、invsb、invnwpcl、invnwpc2、invnrxl、invnrx2、invpeeff、 invsaeff λ invsbeff、invnwpcleff、invnwpc2eff、invnrxleff、invnrx2eff,參與到 VthO 禾口 μ O的表達(dá)。其中，相鄰PC的版圖間距pC，dummy PC的版圖上的個(gè)數(shù)pedum，STI與PC的版圖 間距sa、sb，Nwell與PC的版圖間距nwpcl、nwpc2，Nwell與OD邊界的版圖間距nrxl、nrx2 參與以下運(yùn)算，獲得所述第一中間變量 invpc、invsa、invsb、invnwpcl、invnwpc2、invnrxl、 invnrx2
權(quán)利要求
1.一種應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，在標(biāo)準(zhǔn)BSIM4模型的 基礎(chǔ)上，引入了產(chǎn)生應(yīng)力的版圖參量作為實(shí)體參數(shù)，所述版圖參量的值為設(shè)計(jì)的版圖尺寸， 包括相鄰PC的間距、dummy PC個(gè)數(shù)、STI與PC間距、Nwell與PC間距、Nwell與OD邊界間 距；增加了版圖參數(shù)和影響系數(shù)，所述版圖參數(shù)為表示各版圖參量有效值的擬合參數(shù)，所述 影響系數(shù)為表示各版圖參量對(duì)BSIM4模型基本參數(shù)VthO和μ 0影響程度的擬合參數(shù)；以及 提供根據(jù)所述版圖參量確定晶體管飽和閾值電壓Vtsat和飽和漏極電流Idsat的變化特性的 方法在所述標(biāo)準(zhǔn)BSIM4模型的基礎(chǔ)上考慮所述版圖參量對(duì)零襯偏下長(zhǎng)溝道器件閾值電 壓VthO和低電場(chǎng)下遷移率μ 0的影響；重新定義所述零襯偏下長(zhǎng)溝道器件閾值電壓VthO 和e所述低電場(chǎng)下遷移率μ 0。
2.如權(quán)利要求1所述應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，所述實(shí) 體參數(shù)是引入應(yīng)力的版圖參量，包括相鄰PC的間距pc，dummy PC的個(gè)數(shù)pedum，STI與PC 的間距sa、sb, Nwell與PC的間距nwpcl、nwpc2，Nwell與OD邊界的間距nrxl、nrx2 ；所述 間距為版圖上的間距；所述個(gè)數(shù)為版圖上的個(gè)數(shù)。
3.如權(quán)利要求2所述應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，所述的 版圖參數(shù)包括相鄰PC的有效間距pceff，dummy PC的有效個(gè)數(shù)dum_eff，STI與PC的有 效間距 saeff、sbeff, Nwell 與 PC 的有效間距 nwpcleff、nwpc2eff, Nwell 與 OD 邊界的有 效間距 nrxleff、nrx2eff。
4.如權(quán)利要求2所述應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，所述影 響系數(shù)包括表征相鄰PC的間距pc及dummy PC個(gè)數(shù)pedum對(duì)所述VthO和μ 0影響程度 的參數(shù) lkvth0_pc、wkvth0_pc> pkvth0_pc、Kvth0_pc、lku0_pc、wku0_pc、pku0_pc、和 Ku0_ pc ；表征STI與PC間距sa、sb對(duì)所述VthO和μ 0影響程度的參數(shù)Kvth0_sti、Ku0_sti ； 表征Nwell與PC間距nwpcl、nwpc2對(duì)所述VthO和μ 0影響程度的參數(shù)KvthO_nwpc、KuO_ nwpc ；表征Nwell與OD邊界的間距nrxl、nrx2對(duì)所述VthO和μ 0影響程度的參數(shù)Kvth0_ nrx、Ku0_nrxo
5.如權(quán)利要求4所述應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，所述 確定Vtsat和Idsat變化特性的方法中還包括由所述實(shí)體參數(shù)、所述版圖參數(shù)和所述影響系數(shù) 的倒數(shù)、冪函數(shù)等運(yùn)算而產(chǎn)生的第一中間變量Kstress_vthO_pc、Kstress_uO_pc、invpc、 invsa、 invsb、 invnwpcl、 invnwpc2> invnrxl> invnrx2> invpeeff> invsaeff> invsbeff> invnwpcleff> invnwpc2eff> invnrxleff> invnrx2eff,參與至Ij VthO 禾口 μ 0 的表達(dá)。
6.如權(quán)利要求5所述應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，相鄰 PC的間距pc, dummy PC的個(gè)數(shù)pedum, STI與PC的間距sa、sb，Nwell與PC的間距nwpcU nwpc2, Nwell與OD邊界的間距nrxl、nrx2參與以下運(yùn)算，獲得所述第一中間變量invpc、 invsa、invsb、invnwpcl> invnwpc2> invnrxl、invnrx2
7.如權(quán)利要求5所述應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，相鄰 PC的有效間距pceff，dummy PC的有效個(gè)數(shù)dum_eff，STI與PC的有效間距saeff、sbeff， Nwell 與 PC 的有效間距 nwpcleff、nwpc2eff，Nwell 與 OD邊界的有效間距 nrxleff、nrx&ff 參與以下運(yùn)算，獲得所述第一中間變量invpceff、invsaeff、invsbeff、invnwpcleff、 invnwpc2eff>invnrxleff>invnrx2eff
8.如權(quán)利要求5所述應(yīng)用于MOSraT電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，所述第-中間變量Kstress—vthO—pc、Kstress—u0—pc由以下公式?jīng)Q定
9.如權(quán)利要求5所述應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，通過(guò)第 二中間變量dVth0_s、rh0_u0eff對(duì)所述零襯偏下長(zhǎng)溝道器件閾值電壓VthO、零偏電場(chǎng)下遷 移率μ 0做出修正；所述dVthO_s是受應(yīng)力影響長(zhǎng)溝道器件閾值電壓的變化量；所述rh0_ uOeff是低電場(chǎng)下遷移率的變化率；所述中間變量dVth0_s、rh0_u0eff與VthO和μ 0的關(guān) 系為
10.如權(quán)利要求6所述應(yīng)用于MOSraT電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，所述 第二中間變量dVthO—s、rh0—uOeff由以下公式?jīng)Q定
11.根據(jù)權(quán)利要求1所述應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，其特征在于，所 述的MOSFET是包括22nm — 130nm標(biāo)準(zhǔn)工藝的M0SFET。
全文摘要
本發(fā)明提供一種應(yīng)用于MOSFET電學(xué)仿真的BSIM4應(yīng)力模型，在標(biāo)準(zhǔn)BSIM4模型的基礎(chǔ)上，引入了產(chǎn)生應(yīng)力的版圖參量作為實(shí)體參數(shù)，所述版圖參量的值為設(shè)計(jì)的版圖尺寸，包括相鄰PC的間距、dummyPC個(gè)數(shù)、STI與PC間距、Nwell與PC間距、Nwell與OD邊界間距；增加了版圖參數(shù)和影響系數(shù)，所述版圖參數(shù)為表示各版圖參量有效值的擬合參數(shù)，所述影響系數(shù)為表示各版圖參量對(duì)BSIM4模型基本參數(shù)Vth0和μ0影響程度的擬合參數(shù)；以及提供根據(jù)所述版圖參量確定晶體管飽和閾值電壓Vtsat和飽和漏極電流Idsat的變化特性的方法在所述標(biāo)準(zhǔn)BSIM4模型的基礎(chǔ)上考慮所述版圖參量對(duì)零襯偏下長(zhǎng)溝道器件閾值電壓Vth0和低電場(chǎng)下遷移率μ0的影響；重新定義所述零襯偏下長(zhǎng)溝道器件閾值電壓Vth0和所述低電場(chǎng)下遷移率μ0。
文檔編號(hào)G06F17/50GK102142057SQ201110114088
公開日2011年8月3日 申請(qǐng)日期2011年5月4日 優(yōu)先權(quán)日2011年5月4日
發(fā)明者任錚, 唐逸, 彭興偉, 李曦, 汪明娟, 石艷玲, 胡少堅(jiān), 陳壽面 申請(qǐng)人:上海集成電路研發(fā)中心有限公司, 華東師范大學(xué)