專利名稱：基于fpga的通用波束形成裝置的制作方法
技術領域：
本發(fā)明涉及陣列信號處理技術，特別涉及多種波束形成技術在FPGA中高效實現(xiàn)的一種通用結構。
背景技術：
波束形成作為陣列信號處理領域的一個重要分支，它的應用涉及雷達、聲納、通信、地震勘探、射電天文以及醫(yī)學診斷等多種國民經(jīng)濟和軍事應用領域。波束形成的含義是指在特定的方向上形成主波束用來產生有用的期望信號，它是一個空域濾波的處理系統(tǒng)。 系統(tǒng)接收到的空域信號通常會受到噪聲或干擾源的污染，如果干擾信號和期望信號處在相同的頻帶，僅用時域濾波器是無法將信號和干擾區(qū)分開的，不過，期望信號和干擾信號通常是來自不同方位的波束，所以可以用空域濾波器進行區(qū)分。早期的波束形成主要是相對于窄帶信號而言的，但隨著陣列信號處理應用的范圍越來越廣，遇到了許多寬帶信號處理問題，如通信信號、地震信號、語音信號以及聲納信號等，另外，雷達為了獲得距離分辨力和激勵出目標的其他的特征也要求發(fā)射寬帶信號。同時，多波束形成在實際應用中也具有重要價值，通過多波束形成可以形成多個主瓣方向，接收不同方向的信號，也可以檢測出較大能量信號的入射方向。波束形成裝置通常使用通用處理器或數(shù)字信號處理器(DSP)來實現(xiàn)。自從DSP芯片問世以來，因為其高性能低價格的優(yōu)勢，所以在信號處理領域中的應用非常廣泛。DSP適于實現(xiàn)算法中結構復雜的部分，如求逆矩陣。DSP芯片運算速度較快、尋址方式靈活、通信機制強。但是，在寬帶情況下，對速度要求極高，DSP無法滿足如此高速的信號處理要求。用 FPGA(現(xiàn)場可編程門陣列)來實現(xiàn)高速數(shù)字信號處理也是近年來的一個趨勢。首先，F(xiàn)PGA 的內部結構使其能進行并行操作和流水線處理，尤其在進行多相濾波、FFT(快速傅立葉變換)等乘、加重復性運算時，該特點使“高速”成為可能，相比DSP，F(xiàn)PGA更適用于實現(xiàn)算法中計算量大、實時性要求高的部分，最新推出的FPGA中還集成了大量面向計算密集應用的 DSP、塊狀RAM(隨機存儲器)硬核以及用于高速串行通信的RocketIO GTP收發(fā)器單元。目前在FPGA中實現(xiàn)波束形成算法這個領域還處于起步階段。有一些成果是對波束形成算法在FPGA中實現(xiàn)的探索性研究，但是都是單獨對應窄帶波束形成、寬帶波束形成、多波束形成中的一種?，F(xiàn)有技術的波束形成器基本結構，一般包括數(shù)據(jù)預處理單元、權系數(shù)向量生成單元、加權求和單元、數(shù)據(jù)結果處理單元以及控制單元等部分?？刂茊卧鶕?jù)特定的波束形成模式生成輸入數(shù)據(jù)向量與權系數(shù)向量，經(jīng)過加權求和單元進行加權求和后通過數(shù)據(jù)結果處理單元輸出波束形成數(shù)據(jù)，用于產生特定波束形狀。這種只能產生某種特定波束形成數(shù)據(jù)的+波束形成裝置，不能適應需要多種波束形成數(shù)據(jù)的應用場合。如何構造一個通用結構，在最小資源和功耗的條件下，使之能夠同時滿足窄帶波束形成、寬帶波束形成、多波束形成的要求，且能被靈活配置和控制，還沒有一個實際的解決方案
發(fā)明內容
本發(fā)明所要解決的技術問題，就是針對現(xiàn)有技術波束形成裝置只能進行單一形狀的波束形成，通用性不強的缺點，提供一種基于FPGA的通用波束形成裝置。本發(fā)明解決所述技術問題，采用的技術方案是，基于FPGA的通用波束形成裝置， 包括數(shù)據(jù)預處理單元、權系數(shù)向量生成單元、加權求和單元、數(shù)據(jù)結果處理單元和控制單元；所述數(shù)據(jù)預處理單元，用于對M路輸入數(shù)據(jù)向量進行預處理，其輸出數(shù)據(jù)連接到加權求和單元；所述權系數(shù)向量生成單元，用于存儲波束形成的權系數(shù)向量，在一個時鐘周期內， 輸出M個權系數(shù)，構成一組系數(shù)向量，并依次輸出到加權求和單元；所述加權求和單元，包括乘法器、加法器；用于完成M路輸入數(shù)據(jù)向量與M個權系數(shù)的加權運算，若M路輸入數(shù)據(jù)向量為Xl，x2, ... , xM，M個權系數(shù)向量為Wl，w2, ... , %，輸
M
出為y，則γζΣ^ ；其輸出數(shù)據(jù)連接數(shù)據(jù)結果處理單元；
i=l所述數(shù)據(jù)結果處理單元，用于對加權求和單元輸出的數(shù)據(jù)進行處理，輸出波束形成數(shù)據(jù)；所述控制單元，用于完成輸入數(shù)據(jù)向量與權系數(shù)向量的同步生成、其它單元的控制、波束形成模式的參數(shù)設置；其特征在于所述數(shù)據(jù)預處理單元包括由緩存器和運算器串聯(lián)構成的M路數(shù)據(jù)處理通道，所述緩存器和運算器是否接入通道由控制單元根據(jù)設置的波束形成模式的參數(shù)進行控制；所述數(shù)據(jù)結果處理單元包括由緩存器和反運算器構成的數(shù)據(jù)處理通道，所述緩存器和反運算器是否接入通道由控制單元根據(jù)設置的波束形成模式的參數(shù)進行控制；所述控制單元通過多路選擇器控制緩存器、運算器和反運算器是否接入；M為陣列中陣元數(shù)量。所述緩存器緩存深度可以根據(jù)不同波束形成模式動態(tài)設置。所述權系數(shù)向量生成單元分組存儲波束形成的權系數(shù)向量，其存儲深度可以根據(jù)不同波束形成模式動態(tài)設置。所述緩存器為FIFO緩存器。運算器為DFT運算器，所述反運算器為IDFT運算器。本發(fā)明的有益效果是，利用一個通用結構產生各種波束形成數(shù)據(jù)，控制靈活，提高了系統(tǒng)的信號處理能力，有利于系統(tǒng)的功能擴展和升級。同時，使用通用波束形成結構可以縮短開發(fā)周期，節(jié)約成本。


圖1為本發(fā)明結構框圖；圖2為數(shù)據(jù)預處理單元和數(shù)據(jù)結果處理單元內部結構示意圖；圖3為實施例1窄帶模式下的波束形成器原理圖；圖4為實施例2寬帶模式下的波束形成器原理圖；圖5為實施例3多波束模式下的波束形成器原理圖。
具體實施例方式下面結合附圖及實施例，詳細描述本發(fā)明的技術方案。本發(fā)明的基于FPGA的通用波束形成裝置結構如圖1所示，包括數(shù)據(jù)預處理單元 1、加權求和單元2、權系數(shù)向量生成單元3、數(shù)據(jù)結果處理單元4、控制單元5及多路選擇器 10。圖2示出了數(shù)據(jù)預處理單元和數(shù)據(jù)結構處理單元的結構示意圖，圖中緩存器11采用 FIFO緩存器，也稱為先進先出緩存器，簡記為FIFO ；運算器12采用FFT運算器，即快速傅立葉變換運算器，可以進行離散傅立葉變換(DFT)，簡記為DFT ；反運算器42采用相應的反離散傅立葉變換運算器，進行反離散傅立葉變換，簡記為IDFT。圖2中各功能單元功能描述如下數(shù)據(jù)預處理單元1包括FIFO緩存器11、DFT運算器12、多路選擇器10，通過對多路選擇器10的控制，可以根據(jù)需要將輸入數(shù)據(jù)緩存、分塊，或作DFT處理，輸出數(shù)據(jù)供下級加權求和單元使用。權系數(shù)向量生成單元3，用于存儲波束形成的權系數(shù)向量，在一個時鐘周期內，輸出適應某種主波束指向的M個特定權系數(shù)，構成一組權系數(shù)向量，分組存儲并依次輸出到加權求和單元。M為陣列中陣元數(shù)量，下同。加權求和單元2包括乘法器、加法器，該單元完成各輸入數(shù)據(jù)向量與各支路權系數(shù)向量的加權運算。若輸入數(shù)據(jù)向量為X1, X2,..., XM，輸入系數(shù)向量為W1, 2，. . .，％，輸出
M
為y，則計算公式為^y = Zn。
i=l數(shù)據(jù)結果處理單元4包括FIFO緩存器11、IDFT反運算器42、多路選擇器10，通過對多路選擇器10的控制，可以根據(jù)需要將輸入數(shù)據(jù)緩存、分塊，或作IDFT處理。控制模塊5(圖2中未示出)，完成數(shù)據(jù)向量與權系數(shù)向量的同步生成、多路選擇器 10的控制、各種波束形成模式的參數(shù)設置。實施例1本例用基于FPGA的通用波束形成裝置構成窄帶波束形成器。窄帶波束形成的基本原理是:M個陣元接收的信號作為M階空域濾波器的輸入，濾波器權向量可表示為W= [W1 W2 L wM]τ，角度為q的平面波s (η)入射到陣列上，不考慮接收機噪聲的影響，此時陣列接收信號為x(n) =a(q)S(n)，其中a(q)為任意陣列流型。則濾波器的輸出為y(n) =wHx(n) =wHa (q) s (η)，通過改變?yōu)V波器的權向量w，可改變輸出信號的幅度或使某些方向的信號通過，而抑制其它方向的信號。在窄帶工作模式下，波束形成器如圖3所示。其中各功能單元功能描述如下數(shù)據(jù)預處理單元1中，控制單元通過多路選擇器10，將FIFO緩存器11、DFT運算器12旁路，信號不經(jīng)過FIFO緩存和DFT處理，直接輸出給加權求和單元2。權系數(shù)向量生成單元3，生成M個特定的權系數(shù)，構成一組權系數(shù)向量。加權求和單元2，包括乘法器、加法器，該單元完成支路數(shù)據(jù)與支路權系數(shù)的加權運算。若輸入數(shù)據(jù)向量為Xl，X2,...，XM，輸入權系數(shù)向量為Wl，《2，...，％，輸出為y，則計算公式為
權利要求
1.基于FPGA的通用波束形成裝置，包括數(shù)據(jù)預處理單元、權系數(shù)向量生成單元、加權求和單元、數(shù)據(jù)結果處理單元和控制單元；所述數(shù)據(jù)預處理單元，用于對M路輸入數(shù)據(jù)向量進行預處理，其輸出數(shù)據(jù)連接到加權求和單元；所述權系數(shù)向量生成單元，用于存儲波束形成的權系數(shù)向量，在一個時鐘周期內，輸出 M個權系數(shù)，構成一組系數(shù)向量，并依次輸出到加權求和單元；所述加權求和單元，包括乘法器、加法器；用于完成M路輸入數(shù)據(jù)向量與M個權系數(shù)的加權運算，若M路輸入數(shù)據(jù)向量為Xl，x2，...，xM，M個權系數(shù)向量為Wl，w2，...，％，輸出為My，則^ =其輸出數(shù)據(jù)連接數(shù)據(jù)結果處理單元；i=l所述數(shù)據(jù)結果處理單元，用于對加權求和單元輸出的數(shù)據(jù)進行處理，輸出波束形成數(shù)據(jù)；所述控制單元，用于完成輸入數(shù)據(jù)向量與權系數(shù)向量的同步生成、其它單元的控制、波束形成模式的參數(shù)設置； 其特征在于所述數(shù)據(jù)預處理單元包括由緩存器和運算器串聯(lián)構成的M路數(shù)據(jù)處理通道，所述緩存器和運算器是否接入通道由控制單元根據(jù)設置的波束形成模式的參數(shù)進行控制；所述數(shù)據(jù)結果處理單元包括由緩存器和反運算器構成的數(shù)據(jù)處理通道，所述緩存器和反運算器是否接入通道由控制單元根據(jù)設置的波束形成模式的參數(shù)進行控制； 所述控制單元通過多路選擇器控制緩存器、運算器和反運算器是否接入； M為陣列中陣元數(shù)量。
2.根據(jù)權利要求1所述的基于FPGA的通用波束形成裝置，其特征在于所述緩存器緩存深度可以根據(jù)不同波束形成模式動態(tài)設置。
3.根據(jù)權利要求1所述的基于FPGA的通用波束形成裝置，其特征在于所述權系數(shù)向量生成單元分組存儲波束形成的權系數(shù)向量，其存儲深度可以根據(jù)不同波束形成模式動態(tài)設置。
4.根據(jù)權利要求1所述的基于FPGA的通用波束形成裝置，其特征在于所述緩存器為 FIFO緩存器。
5.根據(jù)權利要求1所述的基于FPGA的通用波束形成裝置，其特征在于所述運算器為 DFT運算器，所述反運算器為IDFT運算器。
全文摘要
本發(fā)明涉及陣列信號處理技術。本發(fā)明針對現(xiàn)有技術波束形成裝置只能進行單一形狀的波束形成，通用性不強的缺點，公開了一種基于FPGA的通用波束形成裝置。本發(fā)明的基于FPGA的通用波束形成裝置，包括數(shù)據(jù)預處理單元1、加權求和單元2、權系數(shù)向量生成單元3、數(shù)據(jù)結果處理單元4、控制單元5及多路選擇器10。本發(fā)明通過多路選擇器控制緩存器、運算器和反運算器是否接入，從而控制輸出的波束形成數(shù)據(jù)，能夠實現(xiàn)窄帶波束、寬帶波束和多波束輸出。本發(fā)明利用一個通用結構產生各種波束形成數(shù)據(jù)，控制靈活，提高了系統(tǒng)的信號處理能力，有利于系統(tǒng)的功能擴展和升級。同時，使用通用波束形成結構可以縮短開發(fā)周期，節(jié)約成本。
文檔編號G06F9/46GK102435989SQ20111027748
公開日2012年5月2日 申請日期2011年9月19日 優(yōu)先權日2011年9月19日
發(fā)明者何子述, 安琦, 李會勇, 梁福坤, 王學斌, 王波, 莫啟旭, 謝菊蘭, 賈可新 申請人:東莞市奧萊克電子有限公司, 電子科技大學