專利名稱：模塊化的電子線路板結(jié)構(gòu)的制作方法
模塊化的電子線路板結(jié)構(gòu)1技術(shù)領(lǐng)域
本發(fā)明總體上涉及到電子產(chǎn)品的電路，尤其涉及到各種處理器的開發(fā)板的電路， 具體涉及到DSP開發(fā)板、ARM開發(fā)板、FPGA開發(fā)板和ASIC驗證平臺。背景技術(shù)：

通常電子產(chǎn)品的硬件設(shè)計，是一個復(fù)雜的過程，需要設(shè)計電路原理圖，PCB設(shè)計，元 器件采購，PCB加工，元器件焊接組裝，組裝成完整的電路板后，才能夠進行調(diào)試，測試。過 程中每一個環(huán)節(jié)都是必須的，每一個環(huán)節(jié)都需要專門的技術(shù)人員，而且每一個環(huán)節(jié)都需要 大量的時間才能夠完成，都需要相當?shù)馁M用支出的。通常這一個過程需要很長的時間；還需 要軟件工程師，硬件工程師，采購員，焊接工等多方面的技術(shù)人員，共同協(xié)作才能夠完成。其 中任何一個環(huán)節(jié)出現(xiàn)錯誤，都可能影響電子產(chǎn)品的質(zhì)量，都需要反復(fù)進行這一個過程。
目前，電子產(chǎn)品大多數(shù)是一體式電路板，整個電路，包括主處理器電路，從設(shè)備電 路，以及其它的電路，都在一個電路板上。顯然，一個電路板上集成的元器件越多，電路的設(shè) 計就越復(fù)雜，出現(xiàn)故障的概率越大。
也有部分電子產(chǎn)品，如一些開發(fā)板，將主處理器電路，或者部分從設(shè)備電路，分離 出來。但是分離出來的主處理器電路和從設(shè)備電路，都不具有一致的接口，只有非常有限的 可替換性。
發(fā)明內(nèi)容
本發(fā)明旨在提供一種電子線路板結(jié)構(gòu)，盡可能的兼容各種主處理器接口，和各種 從設(shè)備接口，降低電子產(chǎn)品電路板的設(shè)計難度，提高電路板的重復(fù)利用率。本發(fā)明的電子線 路板結(jié)構(gòu)，在提高開發(fā)板的靈活性，提高開發(fā)板硬件設(shè)計的效率，降低硬件的研發(fā)成本方面 尤其有用，但是也可以用在電子產(chǎn)品的開發(fā)上。如將要描述的，本發(fā)明的電子線路板結(jié)構(gòu)， 具有同樣的主連接器，和同樣的從連接器，利用可編程邏輯器件實現(xiàn)主連接器和從連接器 之間的信號轉(zhuǎn)換。將主處理器芯片和從設(shè)備芯片從整個電路板上分離開來，作為完全獨立 的主處理器電路板、從設(shè)備電路板來實現(xiàn)。將整個電路板模塊化,分解成載板電路模塊,主 處理器電路模塊和各從設(shè)備電路模塊；而且各個電路模塊都是獨立的，同種電路模塊是可 互換的。
如果處理器芯片，各個從設(shè)備接口芯片，以及信號轉(zhuǎn)換電路都在一塊電路板上實 現(xiàn)，作為一個整體同時設(shè)計，那么其中任何一個細小的電路設(shè)計錯誤，就可能會導(dǎo)致整個電 路板都不能夠滿足電子產(chǎn)品的各項技術(shù)指標的要求，就必須要重新設(shè)計，重新加工，重新生 產(chǎn)。最終導(dǎo)致硬件設(shè)計時間增長，工作量加大，相應(yīng)的研發(fā)費用也就增大。
采取分立的模塊實現(xiàn)，電路設(shè)計中的一個錯誤，僅僅會導(dǎo)致一個模塊錯誤，而不會 造成其它的模塊受到影響。
采取分立的模塊實現(xiàn)，各個模塊會更簡單。通常，電路的功能越簡單，電路的復(fù)雜 性就越低，電路板的故障率就越低。即使模塊出現(xiàn)了錯誤，加工一個產(chǎn)品中的單個模塊的電路板的工作量相對加工一個產(chǎn)品的整個電路板的工作量來說，是非常小的。
采取模塊化的設(shè)計方式，大大的降低了硬件電路設(shè)計的復(fù)雜性，提高硬件設(shè)計的效率。
從以下的描述中，將部分敘述本發(fā)明的優(yōu)點，并且閱讀通過以下說明或通過實施 發(fā)明將部分清楚或了解本發(fā)明的優(yōu)點。利用所寫說明及其權(quán)利要求以及附圖所提供的方 法，將實現(xiàn)和獲得本發(fā)明的優(yōu)點。
如這里所廣泛體現(xiàn)和描述的，在本發(fā)明的第一實施例中提供了一種電子線路板的 結(jié)構(gòu)，該結(jié)構(gòu)包含主連接器，從連接器和信號轉(zhuǎn)換電路；以及本發(fā)明的電子線路板結(jié)構(gòu)的載 板，和主處理器電路板，從設(shè)備電路板的接口連接關(guān)系。
在本發(fā)明的第二實施例中提供了載板的結(jié)構(gòu)，主處理器電路板的結(jié)構(gòu)和從設(shè)備電 路板的結(jié)構(gòu)，以及它們組合成一個整體電路板的方式。
應(yīng)該理解，以上的一般描述以及以下的詳細描述都只是舉例和說明性的，不是對 權(quán)力要求所確定的本發(fā)明的限制。
本發(fā)明的電子線路板結(jié)構(gòu)，其中的載板，只關(guān)注主連接器，從連接器，和信號轉(zhuǎn)換 電路的設(shè)計，不涉及到具體的處理器和設(shè)備，具有通用性，完全是模塊化的。一個載板，可以 適用于不同的產(chǎn)品。
本發(fā)明的電子線路板結(jié)構(gòu)，其中的從連接器是統(tǒng)一的，獨立的。從設(shè)備可以任意連 接，提供了硬件的通用性，靈活性。所有的從設(shè)備電路板，只需要設(shè)計從設(shè)備的核心接口芯 片，和從連接器的電路設(shè)計，就可以完成。設(shè)計的工作量非常的小，完全是模塊化的。
本發(fā)明的電子線路板結(jié)構(gòu)，其中的主連接器也是統(tǒng)一的，主處理器可以任意連接。 所有的主處理器電路板，只需要設(shè)計主處理器的核心芯片，和主連接器的電路設(shè)計，就可以 完成。也是完全模塊化的。
所有的載板、主處理器電路板和從設(shè)備電路板，都具有良好的通用性，互換性。對 于不同的電子產(chǎn)品，不需要重復(fù)設(shè)計了。可以節(jié)省大量的重復(fù)性工作。
本發(fā)明的電子線路板結(jié)構(gòu)構(gòu)成的電路系統(tǒng)，具有很多的靈活性。
案例一由本發(fā)明的結(jié)構(gòu)構(gòu)成的圖像處理系統(tǒng)，主處理器電路板是DSP，從設(shè)備電 路板有視頻輸入，視頻輸出。如果將視頻輸入換成AD，視頻輸出換成DA，就構(gòu)成了數(shù)字信號 處理系統(tǒng)了。
案例二 由本發(fā)明的結(jié)構(gòu)構(gòu)成的圖像處理系統(tǒng)，主處理器電路板是DSP，從設(shè)備電 路板有視頻輸入，視頻輸出。如果將主處理器電路板換成ARM處理器，就構(gòu)成了 ARM圖像處 理系統(tǒng)。其余的都不要更換。
案例三由本發(fā)明的結(jié)構(gòu)構(gòu)成的圖像處理系統(tǒng)，主處理器電路板是DSP，從設(shè)備電 路板有視頻輸入，視頻輸出。
如果再增加一路視頻輸入，一路視頻輸出；就構(gòu)成了多通道的圖像處理系統(tǒng)。如果 載板上的從連接器不夠，可以換一個從連接器更多的載板，如從有4個從連接器的載板，換 成有8個從連接器的載板，其它的模塊都是原來的，就輕易的構(gòu)成了一個更大的系統(tǒng)。

附圖有助于對本發(fā)明的進一步理解，其包含在此構(gòu)成說明書的一部分。附圖例示了本發(fā)明的實施例，并與說明書一起用于解釋本發(fā)明的原理。
通過附屬的詳細描述和附圖，本發(fā)明的這些和其它特征將更加顯而易見，其中
圖1示出了本發(fā)明的第一實施例的電子線路板結(jié)構(gòu)示意圖。
圖2示出了本發(fā)明的第一實施例的電子線路板結(jié)構(gòu)中，載板和主處理器電路板， 從設(shè)備電路板間的組合關(guān)系示意圖。
圖3示出了本發(fā)明的第二實施例的載板的電子線路板結(jié)構(gòu)示意圖。
圖4示出了本發(fā)明的第二實施例的載板，主處理器電路板，從設(shè)備電路板組成整 體電路板的不意圖。
圖5示出了本發(fā)明的第二實施例的主處理器電路板結(jié)構(gòu)示意圖。
圖6示出了本發(fā)明的第二實施例的從設(shè)備電路板結(jié)構(gòu)示意圖。
圖7示出了本發(fā)明的第二實施例的主連接器和從連接器的接口信號示意圖。
圖8示出了本發(fā)明的第二實施例的信號轉(zhuǎn)換電路原理圖。
5較佳實施例的詳細描述
圖1示出了本發(fā)明的第一實施例的電子線路板結(jié)構(gòu)示意圖，描述了載板130的結(jié) 構(gòu)。其中131，132，133，134，135，136是主連接器，所有這些主連接器構(gòu)成主連接器組；137， 138，139，140，141，142是獨立的從連接器；143是信號轉(zhuǎn)換電路。
圖2示出了本發(fā)明的第一實施例的電子線路板結(jié)構(gòu)中，載板和主處理器電路板， 從設(shè)備電路板間的組合關(guān)系示意圖。其中130是載板；145是主處理器電路板；152，153， 154，155，156，157是獨立的從設(shè)備電路板。
載板130，主處理器電路板145，從設(shè)備電路板152，153，154，155，156，157都是完 全獨立的電路板。146，147，148，149，150，151是主處理器電路板145上面的主連接器，分別 和載板130上面的主連接器131，132，133，134，135，136相連。
主處理器電路板145就是通過145上的主連接器和載板130上的主連接器連接在 一起，使用的。
從設(shè)備電路板152，153，154，155，156，157分別和載板130上的從連接器137，138， 139，140，141，142 相連。
圖3示出了本發(fā)明的第二實施例的載板的電子線路板結(jié)構(gòu)示意圖，描述了載板30 的結(jié)構(gòu)，以及各個部件的位置。其中31，32，33，34，35，36，37是7個從連接器；54，55，56， 57，58，59是6個主連接器，共同圍成主處理器電路板的位置68 ;38，39，40，41，42，43，44是 為7個從設(shè)備電路板預(yù)留的位置；53是電源電路;45，46，47，48，49，50，51，52，60，61，62， 63，64，65，66，67是載板30上的固定孔，起固定連接主處理器電路板，和各個從設(shè)備電路板 的作用。
7個從連接器31，32，33，34，35，36，37的接口信號是一模一樣的，保證了從設(shè)備接 口的一致性。而且這7個從連接器是完全獨立的，任何一個從連接器都可以獨立連接任意 一個從設(shè)備電路板，保證了使用的靈活性。
6個主連接器54,55,56,57,58,59的接口信號是一模一樣的。便于和從連接器匹 配，也便于和它們連接的主處理器電路板的設(shè)計，以及便于信號轉(zhuǎn)換電路的邏輯設(shè)計。
圖4示出了本發(fā)明的第二實施例的載板，主處理器電路板，從設(shè)備電路板組成整 體電路板的示意圖。其中80是載板；81，82，83，84，85，86是從連接器；88，89，90，91，92，93，94是從設(shè)備電路板;118是主處理器電路板；103是電源；95，96，97，98，99，100，101，102， 110，111，112，113，114，115，116，117 是固定孔。
獨立的從設(shè)備電路板88，89，90，91，92，93，94，分別通過從連接器81，82，83，84， 85，86，87和載板80連接。
主處理器電路板118通過主連接器104，105，106，107，108，109，和載板80連接。
載板80，主處理器電路板118，和7個獨立的從設(shè)備電路板88，89，90，91，92，93，94，組合成一個整體電路板。各個電路板都是可以獨立拆除的。不同類型的主處理器電路板，只要主連接器的接口是一致的，就可以任意更換；不同類型的從設(shè)備電路板，只要從連接器的接口是一致的，就可以任意更換；不同類型的載板，只要主連接器的接口，從連接器的接口都一致，就可以任意更換。
使用本發(fā)明的實施例的載板，主處理器電路板和從設(shè)備電路板，設(shè)計電路，可以象搭積木一樣，任意構(gòu)建多種電路系統(tǒng)。一致的連接器接口，為電子產(chǎn)品的硬件設(shè)計，邏輯設(shè)計，以及應(yīng)用軟件設(shè)計，提供了極大的便利。
圖5示出了本發(fā)明的第二實施例的主處理器電路板結(jié)構(gòu)示意圖，示出了主處理器電路板10的結(jié)構(gòu)。其中11，12，13，14，15，16是主連接器;17，18，19，20，21，22，23，24是固定孔，用于將主處理器電路板10固定在載板上；25是核心處理器，可以是一個或者多個處理器芯片組成。不同的處理器芯片，構(gòu)成不同的主處理器電路板。
圖6示出了本發(fā)明的實施例的從設(shè)備電路板結(jié)構(gòu)示意圖。示出了從設(shè)備電路板3 的結(jié)構(gòu)。其中I是從連接器；2，4是固定孔，用于將從設(shè)備電路板3固定在載板上；5是功能接口器件。不同的功能接口器件，構(gòu)成不同的從設(shè)備電路板。
圖7示出了本發(fā)明的第二實施例的主連接器和從連接器的接口信號示意圖。本發(fā)明的實施例中的所有的主連接器的接口信號和所有的從連接器的接口信號，都是如圖7 — 樣的。
其中第1，2，3，4 腳是 VCC 電源；第 5，6，7，8 是 VCC_M0DE
信號；第 9，10， 11，12，29，30，31，32，49，50，51，52，69，70，71，72，89，90，91，92 腳是地 ’第 93，94，95，96 是 VCC0_M0DE
信號；第 97，98，99，100 是 VCCO 電源;其余是 64 根數(shù)字信號 Ι0_Ρ [O. . 31] 和 Ι0_Ν
。
VCC電源電路板的工作電源，其電壓由VCC_M0DE
控制。
VCCO電源是數(shù)字信號電平標準的電壓，由VCC0_M0DE [O. . 3]控制。
從設(shè)備電路板和主處理器電路板，可以設(shè)置VCC_M0DE
，得到所需要的VCC 電壓；可以設(shè)置VCC0_M0DE
，得到所需要的VCCO電壓。
對于主連接器來說，VCC_M0DE [O. . 3]和VCC0_M0DE [O. . 3]是由主處理器電路板給出的。
對于從連接器來說，VCC_M0DE
和VCC0_M0DE
是由從設(shè)備電路板給出的。
64根數(shù)字信號Ι0_Ρ
和Ι0_Ν
，可以是單端數(shù)字信號，也可以是成對的差分數(shù)字信號。Ι0_ρχ和Ι0_Νχ是一對差分信號，其中X = 0-31中任意一個整數(shù)。最多可以構(gòu)成32對差分數(shù)字信號。
64根數(shù)字信號，基本可以滿足大多數(shù)常規(guī)的接口芯片的需要。如USB，DVI，RS232，RS485, RAM, FLASH 等。
從設(shè)備電路板和主處理器電路板可以任意選擇性使用64根數(shù)字信號的全部或者 部分。
圖8示出了本發(fā)明的第二實施例的信號轉(zhuǎn)換電路原理圖。其中180是一個主連接 器的原理圖，主連接器的接口信號如圖7 ;181是一個信號轉(zhuǎn)換電路的原理圖；182是一個從 連接器的原理圖，從連接器的接口信號如圖7。
181是FPGA實現(xiàn)的信號轉(zhuǎn)換電路，本領(lǐng)域中公知，F(xiàn)PGA具有多種電平標準的接口 能力；FPGA有多個塊，每一個塊都有獨立的VCCO電源，只要選擇相應(yīng)的VCCO電壓，就可以 實現(xiàn)該電平標準下的信號接口。181信號轉(zhuǎn)換電路中的MVCCO和SVCCO電壓是獨立選擇的， MVCCO 由來自 180 的 MVCC0_M0DE [O. · 3]來選擇；SVCCO 由來自 182 的 SVCC0_M0DE [O. · 3]來選擇。
在上述說明中，參考特定的實施例描述了本發(fā)明。然而，本領(lǐng)域的技術(shù)人員應(yīng)了 解，可以做出各種修改和改變而沒有背離在所附權(quán)利要求中所闡述的本發(fā)明的范圍。因此， 說明書和附圖是解釋性的而不是限制性的，并且旨在在本發(fā)明的范圍內(nèi)包括所有的這樣的 修改。
根據(jù)特定的實施例，在上面描述了有益效果、其它優(yōu)點、以及問題的解決方案。然 而，有益效果、其它優(yōu)點、以及問題的解決方案、以及會使得任何的有益效果、其它優(yōu)點、以 及問題的解決方案出現(xiàn)或變得更明顯的任何部件并沒有被構(gòu)建為任一或所有權(quán)利要求的 關(guān)鍵、必需的、或必要的特征或部件。
根據(jù)上述描述，本發(fā)明的很多修改和變化是可能的，并對于本領(lǐng)域的技術(shù)人員是 顯而易見的。通過所附權(quán)利要求限定本發(fā)明的范圍。
權(quán)利要求
1.一種電子線路板結(jié)構(gòu)。它包括 主連接器一連接主處理器電路板的接口，具有多根電源線和多根數(shù)字信號線。
從連接器一連接從設(shè)備電路板的接口，具有多根電源線和多根數(shù)字信號線。
信號轉(zhuǎn)換電路一是利用一個或者多個可編程邏輯器件，組成的數(shù)字信號轉(zhuǎn)換陣列，完成主連接器中的數(shù)字信號和從連接器中的數(shù)字信號之間的數(shù)字信號轉(zhuǎn)換。
其特征在于屬于主從結(jié)構(gòu)；有且至少有兩個以上(包括兩個)相同的主連接器；有且至少兩個以上(包括兩個)相同的從連接器。所述電子線路板結(jié)構(gòu)的電子線路板，連接主處理器電路板和從設(shè)備電路板，是起承載作用的電子線路板，簡稱載板。
2.如權(quán)利1.所述電子線路板結(jié)構(gòu)，其特征在于，所述相同的主連接器，其接口芯數(shù)，接口定義，機械結(jié)構(gòu)以及機械尺寸都完全相同。所述相同的主連接器，共同組合成一個整體，連接到同一個主處理器電路板。
3.如權(quán)利1.所述電子線路板結(jié)構(gòu)，其特征在于，所述相同的從連接器，其接口芯數(shù)，接口定義，機械結(jié)構(gòu)以及機械尺寸都完全相同。相同的從連接器，具有完全的可互換性，分布在載板的周邊，每一個從連接器都可以獨立連接一個從設(shè)備電路板。
4.如權(quán)利1.所述電子線路板結(jié)構(gòu)，其特征在于，所述相同的主連接器所包含的數(shù)字信號線的數(shù)字信號的電平標準，輸入輸出特性，時序和功能等由主處理器電路板決定；所述相同的從連接器所包含的數(shù)字信號線的數(shù)字信號的電平標準，輸入輸出特性，時序和功能等由從設(shè)備電路板決定。主連接器的數(shù)字信號線和從連接器的數(shù)字信號線之間的轉(zhuǎn)換關(guān)系，由信號轉(zhuǎn)換電路實現(xiàn)。其中所述數(shù)字信號包括3. 3V，2. 5V，1. 8V,1. 5V，1. 2V電平標準的單端數(shù)字信號和差分數(shù)字信號；其中所述數(shù)字信號的輸入輸出特性，時序和功能等是通用可編程控制的。
5.如權(quán)利1.所述電子線路板結(jié)構(gòu)，其特征在于，一個載板，能夠連接一個且僅能夠連接一個主處理器電路板；能夠連接且至少能夠連接兩個以上(包括兩個)獨立的從設(shè)備電路板。主處理器電路板和載板之間的連接通過載板上的主連接器。從設(shè)備電路板和載板之間的連接通過載板上的從連接器。
6.如權(quán)利1.所述電子線路板結(jié)構(gòu)，其特征在于，所述主處理器電路板，是指由一個或多個處理器芯片為核心器件，有且至少有兩個以上(包括兩個)相同的主連接器，構(gòu)成的電子線路板。將主處理器電路板上的主連接器和載板上的主連接器連接在一起，實現(xiàn)主處理器電路板和載板的連接。其中所述處理器芯片，包含DSP芯片，ARM芯片，F(xiàn)PGA芯片，CPU芯片，單片機芯片，具有可編程且具有通用運算處理能力的ASIC芯片，以及它們的混合體。
7.如權(quán)利1.所述電子線路板結(jié)構(gòu)，其特征在于，所述從設(shè)備電路板是指由一個或多個單功能接口類電子元器件為核心，有且僅有一個從連接器，構(gòu)成的電子線路板。將從設(shè)備電路板上的從連接器和載板上的從連接器連接在一起，實現(xiàn)從設(shè)備電路板和載板的連接。其中所述單功能接口類電子元器件，包括=USB芯片，視頻芯片，音頻芯片，網(wǎng)絡(luò)芯片，無線通訊芯片，存儲器芯片，串口芯片，并口芯片，CAN芯片，AD/DA芯片，鍵盤/鼠標接口器件，LED數(shù)碼顯示器件，馬達驅(qū)動芯片，傳感器器件等。
8.如權(quán)利1.所述電子線路板結(jié)構(gòu)，其特征在于，所述從設(shè)備電路板，所述主處理器電路板和所述載板都是獨立的電子線路板。主處理器電路板，從設(shè)備電路板，通過載板上的連接器連接到載板上，組合成一個整體電路板使用。
9.如權(quán)利I所述電子線路板結(jié)構(gòu)，其特征在于，所述主連接器中的數(shù)字信號的電平標準由主處理器電路板給出；所述從連接器中的數(shù)字信號的電平標準由從設(shè)備電路板給出；所述信號轉(zhuǎn)換電路負責(zé)不同電平標準之間的數(shù)字信號轉(zhuǎn)換；所述可編程器件包括=CPLD和FPGA。
10.一種電子線路板，包括 主連接器，從連接器，電源電路，信號轉(zhuǎn)換電路，固定孔。
其特征在于，按照如權(quán)利1.所述電子線路板結(jié)構(gòu)，設(shè)計的電子線路板；作為如權(quán)利1.所述的載板使用；通過主連接器，連接主處理器電路板；且通過從連接器，連接從設(shè)備電路板。其各種直流電源，由電源電路提供。該電子線路板上面有多個固定孔，用于固定與其連接的主處理器電路板和從設(shè)備電路板。
11.一種電子線路板，包括 主連接器，處理器芯片，元器件，固定孔。
其特征在于，使用如權(quán)利2.所述相同的主連接器，如權(quán)利6.所述處理器芯片，設(shè)計的電子線路板；有且至少有兩個以上(包括兩個)相同的主連接器；作為如權(quán)利6.所述主處理器電路板，通過如權(quán)利1.所述載板的主連接器，和如權(quán)利1.所述載板進行連接，組合成一個整體電路板使用。
全文摘要
本發(fā)明涉及到電子產(chǎn)品的電路板的結(jié)構(gòu)。通過電路結(jié)構(gòu)優(yōu)化設(shè)計，將一個電子產(chǎn)品中的主處理器電路和從設(shè)備電路，從整個電路板中獨立出來，形成獨立的主處理器電路板，從設(shè)備電路板，載體電路板(簡稱載板)三個部分。載板和主處理器電路板，載板和從設(shè)備電路板都通過相同的連接器連接；載板，主處理器電路板和從設(shè)備電路板都具有完全的可替換性。使用的時候，可以像堆積木一樣，將載板，主處理器電路板和從設(shè)備電路板組合在一起，構(gòu)成一個整體電路板。旨在提高電子產(chǎn)品的靈活性，節(jié)省成本，縮短電子產(chǎn)品開發(fā)周期，降低開發(fā)費用。
文檔編號G06F17/50GK103020329SQ20111028725
公開日2013年4月3日 申請日期2011年9月23日 優(yōu)先權(quán)日2011年9月23日
發(fā)明者鄧英士, 鄧靈杰, 徐太龍 申請人:上海唐韻電子有限公司