專利名稱：一種用于數(shù)據(jù)卡輸入限流的集成電路芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種用于數(shù)據(jù)卡輸入限流的集成電路芯片。
背景技術(shù)：
現(xiàn)有3G數(shù)據(jù)卡中的部分電路可如圖1所示，其包括限流集成電路芯片11、DC-DC輸入電容12、DC-DC降壓集成電路芯片13和功率發(fā)射模塊14，其中，限流集成電路芯片11的輸入端與外圍計算機的USB接口 10連接，即以作為電源，該限流集成電路芯片11內(nèi)部設(shè)有一級限流模塊(圖中未示)，用于提供一個限流點的電流；DC-DC降壓集成電路芯片13用于電壓轉(zhuǎn)化，例如將5V電壓降為3.3V，從而為功率發(fā)射模塊14提供其所需的電流波形；當3G數(shù)據(jù)卡在對外發(fā)射功率時，功率發(fā)射模塊14需要在DC-DC降壓集成電路芯片13的輸出端抽取3A左右的電流，抽取時間分單時序(680us)和雙時序(1.36ms)兩種模式。但是由于限流集成電路芯片11的作用，其輸出電流被限流(限制為500-900mA)，發(fā)射功率時所需要的能量需要存儲在DC-DC輸入電容12上，一般電容值為750uF，由于考慮到DC-DC輸入電容12所占的面積要小，容值要大，所以要采用鉭電容，但如此大容量的鉭電容會增加很大的成本，有些甚至被限制使用。因此，如何能節(jié)省此電容或減小其容值成為了降低成本的關(guān)鍵?，F(xiàn)有的技術(shù)方案中是采用去除限流集成電路芯片11的方式來達到節(jié)省DC-DC輸入電容12的目的的。具體來說，如果去掉限流集成電路芯片11后，DC-DC輸入電容12并聯(lián)到電腦的USB接口 10本身的輸出電容，則一方面，由于USB接口 10內(nèi)部的輸出電容使DC-DC降壓集成電路芯片13的輸入電容增加，在輸入電容的總值不變的情況下，可以減小DC-DC輸入電容12的容值，另一方面，由于去掉限流集成電路芯片11后，USB接口 10的輸出電流就不會被限流，這樣提供給DC-DC降壓集成電路芯片13的電流就會增大，從而也可以減小DC-DC輸入電容12的容值。然而，這種方案雖然節(jié)省了 DC-DC輸入電容12，但是去除了限流集成電路芯片11后，有可能產(chǎn)生USB報錯的問題。具體來說，在雙時序1.36ms下，有些電腦USB內(nèi)部的限流器(例如，型號為國半LM3526的產(chǎn)品)的限流時間(即指USB工作在它所能出的最大電流的時間)為1ms，S卩，當USB的輸出的負載電流很大，超過它的限流點時，USB就只能提供它所設(shè)定的限流點的電流，并且只能保持1ms，因此，當功率發(fā)射模塊14的抽取時間超過Ims時，也就意味著USB提供限流點電流的時間會超過1ms，此時，USB就會報錯，認為USB短路從而切斷USB供電，從而使3G數(shù)據(jù)卡無法正常工作。

發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術(shù)存在的問題，本發(fā)明旨在提供一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，以實現(xiàn)既可以解決電腦USB報錯的問題，又可以減小3G數(shù)據(jù)卡內(nèi)部DC-DC輸入電容的目的，從而有效節(jié)省制造成本。本發(fā)明所述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，它包括:MOS 開關(guān)管；
連接在外圍的USB接口與所述MOS開關(guān)管之間的電流檢測模塊，檢測流過該MOS開關(guān)管的負載電流；與所述電流檢測模塊連接的邏輯模塊，其根據(jù)電流檢測模塊輸出的檢測信號控制所述芯片進入一級限流狀態(tài)或二級限流狀態(tài)，并控制所述芯片處于一級限流狀態(tài)的時間最長為T ；分別連接在所述邏輯模塊與MOS開關(guān)管之間的一級限流模塊和二級限流模塊，其中，所述一級限流模塊在芯片進入一級限流狀態(tài)時控制MOS開關(guān)管輸出的電流值最大為預(yù)設(shè)的一級限流點所限電流值；所述二級限流模塊在所述芯片進入二級限流狀態(tài)時控制MOS開關(guān)管輸出的電流值最大為預(yù)設(shè)的二級限流點所限電流值。在上述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片中，所述電流檢測模塊將所述負載電流與二級限流點所限電流值比較，當所述負載電流大于二級限流點所限電流值時，所述邏輯模塊控制芯片進入一級限流狀態(tài)，否則，所述邏輯模塊控制芯片進入二級限流狀態(tài)。在上述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片中，所述邏輯模塊包括串聯(lián)的電流源和電容；并聯(lián)在所述電容兩端的第一 NMOS管；比較器，其正相輸入端連接至所述電流源和電容之間，其反相輸入端接收一參考電壓信號；或門，其一個輸入端與所述比較器的輸出端連接，其另一個輸入端接收所述檢測信號的反向信號；以及D觸發(fā)器，其R端與所述或門的輸出端連接，其CLK端接收所述檢測信號，其Q端向所述一級限流模塊輸出第一控制信號，其QB端分別向所述二級限流模塊和第一 NMOS管的柵極輸出第二控制信號。在上述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片中，當所述負載電流大于二級限流點所限電流值時，所述檢測信號為高電平，否則，所述檢測信號為低電平。在上述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片中，所述二級限流點所限電流值不超過所述USB接口的內(nèi)部限流值。在上述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片中，所述MOS開關(guān)管為PMOS管或NMOS管。在上述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片中，所述一級限流模塊和二級限流模塊的輸出端相連至所述MOS開關(guān)管的柵極。由于采用了上述的技術(shù)解決方案，本發(fā)明通過采用電流檢測模塊和邏輯模塊控制芯片工作在一級或二級限流狀態(tài)，從而控制MOS開關(guān)管的導(dǎo)通電流，達到兩級限流的功能；由于當本發(fā)明芯片接收的輸入負載電流增大時(如功率模塊抽取電流時)，芯片輸出大于二級限流點所限電流的一級限流點所限電流，因此，芯片提供給后續(xù)模塊(如DC-DC降壓集成電路芯片)的輸入負載電流也增大，從而有效減小數(shù)據(jù)卡中的DC-DC輸入電容，節(jié)省成本；同時，通過設(shè)置一級限流狀態(tài)的維持時間T，可以避免發(fā)生電腦USB報錯的情況，從而保證數(shù)據(jù)卡正常工作。


圖1是現(xiàn)有技術(shù)的3G數(shù)據(jù)卡的內(nèi)部結(jié)構(gòu)框圖；圖2是本發(fā)明一種用于數(shù)據(jù)卡輸入限流的集成電路芯片的內(nèi)部結(jié)構(gòu)框圖；圖3是本發(fā)明中邏輯模塊的內(nèi)部結(jié)構(gòu)框圖；圖4是本發(fā)明的輸出電流的波形示意圖。
具體實施例方式下面結(jié)合附圖，給出本發(fā)明的較佳實施例，并予以詳細描述。如圖2所示，本發(fā)明，即一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，包括電流檢測模塊21、MOS開關(guān)管22、一級限流模塊23、二級限流模塊24和邏輯模塊25，其中電流檢測模塊21與外圍的計算機USB接口(圖中未示)連接，用于檢測流過MOS開關(guān)管22的負載電流是否超過預(yù)設(shè)的二級限流點所限電流值(以下簡稱為二級限流值)；MOS開關(guān)管22用于輸出限流后的負載電流(該負載電流即為圖1中DC-DC降壓集成電路芯片13所要求的輸入電流,其值由功率發(fā)射模塊14決定)，M0S開關(guān)管22的柵極與一級限流模塊23和二級限流模塊24的輸出端相連，在本發(fā)明中，MOS開關(guān)管22可以是PMOS管，也可以是NMOS管；一級限流模塊23維持芯片輸出的最大電流為預(yù)設(shè)的一級限流點所限電流值(以下簡稱為一級限流值)；二級限流模塊24維持芯片輸出的最大電流為預(yù)設(shè)的二級限流值；邏輯模塊25根據(jù)電流檢測模塊21的檢測結(jié)果來設(shè)定進入一級限流狀態(tài)或二級限流狀態(tài)，并設(shè)定工作在一級限流狀態(tài)的最長時間為τ(時間T的最大值根據(jù)USB內(nèi)部限流器的參數(shù)而定)，當負載電流大于二級限值時，邏輯模塊25控制芯片進入一級限流狀態(tài)，否貝U，邏輯模塊25控制芯片進入二級限流狀態(tài)；具體來說，邏輯模塊25的內(nèi)部結(jié)構(gòu)可如圖3所示，邏輯模塊25包括串聯(lián)的電流源32和電容33 ；并聯(lián)在電容33兩端的第一 NMOS管31 ;比較器34，其正相輸入端連接至電流源32和電容33之間，其反相輸入端接收參考電壓信號VREF ；或門36，其一個輸入端與比較器34的輸出端連接，其另一個輸入端接收電流檢測模塊21輸出的檢測信號INl的反向信號ΙΝ2 ;以及D觸發(fā)器35，其R端與或門36的輸出端連接，其CLK端接收檢測信號ΙΝ1，其Q端向一級限流模塊23輸出第一控制信號ONl，其QB端分別向二級限流模塊24和第一 NMOS管31的柵極輸出第二控制信號0Ν2。當流過MOS開關(guān)管22的負載電流大于二級限流值時，電流檢測模塊21輸出的檢測信號INl為高電平，反之為低電平；當流過MOS開關(guān)管22的負載電流小于二級限流值時，反向信號ΙΝ2為高電平，反之為低電平；當?shù)谝豢刂菩盘朞Nl和第二控制信號0Ν2為高電平時，分別控制一級限流模塊23和二級限流模塊24工作，反之則停止它們工作。
邏輯模塊25的工作原理如下當電流檢測模塊21檢測到流過MOS開關(guān)管22的電流超過預(yù)設(shè)的二級限流值時，電流檢測模塊21輸出的檢測信號INl轉(zhuǎn)變成為邏輯高電平，該檢測信號INl的上升沿觸發(fā)D觸發(fā)器35,使D觸發(fā)器35數(shù)據(jù)輸入端的高電平傳輸給輸出端，即，使第一控制信號ONl為邏輯高電平，第二控制信號0N2為邏輯低電平，從而使本發(fā)明芯片從二級限流狀態(tài)轉(zhuǎn)變到一級限流狀態(tài)。同時，電流源32開始在電容33上積累電荷，第一 NMOS管31、電流源32、電容33和比較器34構(gòu)成的延遲電路開始計時，當達到時間T后，電容33上的電壓超過參考電壓信號VREF的值，則比較器34輸出邏輯高電平，從而重置D觸發(fā)器35，使第一控制信號ONl變?yōu)檫壿嫷碗娖?，第二控制信?N2變?yōu)檫壿嫺唠娖?，進而使本集成電路芯片從一級限流狀態(tài)轉(zhuǎn)變到二級限流狀態(tài)，同時使第一 NMOS管31導(dǎo)通，重置電容33上的電壓。如果在時間T還沒到達時，負載電流突然變小，小于二級限流值，則反向信號IN2為邏輯高電平，同樣重置D觸發(fā)器35，從而也使本發(fā)明芯片從二級限流狀態(tài)轉(zhuǎn)變到一級限流狀態(tài)。下面結(jié)合圖1-圖4對本發(fā)明的工作原理進行詳細介紹。從時間A到時間B之間，本發(fā)明芯片處于二級限流狀態(tài)，此時負載未把電流拉到需要小于二級限流值的負載電流；從時間B到時間C之間，設(shè)定本發(fā)明芯片的輸出電流，即流過MOS開關(guān)管22的負載電流小于二級限流值，(該二級限流值與傳統(tǒng)限流集成電路芯片11中一級限流模塊設(shè)定的限流值一致，一般為500-900mA)，此時電流檢測模塊21的輸出反向信號IN2為邏輯高電平，邏輯模塊25輸出的第一控制信號ONl —直為邏輯低電平，第二控制信號0N2 —直為邏輯高電平，因此，在這段時間內(nèi)，二級限流模塊24 —直在持續(xù)工作，從而控制MOS開關(guān)管22來提供輸出電流，此時，本發(fā)明芯片處于二級限流狀態(tài)，在此狀態(tài)下，本發(fā)明芯片只能持續(xù)輸出最大為二級限流值的電流。假設(shè)功率發(fā)射模塊14在到達時間C后切換至發(fā)射狀態(tài)，此時，DC-DC降壓集成電路芯片13的負載發(fā)生變化，流過MOS開關(guān)管22的負載電流突然增大超過二級限流值，則電流檢測模塊21的輸出檢測信號INl為邏輯高電平，從而使邏輯模塊25輸出的第一控制信號ONl轉(zhuǎn)變?yōu)檫壿嫺唠娖剑诙刂菩盘?N2轉(zhuǎn)變?yōu)檫壿嫷碗娖?，進而使二級限流模塊24停止工作，一級限流模塊23開始工作，并控制MOS開關(guān)管22來提供輸出電流，在此狀態(tài)下，本發(fā)明芯片只能持續(xù)輸出最長時間為T (即在時間C到時間D之間)，并且輸出最大為一級限流值的電流；輸出時間T由邏輯模塊25中的延遲電路(由第一 NMOS管31、電流源32、電容33和比較器34構(gòu)成)產(chǎn)生，由于一級限流值超過USB內(nèi)部的限流器的限流電流值，因此，輸出時間T必須控制在合理的范圍內(nèi)，以防止USB內(nèi)部限流器報錯，一般，對于USB內(nèi)部限流器超過Ims就報錯的情況，時間T可以設(shè)為O. 6-lms (時間太短會達不到增加USB輸入電流的要求，即達不到有效減少DC-DC輸入電容12容值的目的)；另外，根據(jù)實際應(yīng)用，一般可以將一級限流值設(shè)為二級限流值的1. 5倍(在理論上，一級限流值可以設(shè)為MOS開關(guān)管22內(nèi)阻允許的最大電流值，即只要不使MOS開關(guān)管22燒壞即可)。當一級限流模塊24控制MOS開關(guān)管22的時間超過設(shè)定的時間T后，即在時間D到時間E之間，或電流檢測模塊21檢測到負載電流小于二級限流值時，此時電流檢測模塊21輸出的反向信號IN2為邏輯高電平，從而重置D觸發(fā)器35，進而使一級限流模塊23停止工作，使二級限流模塊24開始工作，從而控制MOS開關(guān)管22流過的電流最大為二級限流值，并使芯片持續(xù)工作在二級限流狀態(tài)，直到電流檢測電路21再次檢測到負載電流大于二級限流模塊所設(shè)定的電流時(如在時間F時)，使本芯片再次工作在一級限流狀態(tài)，如此反
復(fù)工作。例如，假設(shè)時間T為O. 8ms，則當功率發(fā)射模塊14的發(fā)射時間，即電流抽取時間為單時序(0.68ms)時,本芯片會在一級限流狀態(tài)下工作O. 68ms,然而回到二級限流狀態(tài)；當電流抽取時間為雙時序(1.36ms)時，本芯片會在一級限流狀態(tài)下工作O. 8ms，然后回到二級限流狀態(tài)，配合DC-DC輸入電容12繼續(xù)向功率發(fā)射模塊14提供所需要的能量。綜上所述，本發(fā)明具有以下優(yōu)點1、由于采用兩級限流的方法，使得本芯片所能提供的輸出電流相比傳統(tǒng)的只有一級限流模塊的限流芯片增大許多，從而可以減小DC-DC輸入電容，節(jié)省成本；2、在減小DC-DC輸入電容的同時，保證電腦USB不會報錯，并保證USB不會切斷供電，從而可以確保使3G數(shù)據(jù)卡正常工作。以上所述的，僅為本發(fā)明的較佳實施例，并非用以限定本發(fā)明的范圍，本發(fā)明的上述實施例還可以做出各種變化。即凡是依據(jù)本發(fā)明申請的權(quán)利要求書及說明書內(nèi)容所作的簡單、等效變化與修飾，皆落入本發(fā)明專利的權(quán)利要求保護范圍。本發(fā)明未詳盡描述的均為常規(guī)技術(shù)內(nèi)容。
權(quán)利要求
1.一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，其特征在于，所述芯片包括: MOS開關(guān)管； 連接在外圍的USB接口與所述MOS開關(guān)管之間的電流檢測模塊，檢測流過該MOS開關(guān)管的負載電流； 與所述電流檢測模塊連接的邏輯模塊，其根據(jù)電流檢測模塊輸出的檢測信號控制所述芯片進入一級限流狀態(tài)或二級限流狀態(tài)，并控制所述芯片處于一級限流狀態(tài)的時間最長為T ； 分別連接在所述邏輯模塊與MOS開關(guān)管之間的一級限流模塊和二級限流模塊，其中， 所述一級限流模塊在芯片進入一級限流狀態(tài)時控制MOS開關(guān)管輸出的電流值最大為預(yù)設(shè)的一級限流點所限電流值； 所述二級限流模塊在所述芯片進入二級限流狀態(tài)時控制MOS開關(guān)管輸出的電流值最大為預(yù)設(shè)的二級限流點所限電流值。
2.根據(jù)權(quán)利要求1所述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，其特征在于，所述電流檢測模塊將所述負載電流與二級限流點所限電流值比較，當所述負載電流大于二級限流點所限電流值時，所述邏輯模塊控制芯片進入一級限流狀態(tài)，否則，所述邏輯模塊控制芯片進入二級限流狀態(tài)。
3.根據(jù)權(quán)利要求2所述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，其特征在于，所述邏輯模塊包括: 串聯(lián)的電流源 和電容； 并聯(lián)在所述電容兩端的第一 NMOS管； 比較器，其正相輸入端連接至所述電流源和電容之間，其反相輸入端接收一參考電壓信號; 或門，其一個輸入端與所述比較器的輸出端連接，其另一個輸入端接收所述檢測信號的反向信號；以及 D觸發(fā)器，其R端與所述或門的輸出端連接，其CLK端接收所述檢測信號，其Q端向所述一級限流模塊輸出第一控制信號，其QB端分別向所述二級限流模塊和第一 NMOS管的柵極輸出第二控制信號。
4.根據(jù)權(quán)利要求3所述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，其特征在于，當所述負載電流大于二級限流點所限電流值時，所述檢測信號為高電平，否則，所述檢測信號為低電平。
5.根據(jù)權(quán)利要求1、2、3或4所述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，其特征在于，所述二級限流點所限電流值不超過所述USB接口的內(nèi)部限流值。
6.根據(jù)權(quán)利要求1、2、3或4所述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，其特征在于，所述MOS開關(guān)管為PMOS管或NMOS管。
7.根據(jù)權(quán)利要求6所述的一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，其特征在于，所述一級限流模塊和二級限流模塊的輸出端相連至所述MOS開關(guān)管的柵極。
全文摘要
本發(fā)明涉及一種用于數(shù)據(jù)卡輸入限流的集成電路芯片，它包括MOS開關(guān)管；連接在外圍的USB接口與所述MOS開關(guān)管之間的電流檢測模塊；與所述電流檢測模塊連接的邏輯模塊；分別連接在所述邏輯模塊與MOS開關(guān)管之間的一級限流模塊和二級限流模塊。本發(fā)明采用電流檢測模塊和邏輯模塊控制MOS開關(guān)管工作在一級或二級限流狀態(tài)，從而控制MOS開關(guān)管的導(dǎo)通電流，以達到兩級限流的功能，從而可以減小3G數(shù)據(jù)卡內(nèi)部DC-DC降壓集成電路的輸入電容，節(jié)省成本，同時確保電腦USB不會發(fā)生報錯的情況，保證3G數(shù)據(jù)卡正常工作。
文檔編號G06K19/077GK103077420SQ20111033023
公開日2013年5月1日 申請日期2011年10月26日 優(yōu)先權(quán)日2011年10月26日
發(fā)明者張煒華, 陳力 申請人:鈺泰科技(上海)有限公司