專利名稱：一種求解有限域上線性方程組的并行裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種求解線性方程組的裝置，特別涉及一種求解有限域上線性方程組的并行裝置。
背景技術(shù)：
有限域是僅含有限多個(gè)元素的域，有限域上的線性方程組是指方程組中的每個(gè)系數(shù)都是有限域上的元素。有限域上的線性方程組的求解廣泛的被運(yùn)用于各種工程領(lǐng)域，例如密碼學(xué)領(lǐng)域和求解其他數(shù)學(xué)問題中。
運(yùn)用于求解線性方程組的方法主要有高斯消元法和高斯-約旦法。高斯消元法是通過多次迭代求解線性方程組，將方程組化成上三角或下三角的形式，其中每次迭代的操作包括找主元，歸一和消元三個(gè)操作。若方程組有解，再利用代入法求解出方程組的最終解。高斯-約旦法是高斯消元法的一個(gè)變種，能夠通過多次迭代求解線性方程組，但比高斯消元法要使用更多的資源。
求解線性方程組是一個(gè)計(jì)算復(fù)雜度高且非常耗時(shí)的問題。目前對于求解線性方程組的優(yōu)化，特別在有限域上的優(yōu)化還存在較大的提升空間，且專門用于求解有限域上線性方程組的裝置尚未見報(bào)道。發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種求解有限域上線性方程組的并行裝置。
本發(fā)明的目的通過以下技術(shù)方案實(shí)現(xiàn)
一種求解有限域上線性方程組的并行裝置，包括
輸入端口，用于輸入有限域上線性方程組的系數(shù)矩陣B和GF (2n)域上選定的既約多項(xiàng)式P(X)；所述系數(shù)矩陣B為mX(m+l)的矩陣；系數(shù)矩陣B中的元素a (χ)是GF Qn)上的元素；
第一處理器，包括相互連接的調(diào)度器和存儲器；所述調(diào)度器用于實(shí)現(xiàn)對找主元部件、部分求逆部件、歸一化部件和消元部件的控制；所述存儲器用于存儲輸入的系數(shù)矩陣 B,并在每次迭代求解后更新存儲的系數(shù)矩陣B ；
找主元部件，包括第二處理器，用于查找所述系數(shù)矩陣B的主元β ；
部分求逆部件，包括第三處理器，用于進(jìn)行部分求逆計(jì)算；
歸一部件，包括第四處理器及m+1個(gè)歸一計(jì)算單元；所述第四處理器分別與m+1個(gè)歸一計(jì)算單元連接，實(shí)現(xiàn)對歸一計(jì)算單元的調(diào)度；
消元部件，包括第五處理器及mX (m+1)個(gè)消元計(jì)算單元，所述第五處理器分別與 mX (m+1)個(gè)消元計(jì)算單元連接，實(shí)現(xiàn)對消元計(jì)算單元的調(diào)度并用于傳輸數(shù)據(jù)；
輸出端口，用于輸出求解有限域上線性方程組的結(jié)果；
所述第一處理器分別與找主元部件、部分求逆部件、歸一部件、消元部件、輸入端4口、輸出端口連接，所述部分求逆部件分別與消元部件、歸一部件連接；
所述第一處理器接收輸入端口輸出的系數(shù)矩陣B和GFQn)域上選定的既約多項(xiàng)式P (X)，將系數(shù)矩陣B存儲到存儲器中，設(shè)定計(jì)數(shù)器為m，并將當(dāng)前迭代過程中所需查找的主元所在列發(fā)送到找主元部件；所述當(dāng)前迭代過程中所需查找的主元所在列為第g次迭代過程中主元所在列為第g列，O彡g彡m ；
所述找主元部件進(jìn)行查找主元過程判斷行序號為g，列序號為g的元素是否為非零元素；若是，則該元素即為主元；找主元部件不做反饋到第一處理器；
若否，則在行序號為g+Ι m，列序號為g的元素中依次順序查找非零元素，將查找到的第一個(gè)非零元素做為主元β，找主元部件將主元所在的行序號反饋到處理器；
所述第一處理器將找到的主元β發(fā)送給部分求逆部件，將主元β所在的行發(fā)送給歸一部件，將系數(shù)矩陣B的其他行發(fā)送給消元部件；
所述部分求逆部件進(jìn)行部分求逆計(jì)算，并將計(jì)算結(jié)果輸出到歸一部件和消元部件；
所述歸一部件和消元部件分別進(jìn)行歸一計(jì)算和消元計(jì)算，并將計(jì)算結(jié)果輸出到第一處理器；
所述第一處理器根據(jù)歸一計(jì)算和消元計(jì)算的計(jì)算結(jié)果更新系數(shù)矩陣B，存入存儲器，并將計(jì)數(shù)器減1，設(shè)此時(shí)計(jì)數(shù)器為j ；進(jìn)行下一次迭代，直至計(jì)算器為0 ；
若計(jì)數(shù)器為0，則將更新的系數(shù)矩陣B的最后一列作為作為求解結(jié)果輸出到端口。
所述歸一計(jì)算單元為邏輯門電路。
所述消元計(jì)算單元為邏輯門電路。
所述部分求逆計(jì)算具體為
對于i = 1，· · ·，n-1，第三處理器計(jì)算β2'；
令i' = (n-l)+3，對于 k = 0，l，...，i' -1，計(jì)算 & =Mf7L3(CC々23i+3)； MUL3是定義在GFQn)上的三個(gè)運(yùn)算數(shù)的乘法；
分別將輸出到歸一部件和消元部件，h = 3i' +l,3i' +2... n-1。
所述歸一計(jì)算具體為n-\
第1個(gè)歸一計(jì)算單元計(jì)算
權(quán)利要求
1.一種求解有限域上線性方程組的并行裝置，其特征在于，包括輸入端口，用于輸入有限域上線性方程組的系數(shù)矩陣B和GFQn)域上選定的既約多項(xiàng)式P(X)；所述系數(shù)矩陣B為mX(m+l)的矩陣；系數(shù)矩陣B中的元素a (χ)是GF Qn)上的元素；第一處理器，包括相互連接的調(diào)度器和存儲器；所述調(diào)度器用于實(shí)現(xiàn)對找主元部件、部分求逆部件、歸一化部件和消元部件的控制；所述存儲器用于存儲輸入的系數(shù)矩陣B，并在每次迭代求解后更新存儲的系數(shù)矩陣B ；找主元部件，包括第二處理器，用于查找所述系數(shù)矩陣B的主元β ； 部分求逆部件，包括第三處理器，用于進(jìn)行部分求逆計(jì)算；歸一部件，包括第四處理器及m+1個(gè)歸一計(jì)算單元；所述第四處理器分別與m+1個(gè)歸一計(jì)算單元連接，實(shí)現(xiàn)對歸一計(jì)算單元的調(diào)度；消元部件，包括第五處理器及mX (m+1)個(gè)消元計(jì)算單元，所述第五處理器分別與 mX (m+1)個(gè)消元計(jì)算單元連接，實(shí)現(xiàn)對消元計(jì)算單元的調(diào)度并用于傳輸數(shù)據(jù)； 輸出端口，用于輸出求解有限域上線性方程組的結(jié)果；所述第一處理器分別與找主元部件、部分求逆部件、歸一部件、消元部件、輸入端口、輸出端口連接，所述部分求逆部件分別與消元部件、歸一部件連接；所述第一處理器接收輸入端口輸出的系數(shù)矩陣B和GFQn)域上選定的既約多項(xiàng)式 P (x)，將系數(shù)矩陣B存儲到存儲器中，設(shè)定計(jì)數(shù)器為m，并將當(dāng)前迭代過程中所需查找的主元所在列發(fā)送到找主元部件；所述當(dāng)前迭代過程中所需查找的主元所在列為第g次迭代過程中主元所在列為第g列，O彡g彡m ；所述找主元部件進(jìn)行查找主元過程判斷行序號為g，列序號為g的元素是否為非零元素；若是，則該元素即為主元；找主元部件不做反饋到第一處理器；若否，則在行序號為g+Ι m，列序號為g的元素中依次順序查找非零元素，將查找到的第一個(gè)非零元素做為主元β，找主元部件將主元所在的行序號反饋到處理器；所述第一處理器將找到的主元β發(fā)送給部分求逆部件，將主元β所在的行發(fā)送給歸一部件，將系數(shù)矩陣B的其他行發(fā)送給消元部件；所述部分求逆部件進(jìn)行部分求逆計(jì)算，并將計(jì)算結(jié)果輸出到歸一部件和消元部件； 所述歸一部件和消元部件分別進(jìn)行歸一計(jì)算和消元計(jì)算，并將計(jì)算結(jié)果輸出到第一處理器；所述第一處理器根據(jù)歸一計(jì)算和消元計(jì)算的計(jì)算結(jié)果更新系數(shù)矩陣B，存入存儲器，并將計(jì)數(shù)器減1，設(shè)此時(shí)計(jì)數(shù)器為j ；進(jìn)行下一次迭代，直至計(jì)算器為O ；若計(jì)數(shù)器為0，則將更新的系數(shù)矩陣B的最后一列作為作為求解結(jié)果輸出到端口。
2.根據(jù)權(quán)利要求1所述的求解有限域上線性方程組的并行裝置，其特征在于，所述歸一計(jì)算單元為邏輯門電路。
3.根據(jù)權(quán)利要求1所述的求解有限域上線性方程組的并行裝置，其特征在于，所述消元計(jì)算單元為邏輯門電路。
4.根據(jù)權(quán)利要求1所述的求解有限域上線性方程組的并行裝置，其特征在于，所述部分求逆計(jì)算具體為對于i = 1，· · ·，n-1，第三處理器計(jì)算β2'；令 i' = (n-l)+3 ；對于 k = 0，l，···，i' -1，計(jì)算 &=Mf7L3(CC々23i+3);MUL3是定義在GF Qn)上的三個(gè)運(yùn)算數(shù)的乘法；分別將/ 2A和&輸出到歸一部件和消元部件，h = 3i' +l,3i' +2... n-1。
5.根據(jù)權(quán)利要求4所述的求解有限域上線性方程組的并行裝置，其特征在于，所述歸-計(jì)算具體為第1個(gè)歸一計(jì)算單元計(jì)算
6.根據(jù)權(quán)利要求5所述的求解有限域上線性方程組的并行裝置，其特征在于，所述消元計(jì)算具體為編號為(k'，1)的消元計(jì)算單元計(jì)算
7.根據(jù)權(quán)利要求1 6任一項(xiàng)所述的求解有限域上線性方程組的并行裝置，其特征在于，所述GFQn)域上選定的既約多項(xiàng)式P(X)具有以下形式ρ (X) = X11+Pn-I^n 1+Ρη-2χΠ 2+· · · +Ρ Χ+1 ο
8.根據(jù)權(quán)利要求7所述的求解有限域上線性方程組的并行裝置，其特征在于，所述系數(shù)矩陣B中的元素a (χ)具有以下形式3- (x) — (Χ +&n—gX +· · · 0
全文摘要
本發(fā)明公開了一種求解有限域上線性方程組的并行裝置，包括處理器、輸入端口、輸出端口、找主元部件、部分求逆部件、歸一部件和消元部件，所述處理器分別與輸入端口、輸出端口、找主元部件、部分求逆部件、歸一部件和消元部件連接；所述部分求逆部件分別與歸一部件和消元部件連接；所述找主元部件與消元部件連接。本發(fā)明在一定范圍內(nèi)實(shí)現(xiàn)了并行運(yùn)算，求解速度快，設(shè)計(jì)簡單，可以廣泛運(yùn)用于各種工程領(lǐng)域中。
文檔編號G06F17/12GK102521211SQ20111036628
公開日2012年6月27日 申請日期2011年11月17日 優(yōu)先權(quán)日2011年11月17日
發(fā)明者唐韶華, 易海博 申請人:華南理工大學(xué)