專利名稱：基于二進制組合的毫米波場效應(yīng)晶體管參數(shù)化建模方法
基于二進制組合的毫米波場效應(yīng)晶體管參數(shù)化建模方法技術(shù)領(lǐng)域
本發(fā)明屬于集成電路設(shè)計技術(shù)領(lǐng)域，特涉及根據(jù)流片測試數(shù)據(jù)建立毫米波場效應(yīng)晶體管參數(shù)化模型的方法。
背景技術(shù)：
由于集成電路加工制造工藝技術(shù)的飛速發(fā)展，使得CM0S(互補金屬氧化物半導(dǎo)體)工藝下的MOSFET(場效應(yīng)晶體管)工作速度大為提升，達到了傳統(tǒng)上由III-V族化合物工藝主導(dǎo)的微波工作頻段的高頻電路對晶體管性能的要求。廣義的微波頻段的定義通常是300MHz到300GHz，而CMOS工藝現(xiàn)有的RFIC (射頻集成電路)商業(yè)應(yīng)用已經(jīng)有如工作在 2. 4GHz, 5. 4GHz等頻段的WLAN(無線局域網(wǎng))，因此為了和這些傳統(tǒng)應(yīng)用區(qū)分，這里的微波頻段主要指IOGHz以上到幾十GHz的范圍。此頻段的電磁波在集成電路的芯片電介質(zhì)環(huán)境中波長進入到毫米尺度，因此又稱為毫米波(mmiave)，并且相關(guān)應(yīng)用潛力巨大，是當(dāng)前的電路研究的熱點方向。MOSFET是CMOS工藝中最基本的有源器件，廣泛用于各種電路模塊。 晶體管模型是電路設(shè)計的基本依據(jù)和手段，毫米波段的高頻電路設(shè)計相對于低頻電路更加強烈地依賴于晶體管模型。晶體管模型分為大信號模型、小信號模型和噪聲模型。其中小信號模型是指模擬晶體管頻率特性的模型，通?？梢杂眯⌒盘柲Ｐ头抡娴玫骄w管電學(xué)特性S參數(shù)或者Y參數(shù)。
電路設(shè)計中，希望晶體管的模型同時具有盡可能高的精度且在尺寸上是可變的 (即參數(shù)化)。所謂晶體管的參數(shù)化模型是指模型可以給出各種不同尺寸(例如晶體管的叉指寬度Wf、溝長Lai、叉指數(shù)目NF、總寬度Wt)的晶體管的特性，而不是只能給出一個單一固定尺寸的晶體管的特性。參數(shù)化模型的好處在于在電路設(shè)計時，可以為設(shè)計者提供靈活的尺寸選擇，便于設(shè)計和優(yōu)化電路。而固定模型使得電路設(shè)計受制于尺寸固定的限制。傳統(tǒng)的參數(shù)化模型的精度通常會低于固定模型，這是換取尺寸上可變，必須付出的折中代價。
建立晶體管模型的方法主要有兩種。一種是在傳統(tǒng)的CMOS工藝中，晶體管模型是采用集約模型，例如BSIM模型(伯克利短溝絕緣柵場效應(yīng)晶體管模型)。這種模型可達到參數(shù)化但通常工作用在較低頻段上(IOGHz內(nèi))。芯片代工廠提供的CMOS工藝庫中廣泛采用這種模型。用到微波頻段時，通過添加額外的寄生子電路擴展工作頻段的辦法，對傳統(tǒng)的 BSIM模型作改進，但仍然是局限于固定尺寸的BSIM模型。參數(shù)化模型要求為寄生子電路中的每一個元件建立一個公式。公式的輸入是晶體管的尺寸，輸出是寄生子電路中每個元件的取值，要準(zhǔn)確地得到這套公式難度很大。
第二種方法是傳統(tǒng)的化合物微波工藝中，晶體管模型主要是采用基于測試的經(jīng)驗?zāi)Ｐ?。首先將可能用到的晶體管尺寸都做好版圖，然后流片測試，最后根據(jù)測試數(shù)據(jù)提取一個固定尺寸的經(jīng)驗?zāi)Ｐ?例如小信號等效電路模型)。這種模型的精度較好，且能支持毫米波頻段，但是它是基于特定測試數(shù)據(jù)的固定尺寸模型。電路設(shè)計用到的晶體管，被限制在已經(jīng)通過流片測試并且建模的為數(shù)不多的幾個尺寸中選擇。
針對現(xiàn)有方法的不足，和毫米波電路設(shè)計對模型精度和參數(shù)化的需求，有必要提出一套有效的毫米波MOSFET參數(shù)化建模方法。 發(fā)明內(nèi)容
本發(fā)明的目的旨在為克服已有技術(shù)的不足之處，提供基于二進制組合的毫米波場效應(yīng)晶體管參數(shù)化建模方法。場效應(yīng)晶體管的參數(shù)化模型為毫米波電路設(shè)計優(yōu)化提供方便，提高電路設(shè)計效率，進而縮短電路設(shè)計時間。較高精度的高頻模型確保電路仿真的可靠性。
本發(fā)明提出的一種基于二進制組合的毫米波場效應(yīng)晶體管參數(shù)化建模方法，其特征在于，該方法包括以下步驟
1)制作多個毫米波場效應(yīng)晶體管總寬度成二進制比例關(guān)系的二進制基本單元版2)制作該二進制基本單元的測試版圖和用于去嵌入的OPEN和SHORT標(biāo)準(zhǔn)結(jié)構(gòu)的測試版圖；通過流片得到測試樣片并測量獲取建模用的測試數(shù)據(jù)
3)根據(jù)所述的測試數(shù)據(jù)采用直接提取方法得到對應(yīng)的二進制基本單元版圖的二進制基本單元的模型，該二進制基本單元的模型采用小信號等效電路模型；
4)建立用于連接二進制基本單元組合的引線顯式參數(shù)化模型；
5)合并二進制基本單元組合中對應(yīng)的二進制基本單元模型和該二進制基本單元組合的引線顯式參數(shù)化模型，得到毫米波場效應(yīng)晶體管參數(shù)化模型。
本發(fā)明的特點及有益效果
1)參數(shù)化模型允許晶體管尺寸可變。并且除了引線寄生外，模型中其它元件不需要顯示參數(shù)化公式，而得到這個參數(shù)化公式是非常困難的。因此本方法避免了傳統(tǒng)方法面臨的問題，雖然引線仍然需要顯示參數(shù)化公式，但是因為這部分引線的結(jié)構(gòu)遠遠比基本單元內(nèi)部的連線要簡單，因此它的建模也得到簡化；
2)測試結(jié)構(gòu)少需要的二進制基本單元的測試結(jié)構(gòu)數(shù)量不多，因此所占的測試芯片面積小，成本代價低；
3)準(zhǔn)確度好由于二進制基本單元采用了基于測試的小信號等效電路模型，是一種固定尺寸的經(jīng)驗?zāi)Ｐ?，它能很好的建模各種復(fù)雜的高頻效應(yīng)，因此本發(fā)明所得的參數(shù)化模型的精度也會接近基于測試的固定模型所具有的高精度。


圖1為本發(fā)明的二進制基本單元版圖示意圖2為本發(fā)明的帶有GSG測試端口的二進制基本單元版圖示意圖3為本發(fā)明的二進制基本單元的模型；
圖4為本發(fā)明中用二進制基本單元組成所需的晶體管的示意圖5為本發(fā)明的連接二進制基本單元的引線網(wǎng)絡(luò)的寄生電阻和電容示意圖6為本發(fā)明的計算寄生電阻和電容時需要的引線長度；
圖7為本發(fā)明的二進制基本單元的模型和引線寄生模型組合成最終的晶體管模型；
圖8為本發(fā)明的二進制組合法所得模型與實際測試數(shù)據(jù)的對比；具體實施方式
下面結(jié)合附圖及實例進一步詳細說明本方法的具體內(nèi)容。
本發(fā)明提出的基于二進制組合的毫米波場效應(yīng)晶體管參數(shù)化建模方法，其特征在于，包括以下步驟
1)制作多個毫米波場效應(yīng)晶體管總寬度成二進制比例關(guān)系的二進制基本單元版圖；具體包括
在CMOS工藝下，制作多個毫米波場效應(yīng)晶體管(以下簡稱晶體管)總寬度Wt成二進制比例關(guān)系的晶體管版圖(后續(xù)步驟將利用它們組合起來構(gòu)成所需的晶體管)作為二進制基本單元版圖(簡稱基本單元)；每個二進制基本單元版圖均采用針對毫米波高頻應(yīng)用的叉指結(jié)構(gòu)，并采用雙接觸的引線形式海個二進制基本單元的總寬度Wt *Wf*NF，其中 NF, Wf分別為對應(yīng)對應(yīng)二進制基本單元的柵極的叉指數(shù)目、每個叉指的寬度；所有二進制基本單元的溝長Lqi相同并固定為工藝允許的最小值，所有二進制基本單元的Wf相同，所有二進制單元的版圖高度相同。
本實施中制作的二進制基本單元的版圖如圖1所示，采用了針對毫米波高頻應(yīng)用的叉指結(jié)構(gòu)。圖1(a)中給出了一個二進制基本單元的版圖結(jié)構(gòu)，圖中柵極G、漏極D、源極S 呈叉指布局；叉指下面的矩形區(qū)域為有源區(qū)AA ；虛線框表示了二進制基本單元的邊界。柵極、漏極、源極超出邊界的部分為晶體管的引線端。本實施例采用了雙接觸的引線形式，即柵極G上下兩處為引線端G1、G2，漏極、源極也同樣有上、下兩處引線端分別為D1、D2和Si、 S2。該二進制基本單元版圖主要的尺寸參數(shù)有柵極的每個叉指的寬度Wf，溝長L。H，叉指數(shù)目NF，如圖1(b)所示。二進制基本單元的總寬度Wt可由Wf*NF算出。本實施按照上述版圖分別制作8個二進制基本單元。每個基本單元的總寬度Wt分別為1,2,4,8,16,32,64, 128 μ m0所有基本單元的溝長Lai相同，并固定為工藝允許的最小值60nm。所有二進制基本單元的Wf相同，并選取了使得晶體管性能較優(yōu)的寬度1 μ m(本實施采用的工藝下，IymH 截止頻率ft，最大振蕩頻率fmax接近最大值)。所有二進制單元的版圖高度(基本單元上下邊界的距離)相同；
2)制作該二進制基本單元的測試版圖和用于去嵌入的OPEN和SHORT標(biāo)準(zhǔn)結(jié)構(gòu)的測試版圖；通過流片得到測試樣片并測量獲取建模用的測試數(shù)據(jù)，具體包括以下步驟
2-1)多個二進制基本單元的版圖做好后，分別將每個二進制基本單元的柵極 (gate)和漏極(drain)作為測試端口引出，分別接到左右兩個標(biāo)準(zhǔn)的GSG測試端口中的S 焊盤上，源極(source)則從上下兩個方向和GSG測試端口中的G焊盤相連，得到每個二進制基本單元的測試版圖，如圖2所示，圖中為一個二進制基本單元的測試版2-2)然后將步驟2-1)得到的每個測試版圖制作相應(yīng)的用于去嵌入 (de-embedding)的OPEN和SHORT標(biāo)準(zhǔn)結(jié)構(gòu)的測試版圖。
2-3)將步驟2-1)和2- 得到的所有測試版圖經(jīng)過芯片代工廠流片制造，得到一個測試樣片；
2-4)然后通過探針臺上的兩個GSG探針將網(wǎng)絡(luò)分析儀連接到測試樣片的兩個GSG 測試端口，利用網(wǎng)絡(luò)分析儀測量出二端口 S參數(shù)(也就是二進制基本單元的S參數(shù))。同樣測出OPEN和SHORT標(biāo)準(zhǔn)結(jié)構(gòu)的S參數(shù)；
2-5)用標(biāo)準(zhǔn)的OPEN-SHORT去嵌入方法從二進制基本單元的S參數(shù)中去掉GSG測試焊盤和引線導(dǎo)致的額外寄生量，得到的去嵌入后的二進制基本單元的S參數(shù)；
2 = 6)用標(biāo)準(zhǔn)的二端口參數(shù)轉(zhuǎn)化的方法，將該去嵌入后的二進制基本單元的S參數(shù)轉(zhuǎn)化為二進制基本單元的Y參數(shù)作為建模用的測試數(shù)據(jù)。
3)根據(jù)二進制基本單元的Y參數(shù)測試數(shù)據(jù)采用直接提取方法得到對應(yīng)的二進制基本單元版圖的二進制基本單元的模型，該二進制基本單元的模型采用小信號等效電路模型；
具體方法如下
二進制基本單元版圖如圖3(a)所示(即不包含GSG焊盤和引線的版圖，也就是圖 1(a)中二進制基本單元版圖內(nèi)部的細節(jié)用一個框圖表示后的版圖)，二進制基本單元的模型，如圖3(b)所示。該模型框圖中G、D、S三個引線端，對應(yīng)了二進制基本單元的引線端。 圖3(b)中二進制基本單元的模型的具體實現(xiàn)采用小信號等效電路模型，如圖3 (c)所示。其中Cgs是柵極和源極之間的電容，Rgd, Cgdl，Cgd2分別是是柵極G和漏極D之間的電阻和電容效應(yīng)，Rds' Cds分別是漏極電導(dǎo)和電容，Cjd，Rsub分別是結(jié)電容和襯底電阻，Cffl是跨容，gm是跨導(dǎo)。使用直接提取方法，將二進制基本單元的Y參數(shù)代入公式(1)_(12)，得到圖3(c)中小信號等效電路模型的所有參數(shù)(Cgs，Rgd，Cgdl，Cgd2，Rds, Cds，Cjd, Rsub，Cm, gm)的取值，如式⑴-式 (12)所示，式中Yn，Y12，Y21，Y11是Y參數(shù)的4個組成分量，ω是角頻率，式O)、式(9)中的 B^bljB2, b2是做線性擬合所得的兩組斜率和截距。所有參數(shù)(Cgs，Rgd，Cgdl，Cgd2，Rds, Cds，Cjd, Rsub, Cffl, gffl)的取值代入圖3(c)的小信號等效電路模型就構(gòu)成了二進制基本單元的模型；
權(quán)利要求
1.一種基于二進制組合的毫米波場效應(yīng)晶體管參數(shù)化建模方法，其特征在于，該方法包括以下步驟1)制作多個毫米波場效應(yīng)晶體管總寬度成二進制比例關(guān)系的二進制基本單元版圖；2)制作該二進制基本單元的測試版圖和用于去嵌入的OPEN和SHORT標(biāo)準(zhǔn)結(jié)構(gòu)的測試版圖；通過流片得到測試樣片并測量獲取建模用的測試數(shù)據(jù)3)根據(jù)所述的數(shù)測試數(shù)據(jù)采用直接提取方法得到對應(yīng)的二進制基本單元版圖的二進制基本單元的模型，該二進制基本單元的模型采用小信號等效電路模型；4)建立用于連接二進制基本單元組合的引線顯式參數(shù)化模型；5)合并二進制基本單元組合中對應(yīng)的二進制基本單元模型和該二進制基本單元組合的引線顯式參數(shù)化模型，得到毫米波場效應(yīng)晶體管參數(shù)化模型。
2.如權(quán)利要求1所述的方法，其特征在于，所述步驟1)具體包括；在CMOS工藝下，制作多個毫米波場效應(yīng)晶體管總寬度Wt成二進制比例關(guān)系的二進制基本單元版圖；每個二進制基本單元版圖均采用針對毫米波高頻應(yīng)用的叉指結(jié)構(gòu)，并采用雙接觸的引線形式；每個二進制基本單元的總寬度Wt為Wf*NF，其中NF、Wf分別為對應(yīng)二進制基本單元的柵極的叉指數(shù)目、每個叉指的寬度；所有二進制基本單元的溝長Lai相同并固定為工藝允許的最小值，所有二進制基本單元的Wf相同，所有二進制單元的版圖高度相同；
3.如權(quán)利要求1所述的方法，其特征在于，所述步驟2)具體包括2-1)將每個二進制基本單元的柵極和漏極作為測試端口引出，分別接到左右兩個標(biāo)準(zhǔn)的GSG測試端口中的S焊盤上，源極則從上下兩個方向和GSG測試端口中的G焊盤相連，得到該二進制基本單元的測試版圖；2-2)再將步驟2-1)得到的每個測試版圖制作相應(yīng)的用于去嵌入的OPEN和SHORT標(biāo)準(zhǔn)結(jié)構(gòu)的測試版圖；2-3)將步驟2-1)和2-2~)得到的所有測試版圖經(jīng)過芯片代工廠流片制造，得到一個測試樣片；2-4)利用網(wǎng)絡(luò)分析儀測量出測試樣片的二進制基本單元的S參數(shù)，同樣測出OPEN和 SHORT標(biāo)準(zhǔn)結(jié)構(gòu)的S參數(shù)；2-5)用標(biāo)準(zhǔn)的OPEN-SHORT去嵌入方法從二進制基本單元的S參數(shù)中去掉GSG測試焊盤和引線導(dǎo)致的額外寄生量，得到的去嵌入后的二進制基本單元的S參數(shù)；2-6)用標(biāo)準(zhǔn)的二端口參數(shù)轉(zhuǎn)化的方法將該去嵌入后的二進制基本單元的S參數(shù)轉(zhuǎn)化為二進制基本單元的Y參數(shù)作為建模用的測試數(shù)據(jù)。
4.如權(quán)利要求1所述方法，其特征在于，所述步驟4)具體包括4-1)根據(jù)所需建模的晶體管總寬度決定選取相應(yīng)數(shù)量的二進制基本單元的模型構(gòu)成一個二進制基本單元組合；4-2)將該組合中的所有二進制基本單元排列成一行，把所有二進制基本單元的對應(yīng)的柵極、源極、漏極引線端并聯(lián)到一起，分別構(gòu)成一個總的柵極G、源極S、漏極D ；并形成在所有二進制基本單元邊界外面的引線結(jié)構(gòu)；4-3)將引線結(jié)構(gòu)作電磁仿真，得到引線結(jié)構(gòu)的Y參數(shù)，利用引線結(jié)構(gòu)的Y參數(shù)計算出引線的寄生電容，再依據(jù)版圖和工藝信息計算寄生電阻，寄生電容和電阻一起構(gòu)成引線顯式參數(shù)化模型。
5.如權(quán)利要求1所述方法，其特征在于，所述步驟5)具體包括根據(jù)步驟3)計算得到的合并二進制基本單元組合中對應(yīng)的二進制基本單元的模型和和步驟4)得到的引線顯式參數(shù)化模型，將所述二進制基本單元的模型直接并聯(lián)，再把引線顯式參數(shù)化模型的引線寄生電容和所述二進制基本單元的模型并聯(lián)；把引線顯式參數(shù)化模型的引線寄生電阻和所述二進制基本單元的模型串聯(lián)成為一個整體，構(gòu)成一個完整的毫米波場效應(yīng)晶體管參數(shù)化模型。
6.如權(quán)利要求1-5的任一項所述方法，其特征在于，所述制作多個二進制基本單元版圖的個數(shù)為8個，每個基本單元的總寬度分別為1，2，4，8，16，32，64，12 μ m;總寬度在1 255 μ m之間的任何所需建模晶體管選取所述8個二進制基本單元中的所需數(shù)目組合構(gòu)成， 且組合方式唯一。
全文摘要
本發(fā)明涉及基于二進制組合的毫米波場效應(yīng)晶體管參數(shù)化建模方法，屬于集成電路設(shè)計技術(shù)領(lǐng)域，該方法包括制作多個晶體管總寬度成二進制比例關(guān)系的二進制基本單元版圖；制作該基本單元的測試版圖和用于去嵌入的標(biāo)準(zhǔn)結(jié)構(gòu)的測試版圖；通過流片得到測試樣片并測量獲取建模用的測試數(shù)據(jù)采用直接提取方法得到對應(yīng)的二進制基本單元版圖的模型；建立用于連接二進制基本單元組合的引線顯式參數(shù)化模型；合并二進制基本單元組合中對應(yīng)的二進制基本單元模型和該二進制基本單元組合的引線顯式參數(shù)化模型，得到毫米波場效應(yīng)晶體管參數(shù)化模型。本發(fā)明可提高電路設(shè)計效率，進而縮短電路設(shè)計時間。較高精度的高頻模型確保電路仿真的可靠性。
文檔編號G06F17/50GK102521447SQ201110407569
公開日2012年6月27日 申請日期2011年12月8日 優(yōu)先權(quán)日2011年12月8日
發(fā)明者唐楊, 王燕 申請人:清華大學(xué)